CN114116590A - 数据获取方法、装置、车辆、存储介质和电子设备 - Google Patents

数据获取方法、装置、车辆、存储介质和电子设备 Download PDF

Info

Publication number
CN114116590A
CN114116590A CN202111293291.4A CN202111293291A CN114116590A CN 114116590 A CN114116590 A CN 114116590A CN 202111293291 A CN202111293291 A CN 202111293291A CN 114116590 A CN114116590 A CN 114116590A
Authority
CN
China
Prior art keywords
core
processor
local
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111293291.4A
Other languages
English (en)
Other versions
CN114116590B (zh
Inventor
秦民
周澍
张凯文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Automotive Innovation Co Ltd
Original Assignee
China Automotive Innovation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Automotive Innovation Co Ltd filed Critical China Automotive Innovation Co Ltd
Priority to CN202111293291.4A priority Critical patent/CN114116590B/zh
Publication of CN114116590A publication Critical patent/CN114116590A/zh
Application granted granted Critical
Publication of CN114116590B publication Critical patent/CN114116590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开涉及数据获取方法、装置、车辆、存储介质和电子设备,所述方法包括:响应于第一指令的情况,主存模块将每一内核的私有数据分配至对应的局部数据高速缓存器;第一内核调用任务执行模块的任务执行单元,其中,第一内核为第一处理器的至少两个内核中的任意一个;响应于任务执行单元获取目标配置数据的指令的情况,第一内核从第一局部数据高速缓存器的私有数据中,获取任务执行单元需要的目标配置数据,第一局部数据高速缓存器为第一处理器中存储第一内核的私有数据的局部数据高速缓存器。如此,在多核处理器获取数据时,不需要查询当前内核的识别码,如此可以提高多核实时操作系统的执行效率,降低处理器的负载率。

Description

数据获取方法、装置、车辆、存储介质和电子设备
技术领域
本公开涉及汽车电子架构领域,尤其涉及数据获取方法、装置、车辆、存储介质和电子设备。
背景技术
随着新能源汽车技术的飞速发展,整车拥有的电子控制单元(ECU)数量也在迅速增加。为了适应汽车电子关于运算能力的需求,实时控制器也在朝着多核的方向发展。多核的微控制器对实时操作系统(RTOS)提出更高的要求,主要体现在多核间交互,响应的速度以及高可靠性等。
针对英飞凌Aurix系列微控制器,经典平台(Classic Platform)的汽车开放系统架构(AUTOSAR)的规范中规定了需要实时操作系统需要支持多核架构的微处理器,相应的多核的实时操作系统中绝大多数应用程序接口(API)都需要判断当前正在由哪个核在执行,也就是通过查询特殊寄存器(Core Identification Register)来确定执行当前指令是第几个核(CORE ID),从而取得对应核的配置数据进行下一步的操作。这种多核的场景下,软件的执行相对于单核的情况就增加了获取内核识别码(CORE ID)的时间开销,降低了处理器(CPU)的执行效率,同时软件开发也变得复杂和容易出错。
发明内容
为了解决上述提出的至少一个技术问题,本公开提出了数据获取方法、装置、车辆、存储介质和电子设备。
根据本公开的一方面,提供了一种数据获取方法,
应用于运行第一实时操作系统的第一处理器,所述第一实时操作系统包括任务执行模块,所述第一处理器包括主存模块、至少两个内核和每个内核对应的局部数据高速缓存器,所述任务执行模块包括任务执行单元,所述方法包括:
响应于第一指令的情况,所述主存模块将每一内核的私有数据分配至对应的所述局部数据高速缓存器;
第一内核调用所述任务执行模块的所述任务执行单元,其中,所述第一内核为所述第一处理器的至少两个内核中的任意一个;
响应于所述任务执行单元获取目标配置数据的指令的情况,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,所述第一局部数据高速缓存器为所述第一处理器中存储所述第一内核的私有数据的所述局部数据高速缓存器。
在一些可能的实施方式中,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,包括:
所述第一内核获取所述第一局部数据高速缓存器的虚拟局部地址;
根据所述虚拟局部地址和所述第一局部数据高速缓存器的实际局部地址的映射关系,所述第一内核获取所述实际局部地址;
根据所述实际局部地址,所述第一内核从所述第一局部数据高速缓存器的所述私有数据中,获取所述执行单元需要的所述目标配置数据。
在一些可能的实施方式中,所述第一处理器还包括第二内核,所述第一处理器还包括第二局部数据高速缓存器,所述第二内核为所述第一处理器中不同于第一内核的任意一个内核,所述第二局部数据高速缓存器用于存储所述第二内核的所述私有数据;所述第一局部数据高速缓存器和所述第二局部数据高速缓存器的虚拟局部地址相同。
在一些可能的实施方式中,所述任务执行单元包括任务激活单元、任务终止单元、链式任务单元、调度单元、获取任务识别码单元、所有中断关闭单元、所有中断允许单元、所有中断暂停单元、所述中断恢复单元、系统中断暂停单元、系统中断恢复单元、资源获取单元、资源释放单元和/或系统运行单元。
在一些可能的实施方式中,所述第一处理器包括英飞凌Aurix系统微控制器。
根据本公开的第二方面,提供数据获取装置,应用于运行第一实时操作系统的第一处理器,所述第一实时操作系统包括任务执行模块,所述第一处理器包括主存模块、至少两个内核和每个内核对应的局部数据高速缓存器,所述任务执行模块包括任务执行单元,所述装置包括:
私有数据分配模块,用于响应于第一指令的情况,所述主存模块将每一内核的私有数据分配至对应的所述局部数据高速缓存器;
任务执行单元调用模块,用于第一内核调用所述任务执行模块的所述任务执行单元,其中,所述第一内核为所述第一处理器的至少两个内核中的任意一个;
目标配置数据获取模块,用于响应于所述任务执行单元获取目标配置数据的指令的情况,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,所述第一局部数据高速缓存器为所述第一处理器中存储所述第一内核的私有数据的所述局部数据高速缓存器。在一些可能的实施方式中,所述目标配置数据获取模块包括:
虚拟局部地址获取单元,用于所述第一内核获取所述第一局部数据高速缓存器的虚拟局部地址;
真是局部地址获取单元,用于根据所述虚拟局部地址和所述第一局部数据高速缓存器的实际局部地址的映射关系,所述第一内核获取所述实际局部地址;
目标配置数据获取单元,用于根据所述实际局部地址,所述第一内核从所述第一局部数据高速缓存器的所述私有数据中,获取所述执行单元需要的所述目标配置数据。
根据本公开的第三方面,提供了一种车辆,包括上述的数据获取装置。
根据本公开的第四方面,提供了一种电子设备,包括至少一个处理器,以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述至少一个处理器通过执行所述存储器存储的指令实现如第一方面中任意一项所述的数据获取方法。
根据本公开的第五方面,提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有至少一条指令或至少一段程序,所述至少一条指令或至少一段程序由处理器加载并执行以实现如第一方面中任意一项所述的数据获取方法。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,而非限制本公开。
采用上述技术方案,本发明所述的数据获取方法、装置、车辆、存储介质和终端,具有如下有益效果:
利用克隆指令,将多核处理器的每个内核的私有数据存储在专属的局部数据高速缓存器(Local DSPR)中,并利用处理器的局部数据高速缓存器地址的映射关系,直接从专属的Local DSPR获取配置数据,省略了每次访问接口时,都需要先获取当前内核的识别码(ID)操作,优化多核实时操作系统中诸多函数的调用,提高多核实时操作系统的执行效率,并降低了处理器的负载率。
根据下面参考附图对示例性实施例的详细说明,本公开的其它特征及方面将变得清楚。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案和优点,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本说明书的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它附图。
图1示出根据本公开实施例的一种数据获取方法的流程示意图;
图2示出根据本公开实施例的传统数据获取方法的详细流程示意图;
图3示出根据本公开实施例的一种数据获取方法的详细流程示意图;
图4示出根据本公开实施例的一种数据获取装置的结构示意图;
图5示出根据本公开实施例的一种电子设备的框图;
图6示出根据本公开实施例的另一种电子设备的框图。
具体实施方式
下面将结合本说明书实施例中的附图,对本说明书实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本说明书一部分实施例,而不是全部的实施例。基于本说明书中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合,例如,包括A、B、C中的至少一种,可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外,为了更好地说明本公开,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解,没有某些具体细节,本公开同样可以实施。在一些实例中,对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述,以便于凸显本公开的主旨。
经典平台(Classic Platform)的汽车开放系统架构(AUTOSAR)的规范中规定了需要实时操作系统需要支持多核架构的微处理器,相应的多核的实时操作系统中绝大多数应用程序接口(API)都需要判断当前正在由哪个核在执行,也就是通过查询特殊寄存器(CoreIdentification Register)来确定执行当前指令是第几个核(CORE ID),从而取得对应核的配置数据进行下一步的操作。这种多核的场景下,软件的执行相对于单核的情况就增加了获取内核识别码 (CORE ID)的时间开销,降低了处理器(CPU)的执行效率,同时软件开发也变得复杂和容易出错。有鉴于此,本公开实施例提供一种数据获取方法,解决多核的实时操作系统中绝大多数应用程序接口(API)都需要判断当前正在由哪个核在执行的问题。
图1示出根据本公开实施例的一种数据获取方法的流程示意图,如图1所示,应用于运行第一实时操作系统的第一处理器,所述第一实时操作系统包括任务执行模块,所述第一处理器包括主存模块、至少两个内核和每个内核对应的局部数据高速缓存器,所述任务执行模块包括任务执行单元,上述方法包括:
S101、响应于第一指令的情况,所述主存模块将每一内核的私有数据分配至对应的所述局部数据高速缓存器;
第一处理器可以为多核处理器,多核处理器为包括至少两个内核的处理器,在一个实施例中,所述第一处理器为英飞凌(Aurix)系列微控制器芯片。第一处理器上运行的第一实时操作系统可以是多核的实时操作系统。主存模块为处理器上的随机存取存储器(RAM),首先利用编译器提供的第一指令,所述第一指令可以为克隆指令(__clone),将多核处理器的每个内核都拥有的私有数据从随机存取存储器(RAM)分配到私有的数据内存即local DSPR。
S102、第一内核调用所述任务执行模块的所述任务执行单元,其中,所述第一内核为所述第一处理器的至少两个内核中的任意一个;
当多核处理器中的第一内核需要执行任务时,调用任务执行模块的所述任务执行单元,其中任务执行模块包括了多个系统接口(OS_API),每个任务执行单元对应一个接口函数,当调用接口函数执行第一内核任务时,调用对应的任务执行单元即接口函数。
S103、响应于所述任务执行单元获取目标配置数据的指令的情况,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,所述第一局部数据高速缓存器为所述第一处理器中存储所述第一内核的私有数据的所述局部数据高速缓存器。
所述内核调用接口函数执行任务时,需要获取目标配置数据即接口函数所需要的对应第一内核的配置数据,响应于获取目标配置数据的请求,所述第一内核直接访问localDSPR的虚拟地址空间,而local DSPR的虚拟地址空间与 local DSPR的实际地址空间存在一一映射的关系,通过所述虚拟地址空间直访问实际地址空间,从而获取所需要的目标配置数据。
目前的多核实时操作系统的应用接口实现,如图2所示,系统接口(OS_API) 表示汽车开放系统架构(AUTOSAR)规定的多核实时操作系统中需要提供接口的统称,OS_API会被同一个处理器的多个核来调用,来实现分别处理各自核的数据。所以在处理各自数据之前,先通过查询特殊寄存器(Core Identification Register)来确定是哪个核在执行当前指令,也即图2中的第7行获取内核识别码函数getCoreID()来获取当前内核的识别码(内核ID)。因为OS API中绝大部分都需要获取核ID,并且考虑到OS API执行的频率很高。如果可以省去获取内核核ID这个操作,就可以优化执行效率。
而本发明提出的基于克隆寻址的多核实时操作系统数据获取方法,对于 Aurix系列控制器,利用芯片提供的克隆寻址,对于OS_API中必须获取内核ID 的操作就可以利用克隆寻址优化掉。具体说明如下,如图3所示,首先利用编译器提供的克隆指令(__clone)将每个核都拥有的数据对象分配到私有的数据内存——Local DSPR(data scratch-pad ram),然后删掉获取核ID的getCoreID() 的操作,并修改获取数据的指令。第一行中利用三核心(TASKING tricore)编译器提供指令__clone,将每个核独有的配置数据TaskCfgInfo指定分配到每个核独有local DSPR。作为对比,当某个核的CPU执行到第7行时,从CPU的视角,不论是哪个核,每条指令中取的地址都是相同的,但由硬件完成地址转换,获取每个核各自的数据,即TaskCfgInfo。如果使用的编译器未提供上述功能指令,则可通过链接脚本将每个核各自私有的数据对象分配到local DSPR,从而利用克隆寻址模式提高多核实时操作系统的运行效率。
在一些实施例中,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,包括:
所述第一内核获取所述第一局部数据高速缓存器的虚拟局部地址;
根据所述虚拟局部地址和所述第一局部数据高速缓存器的实际局部地址的映射关系,所述第一内核获取所述实际局部地址;
根据所述实际局部地址,所述第一内核从所述第一局部数据高速缓存器的所述私有数据中,获取所述执行单元需要的所述目标配置数据。
在一些实施例中,所述第一处理器还包括第二内核,所述第一处理器还包括第二局部数据高速缓存器,所述第二内核为所述第一处理器中不同于第一内核的任意一个内核,所述第二局部数据高速缓存器用于存储所述第二内核的所述私有数据;所述第一局部数据高速缓存器和所述第二局部数据高速缓存器的虚拟局部地址相同。
多核处理器包括多个内核,每个内核都有对应的local DSPR存储私有数据。多核处理器采用英飞凌(Aurix)系列微控制器芯片,Aurix提供所谓克隆寻址的模式,支持CPU访问局部数据高速缓存器(local data scratch-pad ram,local DSPR)地址中的数据时,由硬件来实现到Global DSPR地址的映射。在克隆寻址模式下如表1所示,例如内核0(Core 0)执行的指令需要访问虚拟地址为 0xD0000001,该地址转换为实际的0x70000001的地址。
表1 Aurix系列MCU中,虚拟地址空间与实际地址空间的映射关系
Core ID Virtual DSPR Address Real DSPR Address
Core 0 0xD0000000:0xD00FFFFF 0x70000000:0x700FFFFF
Core 1 0xD0000000:0xD00FFFFF 0x60000000:0x600FFFFF
Core 2 0xD0000000:0xD00FFFFF 0x50000000:0x500FFFFF
在一些实施例中,所述任务执行单元包括任务激活单元、任务终止单元、链式任务单元、调度单元、获取任务识别码单元、所有中断关闭单元、所有中断允许单元、所有中断暂停单元、所述中断恢复单元、系统中断暂停单元、系统中断恢复单元、资源获取单元、资源释放单元和/或系统运行单元。
任务执行模块包括多个任务执行单元,任务执行单元可以为系统接口 (OS_API),如表2所示,AUTOSAR架构中操作系统规范大部分OS API都满足优化的前提条件,多核实时操作系统效率的优化的效果取决于符合多内核调用相同函数来处理各自数据的函数数量,以及这些函数被调用的频度。调用OS API 的频度较高,优化减小的时间开销,达到提高实时操作系统的执行效率。
表2 AUTOSAR操作系统规范中可以利用本发明提高效率的部分接口
Figure RE-GDA0003456518050000061
Figure RE-GDA0003456518050000071
在一些实施例中,所述第一处理器包括英飞凌Aurix系统微控制器。
请参阅图4,根据本公开的第二方面,提供数据获取装置,所述装置包括:
私有数据分配模块10,用于响应于第一指令的情况,所述主存模块将每一内核的私有数据分配至对应的所述局部数据高速缓存器;
任务执行单元调用模块20,用于第一内核调用所述任务执行模块的所述任务执行单元,其中,所述第一内核为所述第一处理器的至少两个内核中的任意一个;
目标配置数据获取模块30,用于响应于所述任务执行单元获取目标配置数据的指令的情况,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,所述第一局部数据高速缓存器为所述第一处理器中存储所述第一内核的私有数据的所述局部数据高速缓存器。
在一些实施例中,目标配置数据获取模块30包括:
虚拟局部地址获取单元,用于所述第一内核获取所述第一局部数据高速缓存器的虚拟局部地址;
真是局部地址获取单元,用于根据所述虚拟局部地址和所述第一局部数据高速缓存器的实际局部地址的映射关系,所述第一内核获取所述实际局部地址;
目标配置数据获取单元,用于根据所述实际局部地址,所述第一内核从所述第一局部数据高速缓存器的所述私有数据中,获取所述执行单元需要的所述目标配置数据。
根据本公开的第三方面,提供了一种车辆,包括上述的数据获取装置。
在一些实施例中,本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法,其具体实现可以参照上文方法实施例的描述,为了简洁,这里不再赘述。
本公开实施例还提出一种计算机可读存储介质,上述计算机可读存储介质中存储有至少一条指令或至少一段程序,上述至少一条指令或至少一段程序由处理器加载并执行时实现上述方法。计算机可读存储介质可以是非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备,包括:处理器;用于存储处理器可执行指令的存储器;其中,上述处理器被配置为上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图5示出根据本公开实施例的一种电子设备的框图。例如,电子设备800 可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等终端。
参照图5,电子设备800可以包括以下一个或多个组件:处理组件802,存储器804,电源组件806,多媒体组件808,音频组件810,输入/输出(I/O) 的接口812,传感器组件814,以及通信组件816。
处理组件802通常控制电子设备800的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件802可以包括一个或多个模块,便于处理组件802和其他组件之间的交互。例如,处理组件802可以包括多媒体模块,以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器 (SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器 (EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理系统,一个或多个电源,及其他与为电子设备800生成、管理和分配电力相关联的组件。
多媒体组件808包括在上述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。上述触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与上述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如,音频组件810包括一个麦克风(MIC),当电子设备800处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中,音频组件810还包括一个扬声器,用于输出音频信号。
I/O接口812为处理组件802和外围任务执行模块之间提供接口,上述外围任务执行模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器,用于为电子设备800提供各个方面的状态评估。例如,传感器组件814可以检测到电子设备800的打开/关闭状态,组件的相对定位,例如上述组件为电子设备800的显示器和小键盘,传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变,用户与电子设备800接触的存在或不存在,电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件814还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络,如WiFi,2G、3G、 4G、5G或它们的组合。在一个示例性实施例中,通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,上述通信组件816还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC 模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB) 技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,电子设备800可以被一个或多个应用专用集成电路 (ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述方法。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器804,上述计算机程序指令可由电子设备800的处理器820执行以完成上述方法。
图6示出根据本公开实施例的另一种电子设备的框图。例如,电子设备1900 可以被提供为一服务器。参照图6,电子设备1900包括处理组件1922,其进一步包括一个或多个处理器,以及由存储器1932所代表的存储器资源,用于存储可由处理组件1922的执行的指令,例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外,处理组件1922被配置为执行指令,以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900 的电源管理,一个有线或无线网络接口1950被配置为将电子设备1900连接到网络,和一个输入输出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统,例如Windows ServerTM,Mac OS XTM,UnixTM,LinuxTM, FreeBSDTM或类似。
在示例性实施例中,还提供了一种非易失性计算机可读存储介质,例如包括计算机程序指令的存储器1932,上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质,其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身,诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如,通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备,或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令,并转发该计算机可读程序指令,以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA) 指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码,上述编程语言包括面向对象的编程语言—诸如Smalltalk、C+等,以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机 (例如利用因特网服务提供商来通过因特网连接)。在一些实施例中,通过利用计算机可读程序指令的状态信息来个性化定制电子电路,例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA),该电子电路可以执行计算机可读程序指令,从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解,流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合,都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器,从而生产出一种机器,使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时,产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中,这些指令使得计算机、可编程数据处理装置和/ 或其他设备以特定方式工作,从而,存储有指令的计算机可读介质则包括一个制造品,其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上,使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤,以产生计算机实现的过程,从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,上述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标准的功能也可以以不同于附图中所标准的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
以上已经描述了本公开的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择,旨在最好地解释各实施例的原理、实际应用或对市场中的技术改进,或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种数据获取方法,应用于运行第一实时操作系统的第一处理器,所述第一实时操作系统包括任务执行模块,所述第一处理器包括主存模块、至少两个内核和每个内核对应的局部数据高速缓存器,所述任务执行模块包括任务执行单元,其特征在于,所述方法包括:
响应于第一指令的情况,所述主存模块将每一内核的私有数据分配至对应的所述局部数据高速缓存器;
第一内核调用所述任务执行模块的所述任务执行单元,其中,所述第一内核为所述第一处理器的至少两个内核中的任意一个;
响应于所述任务执行单元获取目标配置数据的指令的情况,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,所述第一局部数据高速缓存器为所述第一处理器中存储所述第一内核的私有数据的所述局部数据高速缓存器。
2.根据权利要求1所述的方法,其特征在于,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,包括:
所述第一内核获取所述第一局部数据高速缓存器的虚拟局部地址;
根据所述虚拟局部地址和所述第一局部数据高速缓存器的实际局部地址的映射关系,所述第一内核获取所述实际局部地址;
根据所述实际局部地址,所述第一内核从所述第一局部数据高速缓存器的所述私有数据中,获取所述执行单元需要的所述目标配置数据。
3.根据权利要求1或2所述的方法,其特征在于,所述第一处理器还包括第二内核,所述第一处理器还包括第二局部数据高速缓存器,所述第二内核为所述第一处理器中不同于第一内核的任意一个内核,所述第二局部数据高速缓存器用于存储所述第二内核的所述私有数据;所述第一局部数据高速缓存器和所述第二局部数据高速缓存器的虚拟局部地址相同。
4.根据权利要求1所述的方法,其特征在于,所述任务执行单元包括任务激活单元、任务终止单元、链式任务单元、调度单元、获取任务识别码单元、所有中断关闭单元、所有中断允许单元、所有中断暂停单元、所述中断恢复单元、系统中断暂停单元、系统中断恢复单元、资源获取单元、资源释放单元和/或系统运行单元。
5.根据权利要求1所述的方法,其特征在于,所述第一处理器包括英飞凌Aurix系统微控制器。
6.一种数据获取装置,应用于运行第一实时操作系统的第一处理器,所述第一实时操作系统包括任务执行模块,所述第一处理器包括主存模块、至少两个内核和每个内核对应的局部数据高速缓存器,所述任务执行模块包括任务执行单元,其特征在于,所述装置包括:
私有数据分配模块,用于响应于第一指令的情况,所述主存模块将每一内核的私有数据分配至对应的所述局部数据高速缓存器;
任务执行单元调用模块,用于第一内核调用所述任务执行模块的所述任务执行单元,其中,所述第一内核为所述第一处理器的至少两个内核中的任意一个;
目标配置数据获取模块,用于响应于所述任务执行单元获取目标配置数据的指令的情况,所述第一内核从第一局部数据高速缓存器的所述私有数据中,获取所述任务执行单元需要的所述目标配置数据,所述第一局部数据高速缓存器为所述第一处理器中存储所述第一内核的私有数据的所述局部数据高速缓存器。
7.根据权利要求6所述的装置,其特征在于,所述目标配置数据获取模块包括:
虚拟局部地址获取单元,用于所述第一内核获取所述第一局部数据高速缓存器的虚拟局部地址;
真是局部地址获取单元,用于根据所述虚拟局部地址和所述第一局部数据高速缓存器的实际局部地址的映射关系,所述第一内核获取所述实际局部地址;
目标配置数据获取单元,用于根据所述实际局部地址,所述第一内核从所述第一局部数据高速缓存器的所述私有数据中,获取所述执行单元需要的所述目标配置数据。
8.一种车辆,其特征在于,包括如权利要求6-7中任意一项所述的数据获取装置。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有至少一条指令或至少一段程序,所述至少一条指令或至少一段程序由处理器加载并执行以实现如权利要求1-5中任意一项所述的数据获取方法。
10.一种电子设备,其特征在于,包括至少一个处理器,以及与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述至少一个处理器通过执行所述存储器存储的指令实现如权利要求1-5中任意一项所述的数据获取方法。
CN202111293291.4A 2021-11-03 2021-11-03 数据获取方法、装置、车辆、存储介质和电子设备 Active CN114116590B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111293291.4A CN114116590B (zh) 2021-11-03 2021-11-03 数据获取方法、装置、车辆、存储介质和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111293291.4A CN114116590B (zh) 2021-11-03 2021-11-03 数据获取方法、装置、车辆、存储介质和电子设备

Publications (2)

Publication Number Publication Date
CN114116590A true CN114116590A (zh) 2022-03-01
CN114116590B CN114116590B (zh) 2023-10-31

Family

ID=80380436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111293291.4A Active CN114116590B (zh) 2021-11-03 2021-11-03 数据获取方法、装置、车辆、存储介质和电子设备

Country Status (1)

Country Link
CN (1) CN114116590B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170090808A1 (en) * 2015-09-30 2017-03-30 International Business Machines Corporation Virtual storage instrumentation for real time analytics
CN108932160A (zh) * 2017-10-10 2018-12-04 北京猎户星空科技有限公司 多操作系统控制方法、装置、电子设备和计算机存储介质
CN109684237A (zh) * 2018-11-20 2019-04-26 华为技术有限公司 基于多核处理器的数据访问方法和装置
CN109726135A (zh) * 2019-01-25 2019-05-07 杭州嘉楠耘智信息科技有限公司 一种多核调试方法、装置及计算机可读存储介质
US20200334153A1 (en) * 2019-04-17 2020-10-22 Chengdu Haiguang Integrated Circuit Design Co. Ltd. Multi-Core Processing Device and Method of Transfering Data Between Cores Thereof
CN112579254A (zh) * 2020-12-08 2021-03-30 海光信息技术股份有限公司 图形处理器的仿真方法、装置、电子设备和存储介质
CN112732628A (zh) * 2019-10-29 2021-04-30 Oppo广东移动通信有限公司 核间数据处理方法、系统、片上系统以及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170090808A1 (en) * 2015-09-30 2017-03-30 International Business Machines Corporation Virtual storage instrumentation for real time analytics
CN108932160A (zh) * 2017-10-10 2018-12-04 北京猎户星空科技有限公司 多操作系统控制方法、装置、电子设备和计算机存储介质
CN109684237A (zh) * 2018-11-20 2019-04-26 华为技术有限公司 基于多核处理器的数据访问方法和装置
CN109726135A (zh) * 2019-01-25 2019-05-07 杭州嘉楠耘智信息科技有限公司 一种多核调试方法、装置及计算机可读存储介质
US20200334153A1 (en) * 2019-04-17 2020-10-22 Chengdu Haiguang Integrated Circuit Design Co. Ltd. Multi-Core Processing Device and Method of Transfering Data Between Cores Thereof
CN112732628A (zh) * 2019-10-29 2021-04-30 Oppo广东移动通信有限公司 核间数据处理方法、系统、片上系统以及电子设备
CN112579254A (zh) * 2020-12-08 2021-03-30 海光信息技术股份有限公司 图形处理器的仿真方法、装置、电子设备和存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHUN-JEN TSAI ETC.: "JAIP-MP: A four-core Java application processor", 2015 IFIP/IEEE INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC) *
吴建宇 等: "面向多线程应用的片上多核处理器私有LLC 优化", 计算机工程, vol. 41, no. 1 *
陈小文;陈书明;鲁中海;AXEL JANTSCH;: "多核处理器中混合分布式共享存储空间的实时划分技术", 计算机工程与科学, no. 07 *

Also Published As

Publication number Publication date
CN114116590B (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
CN105955765B (zh) 应用预加载方法及装置
KR102147088B1 (ko) 전자장치에서 수신된 정보를 사용자에게 제공하기 위한 방법 및 장치
EP3160150A1 (en) Electronic device and method for executing function using speech recognition thereof
US9843667B2 (en) Electronic device and call service providing method thereof
US9756674B2 (en) Method of transmitting and receiving data of electronic device and electronic device using the method
US20160156214A1 (en) Method for charging control and an electronic device thereof
CN114138439A (zh) 任务调度方法及装置、电子设备和存储介质
CN109117144B (zh) 页面处理方法、装置、终端及存储介质
CN114153582A (zh) 资源调度方法及装置、电子设备和存储介质
CN115576645B (zh) 一种虚拟处理器调度方法、装置、存储介质及电子设备
CN111966410B (zh) 启动处理方法、装置、电子设备及存储介质
CN111309617A (zh) 应用程序的控制方法、装置、存储介质及电子设备
CN113301157A (zh) 基于安卓系统的云手机群控方法、设备和存储介质
CN111865630B (zh) 拓扑信息获取方法、装置、终端及存储介质
CN114390360B (zh) 直播投票的方法、装置、电子设备、存储介质
US20150293691A1 (en) Electronic device and method for selecting data on a screen
CN114090289A (zh) 共享内存数据调用方法、装置、电子设备及存储介质
CN110659024B (zh) 图形资源转换方法、装置、电子设备及存储介质
CN114363654B (zh) 一种视频推流方法、装置、终端设备及存储介质
CN116089099A (zh) 一种通信方法、装置、电子设备及存储介质
CN114116590B (zh) 数据获取方法、装置、车辆、存储介质和电子设备
CN113691526A (zh) 基于WebRTC的推流方法、装置、系统、设备和介质
CN109871848B (zh) 一种移动终端的文字识别方法及装置
CN110134370B (zh) 一种图形绘制的方法、装置、电子设备及存储介质
CN110704767B (zh) 页面打开方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant