CN114116531B - 一种缓存一致性写回的方法、装置、设备及介质 - Google Patents
一种缓存一致性写回的方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN114116531B CN114116531B CN202210107738.2A CN202210107738A CN114116531B CN 114116531 B CN114116531 B CN 114116531B CN 202210107738 A CN202210107738 A CN 202210107738A CN 114116531 B CN114116531 B CN 114116531B
- Authority
- CN
- China
- Prior art keywords
- request
- processor
- memory controller
- response
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000004044 response Effects 0.000 claims abstract description 72
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 claims abstract description 16
- 238000004590 computer program Methods 0.000 claims description 11
- 230000001427 coherent effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供了一种缓存一致性写回的方法、装置、设备及介质,该方法包括:响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;响应于读请求处理完成,内存控制器处理等待的写请求。通过使用本发明的方案,能够提高缓存一致性系统总线效率,能够减少写入内存的带宽需求。
Description
技术领域
本发明涉及计算机领域,并且更具体地涉及一种缓存一致性写回的方法、装置、设备及可读介质。
背景技术
随着多核处理器在手机、数据中心等领域的广泛应用,缓存一致性系统总线效率越来越受到关注。
在现有缓存一致性协议中,写回请求与读请求视为同类请求,读请求与写请求之间没有优先级。现有技术的缺点主要是每次写请求必须将数据写入主存中,增加了主存带宽需求,同时影响了缓存一致性系统总线效率。
发明内容
有鉴于此,本发明实施例的目的在于提出一种缓存一致性写回的方法、装置、设备及可读介质,通过使用本发明的技术方案,能够提高缓存一致性系统总线效率,能够减少写入内存的带宽需求。
基于上述目的,本发明的实施例的一个方面提供了一种缓存一致性写回的方法,包括以下步骤:
响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;
响应于读请求处理完成,内存控制器处理等待的写请求。
根据本发明的一个实施例,还包括:
响应于读请求的类型是非独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器将写请求中的数据写回到内存中。
根据本发明的一个实施例,还包括:
响应于第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,第二处理器将接收到的监听请求的等待标识位置位以使监听请求进行等待。
根据本发明的一个实施例,还包括:
响应于第二处理器接收到内存控制器发送的写完成响应,第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
本发明的实施例的另一个方面,还提供了一种缓存一致性写回的装置,装置包括:
判断模块,判断模块配置为响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
发送模块,发送模块配置为响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
响应模块,响应模块配置为内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;
处理模块,处理模块配置为响应于读请求处理完成,内存控制器处理等待的写请求。
根据本发明的一个实施例,还包括写回模块,写回模块配置为:
响应于读请求的类型是非独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器将写请求中的数据写回到内存中。
根据本发明的一个实施例,还包括置位模块,置位模块配置为:
响应于第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,第二处理器将接收到的监听请求的等待标识位置位以使监听请求进行等待。
根据本发明的一个实施例,还包括复位模块,复位模块配置为:
响应于第二处理器接收到内存控制器发送的写完成响应,第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
本发明的实施例的另一个方面,还提供了一种计算机设备,该计算机设备包括:
至少一个处理器;以及
存储器,存储器存储有可在处理器上运行的计算机指令,指令由处理器执行时实现上述任意一项方法的步骤。
本发明的实施例的另一个方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,计算机程序被处理器执行时实现上述任意一项方法的步骤。
本发明具有以下有益技术效果:本发明实施例提供的缓存一致性写回的方法,通过响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;响应于读请求处理完成,内存控制器处理等待的写请求的技术方案,能够提高缓存一致性系统总线效率,能够减少写入内存的带宽需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的缓存一致性写回的方法的示意性流程图;
图2为根据本发明一个实施例的缓存一致性写回的装置的示意图;
图3为根据本发明一个实施例的计算机设备的示意图;
图4为根据本发明一个实施例的计算机可读存储介质的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
基于上述目的,本发明的实施例的第一个方面,提出了一种缓存一致性写回的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示,该方法可以包括以下步骤:
S1响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求。
当内存控制器接收到一个处理器缓存发出读请求时,内存控制器会对读请求进行处理,如果同时接收到了另一个处理器缓存发出的写请求,此时需要判断先接收到的读请求的类型是什么,读请求的类型通常分为独占请求和非独占请求。
S2响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器。
如果该读请求的类型是独占请求,则当前内存控制器只能处理当前的读请求,因此,内存控制器将第一处理器待读取的数据发送到第一处理器。
S3内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应。
此时的写请求智能在内存控制器中等待,为了减少第二处理器的等待时间,向第二处理器发送写完成响应以告知第二处理器该写请求已经处理完成,第二处理器可以处理其他的请求。
S4响应于读请求处理完成,内存控制器处理等待的写请求。
在读请求处理完成后,内存控制器将处理等待的写请求,将需要写入的数据写入到内存中。
通过本发明的技术方案,能够提高缓存一致性系统总线效率,能够减少写入内存的带宽需求。
在本发明的一个优选实施例中,还包括:
响应于读请求的类型是非独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器将写请求中的数据写回到内存中。如果读请求的类型是非独占请求,也就是内存控制器在处理读请求的同时还能够处理接收到写请求,因此,内存控制器将第一处理器待读取的数据发送到第一处理器,同时内存控制器将写请求中的数据写回到内存中,然后内存控制器向第二处理器发送写完成响应。
在本发明的一个优选实施例中,还包括:
响应于第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,第二处理器将接收到的监听请求的等待标识位置位以使监听请求进行等待。内存控制器会向处理器发送监听请求以判断是否有新的数据要写入内存,如果第二处理器缓存发出写请求的同时接收到了内存控制器发出的监听请求,由于此时第二处理器正在处理当前的写请求,接收到的监听请求只能等待,可以将监听请求的等待标识位进行置位以使该监听请求等待。
在本发明的一个优选实施例中,还包括:
响应于第二处理器接收到内存控制器发送的写完成响应,第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。在第二处理器接收到内存控制器发送的写完成响应,表示当前的写请求已经完成,因此第二处理器可以处理其他的请求,此时将监听请求的等待标识位进行复位以处理监听请求。
通过本发明的技术方案,能够提高缓存一致性系统总线效率,能够减少写入内存的带宽需求。
需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,上述的程序可存储于计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器(Read-Only Memory,ROM)或随机存取存储器(Random AccessMemory,RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,根据本发明实施例公开的方法还可以被实现为由CPU 执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU 执行时,执行本发明实施例公开的方法中限定的上述功能。
基于上述目的,本发明的实施例的第二个方面,提出了一种缓存一致性写回的装置,如图2所示,装置200包括:
判断模块,判断模块配置为响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
发送模块,发送模块配置为响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
响应模块,响应模块配置为内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;
处理模块,处理模块配置为响应于读请求处理完成,内存控制器处理等待的写请求。
在本发明的一个优选实施例中,还包括写回模块,写回模块配置为:
响应于读请求的类型是非独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器将写请求中的数据写回到内存中。
在本发明的一个优选实施例中,还包括置位模块,置位模块配置为:
响应于第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,第二处理器将接收到的监听请求的等待标识位置位以使监听请求进行等待。
在本发明的一个优选实施例中,还包括复位模块,复位模块配置为:
响应于第二处理器接收到内存控制器发送的写完成响应,第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
基于上述目的,本发明实施例的第三个方面,提出了一种计算机设备。图3示出的是本发明提供的计算机设备的实施例的示意图。如图3所示,本发明实施例包括如下装置:至少一个处理器21;以及存储器22,存储器22存储有可在处理器上运行的计算机指令23,指令由处理器执行时实现以下方法:
响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;
响应于读请求处理完成,内存控制器处理等待的写请求。
在本发明的一个优选实施例中,还包括:
响应于读请求的类型是非独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器将写请求中的数据写回到内存中。
在本发明的一个优选实施例中,还包括:
响应于第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,第二处理器将接收到的监听请求的等待标识位置位以使监听请求进行等待。
在本发明的一个优选实施例中,还包括:
响应于第二处理器接收到内存控制器发送的写完成响应,第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
基于上述目的,本发明实施例的第四个方面,提出了一种计算机可读存储介质。图4示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图4所示,计算机可读存储介质31存储有被处理器执行时执行如下方法的计算机程序32:
响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
响应于读请求的类型是独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器使接收到的写请求进行等待,并向第二处理器发送写完成响应;
响应于读请求处理完成,内存控制器处理等待的写请求。
在本发明的一个优选实施例中,还包括:
响应于读请求的类型是非独占请求,内存控制器将第一处理器待读取的数据发送到第一处理器;
内存控制器将写请求中的数据写回到内存中。
在本发明的一个优选实施例中,还包括:
响应于第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,第二处理器将接收到的监听请求的等待标识位置位以使监听请求进行等待。
在本发明的一个优选实施例中,还包括:
响应于第二处理器接收到内存控制器发送的写完成响应,第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
此外,根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中,功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种缓存一致性写回的方法,其特征在于,包括以下步骤:
响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
响应于读请求的类型是独占请求,内存控制器将所述第一处理器待读取的数据发送到所述第一处理器;
内存控制器使接收到的写请求进行等待,并向所述第二处理器发送写完成响应;
响应于读请求处理完成,内存控制器处理等待的写请求。
2.根据权利要求1所述的方法,其特征在于,还包括:
响应于读请求的类型是非独占请求,内存控制器将所述第一处理器待读取的数据发送到所述第一处理器;
内存控制器将所述写请求中的数据写回到内存中。
3.根据权利要求1所述的方法,其特征在于,还包括:
响应于所述第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,所述第二处理器将接收到的监听请求的等待标识位置位以使所述监听请求进行等待。
4.根据权利要求3所述的方法,其特征在于,还包括:
响应于所述第二处理器接收到内存控制器发送的写完成响应,所述第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
5.一种缓存一致性写回的装置,其特征在于,所述装置包括:
判断模块,所述判断模块配置为响应于内存控制器接收到第一处理器缓存发出读请求的同时接收到第二处理器缓存发出的写请求,判断读请求的类型是否为独占请求;
发送模块,所述发送模块配置为响应于读请求的类型是独占请求,内存控制器将所述第一处理器待读取的数据发送到所述第一处理器;
响应模块,所述响应模块配置为内存控制器使接收到的写请求进行等待,并向所述第二处理器发送写完成响应;
处理模块,所述处理模块配置为响应于读请求处理完成,内存控制器处理等待的写请求。
6.根据权利要求5所述的装置,其特征在于,还包括写回模块,所述写回模块配置为:
响应于读请求的类型是非独占请求,内存控制器将所述第一处理器待读取的数据发送到所述第一处理器;
内存控制器将所述写请求中的数据写回到内存中。
7.根据权利要求5所述的装置,其特征在于,还包括置位模块,所述置位模块配置为:
响应于所述第二处理器缓存发出写请求的同时接收到内存控制器发出的监听请求,所述第二处理器将接收到的监听请求的等待标识位置位以使所述监听请求进行等待。
8.根据权利要求7所述的装置,其特征在于,还包括复位模块,所述复位模块配置为:
响应于所述第二处理器接收到内存控制器发送的写完成响应,所述第二处理器将接收到的监听请求的等待标识位复位并处理监听请求。
9.一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210107738.2A CN114116531B (zh) | 2022-01-28 | 2022-01-28 | 一种缓存一致性写回的方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210107738.2A CN114116531B (zh) | 2022-01-28 | 2022-01-28 | 一种缓存一致性写回的方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114116531A CN114116531A (zh) | 2022-03-01 |
CN114116531B true CN114116531B (zh) | 2022-04-22 |
Family
ID=80362068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210107738.2A Active CN114116531B (zh) | 2022-01-28 | 2022-01-28 | 一种缓存一致性写回的方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114116531B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115297169B (zh) * | 2022-10-08 | 2023-01-10 | 无锡沐创集成电路设计有限公司 | 数据处理方法、装置、电子设备及介质 |
CN117560422A (zh) * | 2023-11-27 | 2024-02-13 | 海光信息技术股份有限公司 | 数据处理方法和装置、电子设备以及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103106122A (zh) * | 2011-08-08 | 2013-05-15 | Arm有限公司 | 针对同时待处理数据访问请求的数据冲突处理 |
CN104035888A (zh) * | 2014-06-11 | 2014-09-10 | 华为技术有限公司 | 一种缓存数据的方法及存储设备 |
CN104991868A (zh) * | 2015-06-09 | 2015-10-21 | 浪潮(北京)电子信息产业有限公司 | 一种多核处理器系统和缓存一致性处理方法 |
CN109840216A (zh) * | 2017-11-28 | 2019-06-04 | 华为技术有限公司 | 针对高速缓存的数据处理方法及相关元件、设备、系统 |
WO2020132987A1 (zh) * | 2018-12-26 | 2020-07-02 | 华为技术有限公司 | 一种数据读取方法、装置及多核处理器 |
CN111611120A (zh) * | 2020-06-28 | 2020-09-01 | 中国人民解放军国防科技大学 | 一种片上多核处理器Cache一致性协议验证方法、系统及介质 |
CN112256604A (zh) * | 2020-10-19 | 2021-01-22 | 海光信息技术股份有限公司 | 直接存储器访问系统和方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100498970C (zh) * | 2004-08-06 | 2009-06-10 | 华为技术有限公司 | 读改写并发处理系统及读改写并发处理方法 |
GB2469299B (en) * | 2009-04-07 | 2011-02-16 | Imagination Tech Ltd | Ensuring consistency between a data cache and a main memory |
CN101794271B (zh) * | 2010-03-31 | 2012-05-23 | 华为技术有限公司 | 多核内存一致性的实现方法和装置 |
CN103984645B (zh) * | 2014-05-22 | 2018-03-02 | 浪潮电子信息产业股份有限公司 | 一种基于双控的缓存一致性数据刷写方法 |
-
2022
- 2022-01-28 CN CN202210107738.2A patent/CN114116531B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103106122A (zh) * | 2011-08-08 | 2013-05-15 | Arm有限公司 | 针对同时待处理数据访问请求的数据冲突处理 |
CN104035888A (zh) * | 2014-06-11 | 2014-09-10 | 华为技术有限公司 | 一种缓存数据的方法及存储设备 |
CN104991868A (zh) * | 2015-06-09 | 2015-10-21 | 浪潮(北京)电子信息产业有限公司 | 一种多核处理器系统和缓存一致性处理方法 |
CN109840216A (zh) * | 2017-11-28 | 2019-06-04 | 华为技术有限公司 | 针对高速缓存的数据处理方法及相关元件、设备、系统 |
WO2020132987A1 (zh) * | 2018-12-26 | 2020-07-02 | 华为技术有限公司 | 一种数据读取方法、装置及多核处理器 |
CN111611120A (zh) * | 2020-06-28 | 2020-09-01 | 中国人民解放军国防科技大学 | 一种片上多核处理器Cache一致性协议验证方法、系统及介质 |
CN112256604A (zh) * | 2020-10-19 | 2021-01-22 | 海光信息技术股份有限公司 | 直接存储器访问系统和方法 |
Non-Patent Citations (1)
Title |
---|
多处理器系统缓存一致性的分析;贺宁;《电子工程师》;20070228(第2期);46-48+67 * |
Also Published As
Publication number | Publication date |
---|---|
CN114116531A (zh) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114116531B (zh) | 一种缓存一致性写回的方法、装置、设备及介质 | |
CN108234641B (zh) | 基于分布式一致性协议实现的数据读写方法及装置 | |
WO2020181810A1 (zh) | 应用于集群内多级缓存的数据处理方法和装置 | |
US11256444B2 (en) | Method for processing read/write data, apparatus, and computer readable storage medium thereof | |
EP4407461A1 (en) | Cache state recording method and apparatus, data access method and apparatus, and device | |
WO2021237431A1 (zh) | 数据处理方法、装置、处理设备以及数据存储系统 | |
US20150363322A1 (en) | Systems, methods, and computer programs for providing client-filtered cache invalidation | |
CN111125168A (zh) | 一种数据处理方法、装置、电子设备及存储介质 | |
CN116633616A (zh) | 数据访问方法、系统、设备及存储介质 | |
CN107291628B (zh) | 访问数据存储设备的方法和装置 | |
CN114064713A (zh) | 一种提升dolphinscheduler平台稳定性的方法、装置、设备及可读介质 | |
CN114756173A (zh) | 文件合并的方法、系统、设备和计算机可读介质 | |
CN114253870A (zh) | 一种更新l2p表的方法、系统、设备以及介质 | |
CN113687798A (zh) | 一种控制数据重构的方法、装置、设备及可读介质 | |
CN113625948A (zh) | 一种固态硬盘填dummy的方法、装置、设备及可读介质 | |
CN111984551B (zh) | 一种Cache一致性的处理方法、装置、设备及可读介质 | |
CN107193989B (zh) | 一种nas集群缓存处理方法和系统 | |
CN108664417B (zh) | 一种目录更新方法及装置 | |
CN112583616B (zh) | 一种物联网设备、物联网平台及其接入物联网平台的方法 | |
CN117539802B (zh) | 一种缓存操作方法、系统以及相关装置 | |
CN114003372A (zh) | 一种hdfs服务容量配额实现的方法、系统、设备及可读介质 | |
CN115242807B (zh) | 一种5g通信系统中的数据存取方法及相关设备 | |
CN114237509B (zh) | 数据访问方法及装置 | |
CN116089110B (zh) | 控制进程交互的方法及相关装置 | |
US12009976B2 (en) | Configuration of a server in view of a number of clients connected to the server |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |