CN114114998A - 一种冗余控制系统及方法 - Google Patents

Abstract

本发明公开了一种冗余控制系统及方法，属于计算机技术领域。该系统的具体实施方式包括：包括多个控制系统，其中：每个控制系统包括CPU模块、表决模块、电源模块、接口模块和存储模块，多个CPU模块分别与各个表决模块进行交互，多个表决模块之间进行交互，通过CPU模块和表决模块进行多重表决，确定当班CPU模块；电源模块为控制系统供电；接口模块用于CPU模块与对应表决模块之间的通信；存储模块用于对应存储CPU模块的数据。该实施方式能够提高舰船控制系统运行时的可靠性和安全性，排除单点故障隐患，从而实现控制任务的及时处理，防止设备故障导致的控制系统瘫痪，降低损失成本。

Description

一种冗余控制系统及方法

技术领域

本发明属于计算机技术领域，具体涉及一种冗余控制系统及方法。

背景技术

舰艇作战指挥自动控制系统简称“舰载指控系统”或者“舰船控制系统”，包括战术应用软件和计算机、显示和控制设备、武器控制子系统、数据链终端及其通信设备等，主要用于战术情报的收集处理与辅助指挥作战、以及控制武器发射等，能够自动完成舰艇的指挥、通信、导航、目标识别、威胁判断、辅助决策、武器发射及电子对抗的自动控制等。

现有的舰船控制系统的智能化控制过程中，由于控制任务呈现出的数量大、种类多、任务复杂等特点，控制系统无法满足控制需求时，极其容易导致系统瘫痪，控制系统无法正常运行，尤其是控制系统设备突发故障造成的战机贻误，会带来无法挽回的损失等。

发明内容

有鉴于此，本发明提供了一种冗余控制系统及方法，能够提高舰船控制系统运行时的可靠性和安全性，面对海量的、多类型的、逻辑复杂的控制任务，冗余控制系统能够时刻保证控制系统的安全可靠运行，排除单点故障隐患，从而实现控制任务的及时处理，防止设备故障导致的控制系统瘫痪，降低损失成本。

实现本发明的技术方案如下：

一种冗余控制系统，其特征在于，所述冗余控制系统用于单个终端设备中，包括多个控制系统，其中：

每个所述控制系统包括CPU模块、表决模块、电源模块、接口模块和存储模块，多个所述CPU模块分别与各个所述表决模块进行交互，多个所述表决模块之间进行交互，通过所述CPU模块和所述表决模块进行多重表决，确定当班CPU模块；所述电源模块为所述控制系统供电；所述接口模块用于所述CPU模块与对应表决模块之间的通信；所述存储模块用于对应存储所述CPU模块的数据。

可选地，所述多个所述CPU模块分别与各个所述表决模块进行交互，多个所述表决模块之间进行交互，通过所述CPU模块和所述表决模块进行多重表决，确定当班CPU模块，包括：

多个所述CPU模块分别与各个所述表决模块进行交互，并根据从对应表决模块接收的运行数据进行第一重表决，确定多个表决数据并发送给各个所述表决模块；

根据从多个所述CPU模块接收的所述多个表决数据，多个所述表决模块交互，进行第二重表决，确定表决结果；

根据所述表决结果，确定当班CPU模块。

可选地，包括：

所述多个CPU模块分别与各个所述表决模块同步；

所述多个CPU模块分别与各个所述表决模块交互；

所述多个CPU模块进行第一重表决，确定表决数据；

所述多个表决模块进行第二重表决，确定表决结果；

确定当班CPU模块并发送给对应的CPU模块，使得所述当班CPU模块控制配置输出。

可选地，所述多个控制系统包括控制系统A、控制系统B和控制系统C，所述表决模块包括SRAM存储器；所述所述多个CPU模块分别与各个所述表决模块交互，包括：

CPU模块A、CPU模块B和CPU模块C分别将运行数据发送给表决模块A、表决模块B和表决模块C；

所述表决模块A、所述表决模块B和所述表决模块C分别将所述运行数据进行集合，确定集合数据包，并存储至对应的SRAM存储器；

所述CPU模块A、所述CPU模块B和所述CPU模块C分别从对应的SRAM存储器获取所述集合数据包。

可选地，所述第一重表决的表决方式为三取二表决；所述多个CPU模块进行第一重表决，确定表决数据，包括：

所述CPU模块A、所述CPU模块B和所述CPU模块C分别对所述集合数据包进行三取二表决，确定表决数据A、表决数据B和表决数据C；

所述CPU模块A、所述CPU模块B和所述CPU模块C分别将对应的所述表决数据发送给所述表决模块A、所述表决模块B和所述表决模块C。

可选地，所述第二重表决的表决方式为三取二表决；所述多个表决模块进行第二重表决，确定表决结果，包括：

根据接收到的所述表决数据A、表决数据B和所述表决数据C，所述表决模块A、所述表决模块B和所述表决模块C分别对所述表决数据A、表决数据B和所述表决数据C进行三取二表决，确定中间表决结果A、中间表决结果B和中间表决结果C；

确定输出权表决模块；

所述输出权表决模块根据所述中间表决结果A、所述中间表决结果B和所述中间表决结果C进行三取二表决，确定表决结果。

可选地，包括：根据所述表决数据和/或所述表决结果，确定所述控制系统是否故障。

可选地，在所述控制系统的故障类型为硬件故障的情况下，对所述控制系统进行故障恢复；

在所述控制系统的故障类型为软件故障的情况下，对所述控制系统的CPU模块进行复位处理。

可选地，在所述控制系统的故障数量为一的情况下，切换为双系统工作模式；

在所述控制系统的故障数量为二的情况下，切换为单系统工作模式。

有益效果：

能够提高舰船控制系统运行时的可靠性和安全性，面对海量的、多类型的、逻辑复杂的控制任务，冗余控制系统能够时刻保证控制系统的安全可靠运行，排除单点故障隐患，从而实现控制任务的及时处理，防止设备故障导致的控制系统瘫痪，降低损失成本。

附图说明

图1为根据本发明实施例的冗余控制系统的示意图；

图2为根据本发明实施例的表决模块的示意图；

图3为根据本发明实施例的冗余控制系统的控制方法的主要流程的示意图；

图4为根据本发明实施例的系统故障的处理方法的主要流程的示意图；

图5为根据本发明实施例的故障恢复方法的主要流程的示意图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

本发明提供了一种冗余控制系统，采用整机全三模冗余的体系结构，三个控制系统采用相同的结构和设计。

本发明的冗余控制系统设置于单台计算机中，包括多个控制系统、总线模块和网络转换模块。其中，本发明的冗余控制系统包括控制系统A、控制系统B和控制系统C，每个控制系统包括CPU模块、表决模块、电源模块、接口模块和存储模块；和网络转换模块。总线模块包括总线底板对外接口板和总线底板内部总线板；网络转换模块包括网络转换板。

如图1所示，本发明的冗余控制系统的CPU模块包括CPU模块A、CPU模块B和CPU模块C。CPU模块可以采用FPGA芯片。

如图2所示，表决模块包括FPGA芯片和SRAM存储器，FPGA芯片用于表决计算，SRAM存储器用于多个CPU模块交互的数据缓存。比如，表决模块可以采用不低于7.2万门的FPGA芯片，资源占有率不大于70％，相应地，表决模块包括表决模块A(对应FPGAA)、表决模块B(对应FPGAB)和表决模块C(对应FPGAC)，可以与CPU模块进行数据交互。FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，可容纳大量的门电路数。

进一步地，表决模块的FPGA芯片主要用于与CPU模块的数据交互、中间表决结果交互、确定最终的表决结果、确定当班CPU模块以及输出模式的配置、控制异步RS422信号的输出、向CPU模块发送同步时钟的、“心跳”信号的产生及交互监测等。比如，如图2所示，表决模块A产生的三个同步时钟信号分别发送给CPU模块A、CPU模块B和CPU模块C；表决模块A上的SRAM同CPU模块A、CPU模块B和CPU模块C进行数据交互；表决模块A向表决模块B和表决模块C发送“心跳”监测信号，表决模块A接收表决模块B和表决模块C的“心跳”监测信号，同时接收自身的“心跳”信号，以此来进行三取二表决，判断各个CPU模块和表决模块的工作状态；表决模块A作为输出权表决模块，确定当班CPU模块为CPU模块A后，通过心跳信号禁止其余表决模块的RS422使能芯片的使能端的输出，进而控制异步RS422信号的输出与否。

心跳信号主要用于多机热备份(热备份是指多机同时执行任务，互为备机；，冷备份是指单机执行任务，其余机作为备机，仅在执行单机故障后开始执行任务)的运行模式，进行多机之间的硬件监测。

在本发明实施例中，CPU模块采用单板单机形式，即单块板上设置一个CPU控制模块，比如，可以是Intel Core i7、龙芯3A4000或飞腾FT-2000/4等高性能处理器的PCIE加固板卡；表决模块采用单板三机形式，即单块板上设置三个表决模块，比如，可以是6U CPEX4HP加固板卡，具备热拔插功能，安装到CPEX主机内，通过CPEX总线底板供电，无需安装驱动，作为独立设备，工作稳定性高，CPEX总线底板的电源为电源模块。电源模块采用单板三机形式，包括电源模块A、电源模块B和电源模块C，分别对应为各个CPU模块和表决模块供电。接口模块采用单板三机形式，包括接口模块A、接口模块B和接口模块C，分别对应各个CPU模块和表决模块。存储模块采用单板三机形式，包括存储模块A、存储模块B和存储模块C，分别对应存储各个CPU模块的运行数据。单板三机可以节省材料，简化系统结构。

如图3所示，本发明的冗余控制系统的控制方法包括如下步骤：

步骤301，多个CPU模块分别与各个表决模块同步。

在本发明实施例中，CPU模块A接收表决模块A、表决模块B和表决模块C的同步脉冲，CPU模块B接收表决模块A、表决模块B和表决模块C的同步脉冲，CPU模块C接收表决模块A、表决模块B和表决模块C的同步脉冲，实现CPU模块与表决模块的同步，以进行数据交互。

同步技术主要用来消除冗余控制系统的多个控制系统之间因时钟和输入延迟等因素造成的异步度，使得各个控制系统在程序执行状态、周期定时及时间基准上达到相对一致的状态，从而让各个控制系统获得相同的输入信号，比如，多个控制系统根据接收到的输入信号，同时执行相同的控制任务。

本发明的冗余控制系统采用两级同步方式实现精确同步，分别为毫秒中断同步和握手同步，其中握手同步包括主程序运行同步、1ms内程序同步、上电软件运行同步。

步骤302，多个CPU模块分别与各个表决模块交互。

在本发明实施例中，表决模块A上的SRAM(A)在FPGAA的控制下实时接收并存储CPU模块A、CPU模块B和CPU模块C的运行数据，可以将CPU模块A、CPU模块B和CPU模块C的运行数据以集合数据包的形式进行存储，使得CPU模块A从SRAM(A)获取集合数据包；表决模块B上的SRAM(B)在FPGAB的控制下实时接收并存储CPU模块A、CPU模块B和CPU模块C的运行数据，可以将CPU模块A、CPU模块B和CPU模块C的运行数据以集合数据包的形式进行存储，使得CPU模块B从SRAM(B)获取集合数据包；表决模块C上的SRAM(C)在FPGAA的控制下实时接收并存储CPU模块A、CPU模块B和CPU模块C的运行数据，可以将CPU模块A、CPU模块B和CPU模块C的运行数据以集合数据包的形式进行存储，使得CPU模块C从SRAM(C)获取集合数据包，从而可以实现CPU模块运行数据的交互传输，各个CPU模块运行数据的交互是实现三模冗余的基础。

步骤303，多个CPU模块进行第一重表决，确定表决数据。

本发明的冗余控制系统采用“双重表决”机制，第一重表决为各个CPU模块分别对三个CPU模块执行各个任务的集合数据包进行的表决，第二重表决为各个表决模块分别对三个CPU模块的表决数据进行的输出权表决。

在本发明实施例中，CPU模块A根据接收到的集合数据包中的CPU模块A、CPU模块B和CPU模块C的运行数据，进行三取二表决，输出表决数据A，并将其发送给表决模块A、表决模块B和表决模块C；CPU模块B根据接收到的集合数据包中的CPU模块A、CPU模块B和CPU模块C的运行数据，进行三取二表决，输出表决数据B，并将其发送给表决模块A、表决模块B和表决模块C；CPU模块C根据接收到的CPU模块A、CPU模块B和CPU模块C的集合数据包中的运行数据，进行三取二表决，输出表决数据C，并将其发送给表决模块A、表决模块B和表决模块C。

在本发明实施例中，CPU模块可以通过广播的方式将表决数据广播给各个表决模块、接口模块、存储模块和总线模块。

每个CPU模块通过交互获得三个CPU模块的运行数据并进行比对，从而可以实时监测其它CPU模块的工作状态，在部分CPU模块故障时，由其余CPU模块进行数据交互及表决，避免部分CPU模块瞬时故障造成控制系统失灵，保证控制系统的正常运行。

步骤304，多个表决模块进行第二重表决，确定表决结果。

在本发明实施例中，表决模块A根据接收到的表决数据A、表决数据B和表决数据C进行三取二表决，输出中间表决结果A，并将其发送给输出权表决模块；表决模块B根据接收到的表决数据A、表决数据B和表决数据C进行三取二表决，输出中间表决结果B，并将其发送给输出权表决模块；表决模块C根据接收到的表决数据A、表决数据B和表决数据C进行三取二表决，输出中间表决结果C，并将其发送给输出权表决模块。其中，输出权表决模块可以是表决模块A、表决模块B和表决模块C中的任意一个，根据需要进行选择即可，默认为表决模块A。

输出权表决模块根据接收到的中间表决结果A、中间表决结果B和中间表决结果C进行三取二表决，确定表决结果。

表决模块再次进行三取二的交互表决，可以实时监测其它表决模块的工作状态，在部分表决模块故障时，由其余表决模块进行表决，可以避免部分表决模块故障导致造成控制系统失灵，保证控制系统的正常运行。

步骤305，确定当班CPU模块并发送给对应的CPU模块，使得当班CPU模块控制配置输出。

在本发明实施例中，输出权表决模块根据表决结果，确定当班CPU模块，并发送给除输出权表决模块之外的其余表决模块。当班CPU模块可以是CPU模块A、CPU模块B和CPU模块C中的任意一个，输出权表决模块可以根据需要进行选择，默认为CPU模块A。

进一步地，确定当班CPU模块后，表决模块将当班CPU模块的编号与自身编号进行对比，如果一致，则配置对应的CPU模块为输出模式，控制对应的RS422使能芯片的使能端输出，使得当班机的异步RS422通讯接口输出。如果不一致，禁止对应的RS422使能芯片的使能端输出。

在本发明实施例中，三个控制系统均接收电源模块转出的系统控制准自主、禁自主指令，上电默认处于准自主模式。若处于准自主模式，则允许三个控制系统自主进行工作模式切换、复位控制、关机和故障恢复。若系统监测出误切机或者乱切机，立即发送禁自主指令，使得控制系统的关机指令失效，相应的硬件逻辑禁止发出复位、切权指令，直至系统重新发送准自主指令。

在本发明实施例中，当其中一个控制系统的部分模块发生不可恢复的故障时，在系统控制指令或内部自主关一机指令的控制下实现切换至其余的两个控制系统运行的工作模式。故障系统调取其余正常系统的当前数据及同步信息以进行状态修复，恢复后再次进入多系统同步工作模式。

进一步地，在其余两个控制系统中的一个发生不可恢复的故障时，在系统控制指令或内部自主关一机指令的控制下实现切换至未发生故障的控制系统单个运行的工作模式，单个表决模块夺权输出。

如图4所示，本发明的系统故障的控制方法包括如下步骤：

步骤401，根据表决数据和/或表决结果确定控制系统的故障数量和故障类型。

步骤402，在故障数量为一、故障类型为软件故障的情况下，通过总线底板内部总线板上的复位引脚发送复位信号给故障控制系统，对故障控制系统的CPU模块进行复位处理。

步骤403，在故障数量为一、故障类型为硬件故障的情况下，通过当班CPU模块发送控制断电和重新上电指令，对故障控制系统进行故障恢复。同时，当班CPU模块根据读取的断电状态，切换为双系统工作模式/双机热备份工作模式。

步骤404，在故障数量为二、故障类型为软件故障的情况下，通过总线底板内部总线板上的复位引脚发送复位信号给故障控制系统，对故障控制系统的CPU模块进行复位处理。

步骤405，在故障数量为二、故障类型为硬件故障的情况下，通过当班CPU模块发送控制断电和重新上电指令，对故障控制系统进行故障恢复。同时，当班CPU模块根据读取的断电状态，切换为单系统工作模式/单机工作模式。

如图5所示，本发明的故障恢复方法包括如下步骤：

步骤501，当班CPU模块在每个任务开始将对应控制系统的状态参数发送给故障控制系统的表决模块。

步骤502，故障控制系统完成初始化后，读取当班CPU模块发送的参数，立即进入同步运行，并向其它两机的表决模块发送运算后的数据。

步骤503，一次或多次读取当班CPU模块的同步数据后，故障控制系统在每个任务结束后，向当班CPU模块发送同步请求。

步骤504，当班CPU模块对应的控制系统以及故障控制系统根据同步请求，确定各自的输出表决结果。

步骤505，当班CPU模块对应的控制系统以及故障控制系统的表决结果一次或者多次一致后，发送故障恢复的同步信号，切换为三系统运行模式，以双机热备份工作模式的当班CPU模块为当班CPU模块。

本发明的冗余控制系统采用“双重表决”机制，一是CPU模块与表决模块交互后进行的数据表决，二是表决模块之间交互后进行的结果表决。表决采用“三取二”原则，多数输出的结果作为正确输出。通过各个控制系统之间的同步、交互、表决、故障确定、故障恢复等，能够解决双机备份结构的单点故障失效问题，实现在线故障修复，极大地提高系统的可靠性、安全性和实时性。

本发明的余度管理策略，保证了余度控制计算机在遇到故障时能够实时监测出故障，诊断故障类型，最后对故障进行处理并完成系统重构。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种冗余控制系统，其特征在于，所述冗余控制系统用于单个终端设备中，包括多个控制系统，其中：

每个所述控制系统包括CPU模块、表决模块、电源模块、接口模块和存储模块，多个所述CPU模块分别与各个所述表决模块进行交互，多个所述表决模块之间进行交互，通过所述CPU模块和所述表决模块进行多重表决，确定当班CPU模块；所述电源模块为所述控制系统供电；所述接口模块用于所述CPU模块与对应表决模块之间的通信；所述存储模块用于对应存储所述CPU模块的数据。

2.如权利要求1所述的控制系统，其特征在于，所述多个所述CPU模块分别与各个所述表决模块进行交互，多个所述表决模块之间进行交互，通过所述CPU模块和所述表决模块进行多重表决，确定当班CPU模块，包括：

多个所述CPU模块分别与各个所述表决模块进行交互，并根据从对应表决模块接收的运行数据进行第一重表决，确定多个表决数据并发送给各个所述表决模块；

根据从多个所述CPU模块接收的所述多个表决数据，多个所述表决模块交互，进行第二重表决，确定表决结果；

根据所述表决结果，确定当班CPU模块。

3.如权利要求1或2所述的冗余控制系统的控制方法，其特征在于，包括：

所述多个CPU模块分别与各个所述表决模块同步；

所述多个CPU模块分别与各个所述表决模块交互；

所述多个CPU模块进行第一重表决，确定表决数据；

所述多个表决模块进行第二重表决，确定表决结果；

确定当班CPU模块并发送给对应的CPU模块，使得所述当班CPU模块控制配置输出。

4.如权利要求3所述的控制方法，其特征在于，所述多个控制系统包括控制系统A、控制系统B和控制系统C，所述表决模块包括SRAM存储器；所述所述多个CPU模块分别与各个所述表决模块交互，包括：

CPU模块A、CPU模块B和CPU模块C分别将运行数据发送给表决模块A、表决模块B和表决模块C；

所述表决模块A、所述表决模块B和所述表决模块C分别将所述运行数据进行集合，确定集合数据包，并存储至对应的SRAM存储器；

所述CPU模块A、所述CPU模块B和所述CPU模块C分别从对应的SRAM存储器获取所述集合数据包。

5.如权利要求4所述的控制方法，其特征在于，所述第一重表决的表决方式为三取二表决；所述多个CPU模块进行第一重表决，确定表决数据，包括：

所述CPU模块A、所述CPU模块B和所述CPU模块C分别对所述集合数据包进行三取二表决，确定表决数据A、表决数据B和表决数据C；

所述CPU模块A、所述CPU模块B和所述CPU模块C分别将对应的所述表决数据发送给所述表决模块A、所述表决模块B和所述表决模块C。

6.如权利要求5所述的控制方法，其特征在于，所述第二重表决的表决方式为三取二表决；所述多个表决模块进行第二重表决，确定表决结果，包括：

根据接收到的所述表决数据A、表决数据B和所述表决数据C，所述表决模块A、所述表决模块B和所述表决模块C分别对所述表决数据A、表决数据B和所述表决数据C进行三取二表决，确定中间表决结果A、中间表决结果B和中间表决结果C；

确定输出权表决模块；

所述输出权表决模块根据所述中间表决结果A、所述中间表决结果B和所述中间表决结果C进行三取二表决，确定表决结果。

7.如权利要求6所述的控制方法，其特征在于，包括：根据所述表决数据和/或所述表决结果，确定所述控制系统是否故障。

8.如权利要求7所述的控制方法，其特征在于，在所述控制系统的故障类型为硬件故障的情况下，对所述控制系统进行故障恢复；

在所述控制系统的故障类型为软件故障的情况下，对所述控制系统的CPU模块进行复位处理。

9.如权利要求7所述的控制方法，其特征在于，在所述控制系统的故障数量为一的情况下，切换为双系统工作模式；

在所述控制系统的故障数量为二的情况下，切换为单系统工作模式。

Images