CN114113988A - 一种信号丢失实时检测电路和方法 - Google Patents
一种信号丢失实时检测电路和方法 Download PDFInfo
- Publication number
- CN114113988A CN114113988A CN202111470575.6A CN202111470575A CN114113988A CN 114113988 A CN114113988 A CN 114113988A CN 202111470575 A CN202111470575 A CN 202111470575A CN 114113988 A CN114113988 A CN 114113988A
- Authority
- CN
- China
- Prior art keywords
- terminal
- input
- signal
- output
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011897 real-time detection Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000001514 detection method Methods 0.000 claims abstract description 37
- 238000003708 edge detection Methods 0.000 claims abstract description 21
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 claims description 27
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 claims description 27
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 claims description 25
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 25
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 claims description 25
- 101001122448 Rattus norvegicus Nociceptin receptor Proteins 0.000 claims description 20
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 claims description 18
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 17
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 claims description 15
- 101150110971 CIN7 gene Proteins 0.000 claims description 14
- 101150110298 INV1 gene Proteins 0.000 claims description 14
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 14
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 12
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 12
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 12
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 10
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 claims description 10
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 10
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 10
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 10
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 10
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 claims description 7
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 101150070189 CIN3 gene Proteins 0.000 claims description 6
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims description 6
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 6
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 claims description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 5
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims description 2
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种信号丢失实时检测电路和方法，该电路包括运算放大器，第一比较器，第二比较器，时钟电路，时钟处理电路，边沿检测电路，信号中值检测电路和锁存器。REF为输入待检测信号，运算放大器电路不失真地接收输入信号，得到信号REF_Buf第一比较器用于将参考信号REF_Buf转换为占空比为50%的方波信号REF_SW，第二比较器用于检测信号REF_Buf幅值是否满足系统要求，得到方波信号REF_Peak；信号REF_SW进入边沿检测电路，得到边沿检测信号REF_Edge，时钟电路和时钟处理电路用于产生时钟信号CLK1～CLK3，输入后级中值检测电路，产生中值信号REF_Mid，信号REF_Peak和REF_Mid进入锁存器得到信号丢失检测结果。本发明的信号丢失实时检测电路不依赖于外围参数，易于集成化、检测精度高、检测频率范围广。
Description
技术领域
本发明属于模拟与测试技术领域，特别是一种适用于解算-数字转换等电路模拟参考信号的丢失检测电路和方法，可检测参考信号的幅度是否达到最低限度要求。
背景技术
在解算-数字转换电路中，模拟参考信号作为角度信号的载波信号，其重要性不言而喻。而参考信号幅值低于额定值的80%或丢失将导致转换结果错误。由于大多数转换电路缺乏必要的标志信号，出现问题时很难快速定位故障点。因此，需要信号丢失检测电路对信号幅值进行实时检测，以便快速准确定位故障。现有常见的信号丢失检测电路多采用一阶或多阶RC滤波电路对参考信号进行滤波后，输入后级比较器进行幅值比较，从而判读信号是否丢失或幅值是否低于设定值。但该电路存在三个缺点：一、该电路中的电容C容值较大，难以集成化，需放到片外，增加了系统的复杂性；二、采用一阶RC滤波的方式很难将变化的信号滤成直流，导致参考丢失检测精度较低；采用多阶RC滤波的方式，虽然能够较好的将信号滤成直流，但需要多个外围参数，进一步增加了系统的复杂性，也难以集成化；三、针对变化的信号频率，需更换合适的电阻和电容值，方能较好的完成信号丢失检测，使用场景受限。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供一种能够实现不依赖于外围参数、易于集成化、检测精度高、检测频率范围广的信号丢失实时检测电路。
本发明所要解决的另一技术问题是针对现有技术的不足，提供一种采用上述信号丢失实时检测电路实现不依赖于外围参数、易于集成化、检测精度高、检测频率范围广的信号丢失实时检测方法。
为了实现上述目的，本发明采用了如下技术方案：
一种信号丢失实时检测电路，其特点是，包括运算放大器，第一比较器，第二比较器，时钟电路，时钟处理电路，边沿检测电路，信号中值检测电路和锁存器电路。信号REF连接运算放大器正相输入端，运算放大器反相输入端连接输出端、第一比较器以及第二比较器正相输入端，得到信号REF_Buf；第二比较器反相输入端连接丢失检测电压VLOS，输出端REF_Peak连接锁存器D端；第一比较器反相输入端连接方波转换电压VSC；第一比较器输出端REF_SW和时钟信号CLK1连接边沿检测电路输入端，边沿检测电路输出端REF_Edge和时钟信号CLK1连接时钟处理电路，生成时钟信号CLK2和CLK3；时钟信号CLK1～CLK3以及信号REF_Edge连接中值检测电路输入端，中值检测电路输出端REF_Mid连接锁存器E端，锁存器输出端为丢失信号LOS。通过设置VLOS电压大小，可实时检测信号丢失情况。
优选地，所述运算放大器采用两级放大结构。
优选地，所述第一比较器和第二比较器采用两级开环结构。
优选地，所述时钟电路包括反相器INV1～INV5、电容C1和C2。INV1的输入端连接INV4的输出端以及INV5的输入端，输出连接INV2的输入端以及C1一端，C1另一端连接GND，INV2的输出端连接INV3的输入端，INV3的输出端连接INV4的输入端以及C2一端，C2另一端连接GND，INV5的输出端为时钟信号CLK1，其频率可达1MHz。
优选地，所述边沿检测电路包括D触发器DFF1～DFF2，2输入异或门XOR1。输入信号REF_SW连接DFF1的D端，输入信号CLK1连接DFF1和DFF2的Clk端，DFF1的Q端连接DFF2的D端以及XOR1的输入端，DFF2的Q端连接XOR1的输入端，XOR1的输出端连接输出信号REF_Edge。
优选地，所述时钟处理电路包括带清零端的D触发器DFF1～DFF3和不带清零端的D触发器DFF4，2输入与非门NAND1，3输入与非门NAND2，2输入或非门NOR1～NOR3，3输入或非门NOR4，非门INV1以及2输入异或门XOR1；
输入信号CLK1连接DFF1～DFF4的Clk端；
输入信号REF_Edge连接DFF1～DFF3的CLR端；
DFF1的D端连接NOR2的输出端以及NOR3的输入端，DFF1的Q端连接DFF2的D端、NAND2以及NOR4的输入端，DFF1的Q非端连接NAND1以及NOR1的输入端；
DFF2的Q端连接DFF3的D端、NAND2以及NOR4的输入端，DFF2的Q非端连接NAND1的输入端；
DFF3的Q端连接NAND2、NOR1以及NOR4的输入端；
DFF4的D端连接XOR1的输出端，Q端连接输出信号CLK3；
NAND1的输出端连接XOR1的输入端以及输出信号CLK2；
NOR1的输出端连接XOR1的输入端；
NAND2的输出端连接INV1的输入端；
NOR4的输出端连接NOR3的输入端；
INV1的输出端连接NOR2的输入端；
NOR3的输出端连接NOR2的输入端。
优选地，所述信号中值检测电路包括带清零端的D触发器DFF1～DFF14，D锁存器LA1～LA10，反相器INV1～INV3，5输入或非门NOR1～NOR2以及4输入与门AND1；
输入信号D连接非门INV1的输入端；
INV1的输出端连接INV2的输入端以及DFF3的CLR端；
输入信号CLK1连接INV3的输入端以及DFF2的Clk端；
INV3的输出端连接DFF1和DFF2的Clk端；
DFF1的D端连接INV2的输出端，Q端连接DFF2的D端，Q非端LA1～LA10的E端，CLR端连接DFF2的Q端以及DFF3的D端；
DFF2的CLR端连接GND；
DFF3的Q端连接DFF4～DFF14的CLR端；
DFF4的D端连接Q端、DFF5的Clk端以及XOR1的输入端，Clk端连接输入信号CLK2；
DFF5的D端连接Q端、DFF6的Clk端、XOR2的输入端以及LA1的D端；
DFF6的D端连接Q端、DFF7的Clk端、XOR3的输入端以及LA2的D端；
DFF7的D端连接Q端、DFF8的Clk端、XOR4的输入端以及LA3的D端；
DFF8的D端连接Q端、DFF9的Clk端、XOR5的输入端以及LA4的D端；
DFF9的D端连接Q端、DFF10的Clk端、XOR6的输入端以及LA5的D端；
DFF10的D端连接Q端、DFF11的Clk端、XOR7的输入端以及LA6的D端；
DFF11的D端连接Q端、DFF12的Clk端、XOR8的输入端以及LA7的D端；
DFF12的D端连接Q端、DFF13的Clk端、XOR9的输入端以及LA8的D端；
DFF13的D端连接Q端、DFF14的Clk端、XOR10的输入端以及LA9的D端；
DFF14的D端连接Q端、AND1的输入端以及LA10的D端；
LA1的Q端连接XOR1的输入端；
LA2的Q端连接XOR2的输入端；
LA3的Q端连接XOR3的输入端；
LA4的Q端连接XOR4的输入端；
LA5的Q端连接XOR5的输入端；
LA6的Q端连接XOR6的输入端；
LA7的Q端连接XOR7的输入端；
LA8的Q端连接XOR8的输入端；
LA9的Q端连接XOR9的输入端；
LA10的Q端连接XOR10的输入端；
XOR1的输出端连接NOR2的输入端；
XOR2的输出端连接NOR2的输入端；
XOR3的输出端连接NOR2的输入端；
XOR4的输出端连接NOR2的输入端；
XOR5的输出端连接NOR2的输入端；
XOR6的输出端连接NOR1的输入端；
XOR7的输出端连接NOR1的输入端；
XOR8的输出端连接NOR1的输入端；
XOR9的输出端连接NOR1的输入端；
XOR10的输出端连接NOR1的输入端；
NOR1的输出端连接AND1的输入端；
NOR2的输出端连接AND1的输入端；
AND1的输入端连接输入信号CLK3，输入端连接输出信号OUT。
一种信号丢失实时检测方法，其特点是，该方法采用上述的信号丢失实时检测电路，该方法为，REF为输入待检测信号，运算放大器不失真地接收输入信号，得到信号REF_Buf，便于后续比较器完成比较。第一比较器用于将信号REF_Buf转换为占空比为50%的方波信号REF_SW，第二比较器用于检测信号REF_Buf幅值是否满足系统要求，得到方波信号REF_Peak。信号REF_SW进入边沿检测电路，得到边沿检测信号REF_Edge，时钟电路和时钟处理电路用于产生时钟信号CLK1～CLK3，输入后级中值检测电路，产生中值信号REF_Mid。最后，信号REF_Peak和REF_Mid进入锁存器得到信号丢失检测结果。当信号存在丢失或低于设定值VLOS时，锁存器输出低电平；当信号未丢失或高于设定值VLOS时，锁存器输出高电平。
与现有技术相比，本发明具有如下有益技术效果：
a）本电路无需大容值电容，易于集成化；
b）相对一阶RC滤波检测电路而言，比较器直接与稳定的电压比较，检测精度高；
c）针对变化的待检测信号，中值检测电路内置计数器电路，可实时跟踪待检测信号峰值，无需调整电路参数即可完成检测，应用范围广。
附图说明
图1为本发明的信号丢失实时检测电路图；
图2为本发明的时钟信号电路图；
图3为本发明的边沿检测电路图；
图4为本发明的时钟处理电路图；
图5为本发明的中值检测电路图；
图6位本发明的部分节点波形图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并
非用于限定本发明的范围。
参照图1，一种信号丢失实时检测电路，所述信号丢失实时检测电路包括运算放大器，第一比较器，第二比较器，时钟电路，时钟处理电路，边沿检测电路，信号中值检测电路和锁存器电路。信号REF连接运算放大器正相输入端，运算放大器反相输入端连接输出端、第一比较器以及第二比较器正相输入端，得到信号REF_Buf；第二比较器反相输入端连接丢失检测电压VLOS，输出端REF_Peak连接锁存器D端；第一比较器反相输入端连接方波转换电压VSC；第一比较器输出端REF_SW和时钟信号CLK1连接边沿检测电路输入端；边沿检测电路输出端REF_Edge和时钟信号CLK1连接时钟处理电路，生成时钟信号CLK2和CLK3，时钟信号CLK1～CLK3以及信号REF_Edge连接中值检测电路输入端，中值检测电路输出端REF_Mid连接锁存器E端，锁存器输出端为丢失信号LOS。通过设置VLOS电压大小，可实时检测信号丢失情况。
参照图2，本发明所述的时钟电路包括反相器INV1～INV5、电容C1和C2。INV1的输入端连接INV4的输出端以及INV5的输入端，输出连接INV2的输入端以及C1一端，C1另一端连接GND，INV2的输出端连接INV3的输入端，INV3的输出端连接INV4的输入端以及C2一端，C2另一端连接GND，INV5的输出端为时钟信号CLK1。
参照图3，本发明所述的边沿检测电路包括D触发器DFF1～DFF2，2输入异或门XOR1。输入信号REF_SW连接DFF1的D端，输入信号CLK1连接DFF1和DFF2的Clk端，DFF1的Q端连接DFF2的D端以及XOR1的输入端，DFF2的Q端连接XOR1的输入端，XOR1的输出端连接输出信号REF_Edge。
参照图4，本发明所述的时钟处理电路包括带清零端的D触发器DFF1～DFF3和不带清零端的D触发器DFF4，2输入与非门NAND1，3输入与非门NAND2，2输入或非门NOR1～NOR3，3输入或非门NOR4，非门INV1以及2输入异或门XOR1。
输入信号CLK1连接DFF1～DFF4的Clk端。
输入信号REF_Edge连接DFF1～DFF3的CLR端。
DFF1的D端连接NOR2的输出端以及NOR3的输入端，DFF1的Q端连接DFF2的D端、NAND2以及NOR4的输入端，DFF1的Q非端连接NAND1以及NOR1的输入端。
DFF2的Q端连接DFF3的D端、NAND2以及NOR4的输入端，DFF2的Q非端连接NAND1的输入端。
DFF3的Q端连接NAND2、NOR1以及NOR4的输入端。
DFF4的D端连接XOR1的输出端，Q端连接输出信号CLK3。
NAND1的输出端连接XOR1的输入端以及输出信号CLK2。
NOR1的输出端连接XOR1的输入端。
NAND2的输出端连接INV1的输入端。
NOR4的输出端连接NOR3的输入端。
INV1的输出端连接NOR2的输入端。
NOR3的输出端连接NOR2的输入端。
参照图5，本发明所述的信号中值检测电路包括带清零端的D触发器DFF1～DFF14，D锁存器LA1～LA10，反相器INV1～INV3，5输入或非门NOR1～NOR2和4输入与门AND1。
输入信号REF_Edge连接非门INV1的输入端。
INV1的输出端连接INV2的输入端以及DFF3的CLR端。
输入信号CLK1连接INV3的输入端以及DFF2的Clk端。
INV3的输出端连接DFF1和DFF2的Clk端。
DFF1的D端连接INV2的输出端，Q端连接DFF2的D端，Q非端连接LA1～LA10的E端，CLR端连接DFF2的Q端以及DFF3的D端。
DFF2的CLR端连接GND。
DFF3的Q端连接DFF4～DFF14的CLR端。
DFF4的D端连接Q端、DFF5的Clk端以及XOR1的输入端，Clk端连接输入信号CLK2。
DFF5的D端连接Q端、DFF6的Clk端、XOR2的输入端以及LA1的D端。
DFF6的D端连接Q端、DFF7的Clk端、XOR3的输入端以及LA2的D端。
DFF7的D端连接Q端、DFF8的Clk端、XOR4的输入端以及LA3的D端。
DFF8的D端连接Q端、DFF9的Clk端、XOR5的输入端以及LA4的D端。
DFF9的D端连接Q端、DFF10的Clk端、XOR6的输入端以及LA5的D端。
DFF10的D端连接Q端、DFF11的Clk端、XOR7的输入端以及LA6的D端。
DFF11的D端连接Q端、DFF12的Clk端、XOR8的输入端以及LA7的D端。
DFF12的D端连接Q端、DFF13的Clk端、XOR9的输入端以及LA8的D端。
DFF13的D端连接Q端、DFF14的Clk端、XOR10的输入端以及LA9的D端。
DFF14的D端连接Q端、AND1的输入端以及LA10的D端。
LA1的Q端连接XOR1的输入端。
LA2的Q端连接XOR2的输入端。
LA3的Q端连接XOR3的输入端。
LA4的Q端连接XOR4的输入端。
LA5的Q端连接XOR5的输入端。
LA6的Q端连接XOR6的输入端。
LA7的Q端连接XOR7的输入端。
LA8的Q端连接XOR8的输入端。
LA9的Q端连接XOR9的输入端。
LA10的Q端连接XOR10的输入端。
XOR1的输出端连接NOR2的输入端。
XOR2的输出端连接NOR2的输入端。
XOR3的输出端连接NOR2的输入端。
XOR4的输出端连接NOR2的输入端。
XOR5的输出端连接NOR2的输入端。
XOR6的输出端连接NOR1的输入端。
XOR7的输出端连接NOR1的输入端。
XOR8的输出端连接NOR1的输入端。
XOR9的输出端连接NOR1的输入端。
XOR10的输出端连接NOR1的输入端。
NOR1的输出端连接AND1的输入端。
NOR2的输出端连接AND1的输入端。
AND1的输入端连接输入信号CLK3，输入端连接输出信号OUT。
如图6为本发明图1中的部分节点波形图。REF为输入信号，REF_SW为第二比较器的输出信号，REF_Edge为边沿检测电路的输出信号，REF_Mid为中值检测电路的输出信号，REF_Peak为第一比较器的输出信号，LOS为锁存器的输出信号，即信号丢失检测结果。当信号存在丢失时，锁存器输出低电平；当信号正常时，锁存器输出高电平。
Claims (8)
1.一种信号丢失实时检测电路，其特征在于，包括：运算放大器，第一比较器，第二比较器，时钟电路，时钟处理电路，边沿检测电路，信号中值检测电路和锁存器；
信号REF连接运算放大器正相输入端，运算放大器反相输入端连接输出端、第一比较器以及第二比较器正相输入端，得到信号REF_Buf；第二比较器反相输入端连接丢失检测电压VLOS，第二比较器输出端REF_Peak连接锁存器D端；第一比较器反相输入端连接方波转换电压VSC；第一比较器输出端REF_SW和时钟电路CLK1信号端连接边沿检测电路输入端，边沿检测电路输出端REF_Edge和时钟信号CLK1信号端连接时钟处理电路，生成时钟信号CLK2和CLK3；时钟电路CLK1信号端、时钟处理电路CLK2信号端、时钟处理电路CLK3信号端以及边沿检测电路输出端REF_Edge连接中值检测电路输入端，中值检测电路输出端REF_Mid连接锁存器E端，锁存器输出端为丢失信号LOS。
2.根据权利要求1所述的一种信号丢失实时检测电路，其特征在于：所述运算放大器采用两级放大结构。
3.根据权利要求1所述的一种信号丢失实时检测电路，其特征在于：所述第一比较器和第二比较器采用两级开环结构。
4.根据权利要求1所述的一种信号丢失实时检测电路，其特征在于：所述时钟电路包括反相器INV1～INV5、电容C1和C2；
INV1的输入端连接INV4的输出端以及INV5的输入端，输出连接INV2的输入端以及C1一端，C1另一端连接GND，INV2的输出端连接INV3的输入端，INV3的输出端连接INV4的输入端以及C2一端，C2另一端连接GND，INV5的输出端为时钟信号CLK1。
5.根据权利要求1所述的一种信号丢失实时检测电路，其特征在于：所述边沿检测电路包括D触发器DFF1～DFF2，2输入异或门XOR1；
输入信号REF_SW连接DFF1的D端，输入信号CLK1连接DFF1和DFF2的Clk端，DFF1的Q端连接DFF2的D端以及XOR1的输入端，DFF2的Q端连接XOR1的输入端，XOR1的输出端连接输出信号REF_Edge。
6.根据权利要求1所述的一种信号丢失实时检测电路，其特征在于：所述时钟处理电路包括带清零端的D触发器DFF1～DFF3和不带清零端的D触发器DFF4，2输入与非门NAND1，3输入与非门NAND2，2输入或非门NOR1～NOR3，3输入或非门NOR4，非门INV1以及2输入异或门XOR1；
输入信号CLK1连接DFF1～DFF4的Clk端；
输入信号REF_Edge连接DFF1～DFF3的CLR端；
DFF1的D端连接NOR2的输出端以及NOR3的输入端，DFF1的Q端连接DFF2的D端、NAND2以及NOR4的输入端，DFF1的Q非端连接NAND1以及NOR1的输入端；
DFF2的Q端连接DFF3的D端、NAND2以及NOR4的输入端，DFF2的Q非端连接NAND1的输入端；
DFF3的Q端连接NAND2、NOR1以及NOR4的输入端；
DFF4的D端连接XOR1的输出端，Q端连接输出信号CLK3；
NAND1的输出端连接XOR1的输入端以及输出信号CLK2；
NOR1的输出端连接XOR1的输入端；
NAND2的输出端连接INV1的输入端；
NOR4的输出端连接NOR3的输入端；
INV1的输出端连接NOR2的输入端；
NOR3的输出端连接NOR2的输入端。
7.根据权利要求1所述的一种信号丢失实时检测电路，其特征在于：所述信号中值检测电路包括带清零端的D触发器DFF1～DFF14，D锁存器LA1～LA10，反相器INV1～INV3，5输入或非门NOR1～NOR2以及4输入与门AND1；
输入信号REF_Edge连接非门INV1的输入端；
INV1的输出端连接INV2的输入端以及DFF3的CLR端；
输入信号CLK1连接INV3的输入端以及DFF2的Clk端；
INV3的输出端连接DFF1和DFF3的Clk端；
DFF1的D端连接INV2的输出端，Q端连接DFF2的D端，Q非端连接LA1～LA10的E端，CLR端连接DFF2的Q端以及DFF3的D端；
DFF2的CLR端连接GND；
DFF3的Q端连接DFF4～DFF14的CLR端；
DFF4的D端连接Q端、DFF5的Clk端以及XOR1的输入端，Clk端连接输入信号CLK2；
DFF5的D端连接Q端、DFF6的Clk端、XOR2的输入端以及LA1的D端；
DFF6的D端连接Q端、DFF7的Clk端、XOR3的输入端以及LA2的D端；
DFF7的D端连接Q端、DFF8的Clk端、XOR4的输入端以及LA3的D端；
DFF8的D端连接Q端、DFF9的Clk端、XOR5的输入端以及LA4的D端；
DFF9的D端连接Q端、DFF10的Clk端、XOR6的输入端以及LA5的D端；
DFF10的D端连接Q端、DFF11的Clk端、XOR7的输入端以及LA6的D端；
DFF11的D端连接Q端、DFF12的Clk端、XOR8的输入端以及LA7的D端；
DFF12的D端连接Q端、DFF13的Clk端、XOR9的输入端以及LA8的D端；
DFF13的D端连接Q端、DFF14的Clk端、XOR10的输入端以及LA9的D端；
DFF14的D端连接Q端、AND1的输入端以及LA10的D端；
LA1的Q端连接XOR1的输入端；
LA2的Q端连接XOR2的输入端；
LA3的Q端连接XOR3的输入端；
LA4的Q端连接XOR4的输入端；
LA5的Q端连接XOR5的输入端；
LA6的Q端连接XOR6的输入端；
LA7的Q端连接XOR7的输入端；
LA8的Q端连接XOR8的输入端；
LA9的Q端连接XOR9的输入端；
LA10的Q端连接XOR10的输入端；
XOR1的输出端连接NOR2的输入端；
XOR2的输出端连接NOR2的输入端；
XOR3的输出端连接NOR2的输入端；
XOR4的输出端连接NOR2的输入端；
XOR5的输出端连接NOR2的输入端；
XOR6的输出端连接NOR1的输入端；
XOR7的输出端连接NOR1的输入端；
XOR8的输出端连接NOR1的输入端；
XOR9的输出端连接NOR1的输入端；
XOR10的输出端连接NOR1的输入端；
NOR1的输出端连接AND1的输入端；
NOR2的输出端连接AND1的输入端；
AND1的输入端连接输入信号CLK3，输入端连接输出信号OUT。
8.一种信号丢失实时检测方法，其特征在于，该方法采用权利要求1-7任一项所述的信号丢失实时检测电路，该方法为，REF为输入待检测信号，运算放大器不失真地接收输入信号，得到信号REF_Buf；第一比较器用于将信号REF_Buf转换为占空比为50%的方波信号REF_SW，第二比较器用于检测信号REF_Buf幅值是否满足系统要求，得到方波信号REF_Peak；信号REF_SW进入边沿检测电路，得到边沿检测信号REF_Edge，时钟电路和时钟处理电路用于产生时钟信号CLK1～CLK3，输入后级中值检测电路，产生中值信号REF_Mid；最后，信号REF_Peak和REF_Mid进入锁存器得到信号丢失检测结果；当信号存在丢失或低于设定值VLOS时，锁存器输出低电平；当信号未丢失或高于设定值VLOS时，锁存器输出高电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111470575.6A CN114113988B (zh) | 2021-12-03 | 2021-12-03 | 一种信号丢失实时检测电路和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111470575.6A CN114113988B (zh) | 2021-12-03 | 2021-12-03 | 一种信号丢失实时检测电路和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114113988A true CN114113988A (zh) | 2022-03-01 |
| CN114113988B CN114113988B (zh) | 2024-09-03 |
Family
ID=80366656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111470575.6A Active CN114113988B (zh) | 2021-12-03 | 2021-12-03 | 一种信号丢失实时检测电路和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114113988B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114696790A (zh) * | 2022-03-31 | 2022-07-01 | 北京时代民芯科技有限公司 | 一种应用于模拟滤波器工作频率自适应的控制字产生电路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474508A (zh) * | 2003-07-02 | 2004-02-11 | 西安大唐电信有限公司 | 一种低频时钟监测高频时钟脉冲丢失检测电路 |
| CN1505289A (zh) * | 2002-12-03 | 2004-06-16 | 深圳市中兴通讯股份有限公司 | 一种数据信号检测装置 |
| US20060181282A1 (en) * | 2003-06-25 | 2006-08-17 | Koninklije Philips Electronics, N.V. | Method and circuit arrangement for the self-testing of a reference voltage in electronic components |
| CN101359033A (zh) * | 2007-07-03 | 2009-02-04 | 阿尔特拉公司 | 用于可编程逻辑器件的高速串行接口的信号丢失检测器 |
| CN110780190A (zh) * | 2018-07-27 | 2020-02-11 | 恩智浦有限公司 | 具有pvt补偿的信号丢失检测器 |
| CN112305413A (zh) * | 2019-12-17 | 2021-02-02 | 成都华微电子科技有限公司 | 一种参考时钟丢失检测电路与检测方法 |
| CN112345820A (zh) * | 2020-01-07 | 2021-02-09 | 成都华微电子科技有限公司 | 一种高速串行信号丢失检测电路 |
| CN113608111A (zh) * | 2021-06-10 | 2021-11-05 | 苏州瀚宸科技有限公司 | 一种精准检测输入信号幅度的系统 |
-
2021
- 2021-12-03 CN CN202111470575.6A patent/CN114113988B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1505289A (zh) * | 2002-12-03 | 2004-06-16 | 深圳市中兴通讯股份有限公司 | 一种数据信号检测装置 |
| US20060181282A1 (en) * | 2003-06-25 | 2006-08-17 | Koninklije Philips Electronics, N.V. | Method and circuit arrangement for the self-testing of a reference voltage in electronic components |
| CN1474508A (zh) * | 2003-07-02 | 2004-02-11 | 西安大唐电信有限公司 | 一种低频时钟监测高频时钟脉冲丢失检测电路 |
| CN101359033A (zh) * | 2007-07-03 | 2009-02-04 | 阿尔特拉公司 | 用于可编程逻辑器件的高速串行接口的信号丢失检测器 |
| CN110780190A (zh) * | 2018-07-27 | 2020-02-11 | 恩智浦有限公司 | 具有pvt补偿的信号丢失检测器 |
| CN112305413A (zh) * | 2019-12-17 | 2021-02-02 | 成都华微电子科技有限公司 | 一种参考时钟丢失检测电路与检测方法 |
| CN112345820A (zh) * | 2020-01-07 | 2021-02-09 | 成都华微电子科技有限公司 | 一种高速串行信号丢失检测电路 |
| CN113608111A (zh) * | 2021-06-10 | 2021-11-05 | 苏州瀚宸科技有限公司 | 一种精准检测输入信号幅度的系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114696790A (zh) * | 2022-03-31 | 2022-07-01 | 北京时代民芯科技有限公司 | 一种应用于模拟滤波器工作频率自适应的控制字产生电路 |
| CN114696790B (zh) * | 2022-03-31 | 2023-08-29 | 北京时代民芯科技有限公司 | 一种应用于模拟滤波器工作频率自适应的控制字产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114113988B (zh) | 2024-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110389678B (zh) | 并行检测触控装置及其运作方法 | |
| US10367478B2 (en) | Window function processing module | |
| CN114113988B (zh) | 一种信号丢失实时检测电路和方法 | |
| CN103675421A (zh) | 一种电源毛刺信号检测电路及检测方法 | |
| CN101673954A (zh) | 发电并网中电网电压相位检测的锁相环电路及锁相方法 | |
| CN101498747A (zh) | 一种波峰波谷检测方法和电路 | |
| CN211652975U (zh) | 一种电压采样电路及电子装置 | |
| CN216210570U (zh) | 一种低温漂的有效值转换电路 | |
| CN208459549U (zh) | 一种基于比较器的侦测装置 | |
| CN209784429U (zh) | 信号检测装置 | |
| CN104811181A (zh) | 一种带有输入偏置和有源滤波的电流电压转换电路及方法 | |
| TWI761162B (zh) | 訊號處理電路 | |
| CN211296688U (zh) | 一种单路信号回波处理电路 | |
| CN117990982B (zh) | 一种基于触发器的同频信号相位测量电路、芯片及装置 | |
| CN115389811A (zh) | 一种过零点检测电路 | |
| CN220438448U (zh) | 一种集分压、有源滤波和保护一体的差分高电压采样电路 | |
| CN215839116U (zh) | 脑电信号采集终端 | |
| CN110850146A (zh) | 一种变压整流器输出脉动电压采集电路 | |
| CN221803901U (zh) | 一种超声波脉冲发射接收电路 | |
| CN111669879B (zh) | 一种高效pwm调光信号检测电路及其实现方法 | |
| CN220084961U (zh) | 电压信号限幅判断装置 | |
| CN221765582U (zh) | 电压频率检测电路、电压检测装置 | |
| CN217212899U (zh) | 一种变频器电流准位检测保护电路 | |
| CN219307736U (zh) | D/a控制模块及膀胱治疗仪 | |
| CN1909428A (zh) | 增强数据速率的gsm演进系统中驻波比告警检测装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |