CN114091403A - 一种仿真模拟方法以及装置 - Google Patents

一种仿真模拟方法以及装置 Download PDF

Info

Publication number
CN114091403A
CN114091403A CN202111469568.4A CN202111469568A CN114091403A CN 114091403 A CN114091403 A CN 114091403A CN 202111469568 A CN202111469568 A CN 202111469568A CN 114091403 A CN114091403 A CN 114091403A
Authority
CN
China
Prior art keywords
grid
model
encryption parameters
port
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111469568.4A
Other languages
English (en)
Other versions
CN114091403B (zh
Inventor
蒋历国
代文亮
曹秉万
凌峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core And Semiconductor Technology Shanghai Co ltd
Original Assignee
Core And Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core And Semiconductor Technology Shanghai Co ltd filed Critical Core And Semiconductor Technology Shanghai Co ltd
Priority to CN202111469568.4A priority Critical patent/CN114091403B/zh
Publication of CN114091403A publication Critical patent/CN114091403A/zh
Application granted granted Critical
Publication of CN114091403B publication Critical patent/CN114091403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及电子自动化技术领域，特别是涉及一种仿真模拟方法以及装置，所述仿真模拟方法包括以下步骤：构建模型，对构建出的模型进行分类；根据模型的不同类型构建网格加密参数；根据所述网格加密参数生成模型初始网格；对具有初始网格的模型进行计算求解。本发明提供的仿真模拟方法通过对模型进行分类，根据模型的不同类型构建网格加密参数，根据构建出的参数生成初始网格，随后进行模型的计算求解。本发明的方法区别于常规根据求解器的反馈进行网格构建的方案，网格生成的时间短，且网格质量好，提高了运算速度。

Description

一种仿真模拟方法以及装置
技术领域
本发明涉及电子自动化技术领域，特别是涉及一种仿真模拟方法以及装置。
背景技术
电子设计自动化(Electronic design automation，EDA)是指利用计算机辅助设计(CAD)软件，来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。
EDA设计的一个重要流程是仿真验证。对于电磁元件，除了功能验证以外，电磁仿真也是重要工作，可以通过模拟元器件工作过程中受到的电磁影响，评估元器件以及整体电路的可靠性。
EDA仿真中，前处理的一个核心环节是网格划分。一般而言，稠密的网格具有更高的求解精度，但同时也会带来更高的求解复杂度，所以需要对仿真模型合适的位置进行网络加密处理。现有的网格加密方式完全基于求解器的反馈，而计算和求解又是整个仿真过程中最为耗时的部分，导致网格加密的过程非常耗时。
发明内容
基于此，有必要针对上述的问题，提供一种仿真模拟方法以及装置。
本发明实施例是这样实现的，一种仿真模拟方法，所述仿真模拟方法包括以下步骤：
构建模型，对构建出的模型进行分类；
根据模型的不同类型构建网格加密参数；
根据所述网格加密参数生成模型初始网格；
对具有初始网格的模型进行计算求解。
在其中一个实施例中，本发明提供了一种仿真模拟装置，所述仿真模拟装置包括：
构建分类模块，用于构建模型，对构建出的模型进行分类；
加密参数设置模块，用于根据模型的不同类型构建网格加密参数；
网格生成模块，用于根据所述网格加密参数生成模型初始网格；
求解模块，用于对具有初始网格的模型进行计算求解。
本发明提供的仿真模拟方法通过对模型进行分类，根据模型的不同类型构建网格加密参数，根据构建出的参数生成初始网格，随后进行模型的计算求解。本发明的方法区别于常规根据求解器的反馈进行网格构建的方案，网格生成的时间短，且网格质量好，提高了运算速度。
附图说明
图1为一个实施例中仿真模拟方法的流程图；
图2为一个实施例中对构建信号net加密参数的流程图；
图3为一个实施例中对具有初始网格的模型进行计算求解的流程图；
图4为一个实施例中仿真模拟装置的结构框图；
图5为针对trace以及与trace同层的器件加密的效果图；
图6为针对trace、trace不同层gnd金属和port加密的效果图；
图7为一个实施例中计算机设备的内部结构框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但除非特别说明，这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本发明的范围的情况下，可以将第一xx脚本称为第二xx脚本，且类似地，可将第二xx脚本称为第一xx脚本。
如图1所示，在一个实施例中，提出了一种仿真模拟方法，具体可以包括以下步骤：
步骤S102，构建模型，对构建出的模型进行分类。
在本发明实施例中，对于模型的构建过程不作具体说明，本发明主要在于模型构建之后网格的划分方法的改进。对模型进行分类，目的在于根据模型所属的类型采用对应的网格加密方式，简化了网格加密参数的确定过程。
步骤S104，根据模型的不同类型构建网格加密参数。
在本发明实施例中，网格加密参数的构建由模型所属的类型确定，可以简化网格参数的确定过程。
步骤S106，根据所述网格加密参数生成模型初始网格。
在本发明实施例中，根据网格加密参数生成模型的初始网格，网格的生成是利用相关有限元分析软件实现。
步骤S108，对具有初始网格的模型进行计算求解。
在本发明实施例中，根据网格加密参数生成初始网格后即可用于计算求解，该方法适用于一般的常规器件。应用本发明的方法，无需要借助求解器的反馈，也即无需多次调整或者重新生成网格，减少了网格划分的时间，减少了仿真模拟耗时。
本发明提供的仿真模拟方法通过对模型进行分类，根据模型的不同类型构建网格加密参数，根据构建出的参数生成初始网格，随后进行模型的计算求解。本发明的方法区别于常规根据求解器的反馈进行网格构建的方案，网格生成的时间短，且网格质量好，提高了运算速度。
在本发明一个实施例中，所述对构建出的模型进行分类，具体包括以下步骤：
根据模型的基本属性，将模型进行分类，模型类型包括信号net、trace以及port。
在本发明实施例中，根据模型的基本属性将其进行分类，基本属性主要是模型的电磁特性以及在PCB板中的作用等。模型类型包括但不限于信号net、trace以及port等，由于这三类器件较为常用且结构较为简单，较为容易应用本发明的方法。
在本发明一个实施例中，对于trace类型，其加密参数如下：
Figure BDA0003391063250000041
其中：m为网格尺寸；w为trace宽度；h为trace高度。
在本发明实施例中，网格的尺寸参数由器件的尺寸确定。
在本发明一个实施例中，port类型具体包括lumped port和环形port两类；对于lumped port，其加密参数如下：
Figure BDA0003391063250000042
对于环形port，其加密参数如下：
m＝(r2-r1)/2
其中：m为网格尺寸；w为port宽度；h为port高度；r1为环形port内径；r2为环形port外径。
在本发明一个实施例中，对于信号net类型，其加密参数如下：
Figure BDA0003391063250000043
其中：m1为trace上方任意一点h处的网格尺寸；M为trace本身的网格尺寸；H1为trace所在层的高度；H2为trace与上层金属的距离。
在本发明实施例中，需要说明的是，m1是在trace网格尺寸的基础上确定出来的，两者过渡模拟出来一个符合电磁效应的网格密度场。
如图2所示，在本发明一个实施例中，对于信号net类型，其加密参数的设置具体包括以下步骤：
步骤S202，基于电磁效应，对信号net同层部分设置加密参数。
步骤S204，基于电磁效应，对信号net跨层部分设置加密参数。
在本发明实施例中，对于信号net模型，还包括对跨层部分以及同层部分的网格参数的构建，同时还包括上下两个方向；由于同层与跨层在原理上相近，且在不同方向上的加密逻辑是相同的，故本发明主要以信号net在上层方向的网格加密参数的构建方法为例进行说明，实验结果如图5、6所示，可见过渡区域网格致密且均匀。非过渡区别网格较稀疏，数据量较小。
如图3所示，在本发明一个实施例中，所述对具有初始网格的模型进行计算求解，具体包括以下步骤：
步骤S302，根据初始网格对模型进行计算求解。
步骤S304，根据求解器的反馈调整所述初始网格。
步骤S306，对网格调整后的模型进行再次计算求解。
在本发明实施例中，对于较为复杂的器件，在利用本发明前述实施例生成初始网格的基础上，还可以结合求解器的反馈，对初始网格进行调整或者二次生成，以适用复杂器件，这种方式与现有技术单纯借助求解器的反馈生成网格相比，同时具有减少耗时的优势。
如图4所示，本发明实施例还提供了一种仿真模拟装置，所述仿真模拟装置包括：
构建分类模块401，用于构建模型，对构建出的模型进行分类；
加密参数设置模块402，用于根据模型的不同类型构建网格加密参数；
网格生成模块403，用于根据所述网格加密参数生成模型初始网格；
求解模块404，用于对具有初始网格的模型进行计算求解。
在本发明实施例中，对于上述各个模块的具体工作作用说明可以参考本发明关于仿真模拟方法部分的说明，本发明实施例对此不再赘述。
图7示出了一个实施例中计算机设备的内部结构图。如图7所示，该计算机设备包括该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、输入装置和显示屏。其中，存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统，还可存储有计算机程序，该计算机程序被处理器执行时，可使得处理器实现本发明实施例提供的仿真模拟方法。该内存储器中也可储存有计算机程序，该计算机程序被处理器执行时，可使得处理器执行本发明实施例提供的仿真模拟方法。计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图7中示出的结构，仅仅是与本发明方案相关的部分结构的框图，并不构成对本发明方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，本发明实施例提供的仿真模拟装置可以实现为一种计算机程序的形式，计算机程序可在如图7所示的计算机设备上运行。计算机设备的存储器中可存储组成该仿真模拟装置的各个程序模块，比如，图7所示的构建分类模块、加密参数设置模块、网格生成模块和求解模块。各个程序模块构成的计算机程序使得处理器执行本说明书中描述的本发明各个实施例的仿真模拟方法中的步骤。
例如，图7所示的计算机设备可以通过如图4所示的仿真模拟装置中的构建分类模块执行步骤S102；计算机设备可通过加密参数设置模块执行步骤S104；计算机设备可通过网格生成模块执行步骤S106；计算机设备可通过求解模块执行步骤S108。
在一个实施例中，提出了一种计算机设备，所述计算机设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
构建模型，对构建出的模型进行分类；
根据模型的不同类型构建网格加密参数；
根据所述网格加密参数生成模型初始网格；
对具有初始网格的模型进行计算求解。
在一个实施例中，提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，使得处理器执行以下步骤：
构建模型，对构建出的模型进行分类；
根据模型的不同类型构建网格加密参数；
根据所述网格加密参数生成模型初始网格；
对具有初始网格的模型进行计算求解。
应该理解的是，虽然本发明各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种仿真模拟方法，其特征在于，所述仿真模拟方法包括以下步骤：
构建模型，对构建出的模型进行分类；
根据模型的不同类型构建网格加密参数；
根据所述网格加密参数生成模型初始网格；
对具有初始网格的模型进行计算求解。
2.根据权利要求1所述的网格加密方法，其特征在于，所述对构建出的模型进行分类，具体包括以下步骤：
根据模型的基本属性，将模型进行分类，模型类型包括信号net、trace以及port。
3.根据权利要求2所述的仿真模拟方法，其特征在于，对于trace类型，其加密参数如下：
Figure FDA0003391063240000011
其中：m为网格尺寸；w为trace宽度；h为trace高度。
4.根据权利要求2所述的仿真模拟方法，其特征在于，port类型具体包括lumped port和环形port两类；
对于lumped port，其加密参数如下：
Figure FDA0003391063240000012
对于环形port，其加密参数如下：
m＝(r2-r1)/2
其中：m为网格尺寸；w为port宽度；h为port高度；r1为环形port内径；r2为环形port外径。
5.根据权利要求3所述的仿真模拟方法，其特征在于，对于信号net类型，其加密参数如下：
Figure FDA0003391063240000021
其中：m1为trace上方任意一点h处的网格尺寸；M为trace本身的网格尺寸；H1为trace所在层的高度；H2为trace与上层金属的距离。
6.根据权利要求5所述的仿真模拟方法，其特征在于，对于信号net类型，其加密参数的设置具体包括以下步骤：
基于电磁效应，对信号net同层部分设置加密参数；
基于电磁效应，对信号net跨层部分设置加密参数。
7.根据权利要求1所述的仿真模拟方法，其特征在于，所述对具有初始网格的模型进行计算求解，具体包括以下步骤：
根据初始网格对模型进行计算求解；
根据求解器的反馈调整所述初始网格；
对网格调整后的模型进行再次计算求解。
8.一种仿真模拟装置，其特征在于，所述仿真模拟装置包括：
构建分类模块，用于构建模型，对构建出的模型进行分类；
加密参数设置模块，用于根据模型的不同类型构建网格加密参数；
网格生成模块，用于根据所述网格加密参数生成模型初始网格；
求解模块，用于对具有初始网格的模型进行计算求解。
CN202111469568.4A 2021-12-03 2021-12-03 一种芯片仿真模拟方法以及装置 Active CN114091403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111469568.4A CN114091403B (zh) 2021-12-03 2021-12-03 一种芯片仿真模拟方法以及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111469568.4A CN114091403B (zh) 2021-12-03 2021-12-03 一种芯片仿真模拟方法以及装置

Publications (2)

Publication Number Publication Date
CN114091403A true CN114091403A (zh) 2022-02-25
CN114091403B CN114091403B (zh) 2024-08-13

Family

ID=80306468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111469568.4A Active CN114091403B (zh) 2021-12-03 2021-12-03 一种芯片仿真模拟方法以及装置

Country Status (1)

Country Link
CN (1) CN114091403B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100190342A1 (en) * 2009-01-28 2010-07-29 Toshiya Kotani Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
CN111125949A (zh) * 2019-12-06 2020-05-08 北京科技大学 一种有限元分析的大规模并行网格划分系统及方法
CN111753370A (zh) * 2020-06-03 2020-10-09 智慧航海（青岛）科技有限公司 一种基于虚拟仿真平台的船舶摇荡运动的试验方法
US20210063186A1 (en) * 2018-12-28 2021-03-04 Beijing Didi Infinity Technology And Development Co., Ltd. System and method for rendering an object
CN113609815A (zh) * 2021-09-16 2021-11-05 芯和半导体科技(上海)有限公司 一种电路仿真优化方法、装置、计算机设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100190342A1 (en) * 2009-01-28 2010-07-29 Toshiya Kotani Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
US20210063186A1 (en) * 2018-12-28 2021-03-04 Beijing Didi Infinity Technology And Development Co., Ltd. System and method for rendering an object
CN111125949A (zh) * 2019-12-06 2020-05-08 北京科技大学 一种有限元分析的大规模并行网格划分系统及方法
CN111753370A (zh) * 2020-06-03 2020-10-09 智慧航海（青岛）科技有限公司 一种基于虚拟仿真平台的船舶摇荡运动的试验方法
CN113609815A (zh) * 2021-09-16 2021-11-05 芯和半导体科技(上海)有限公司 一种电路仿真优化方法、装置、计算机设备及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAOJUN ZHANG 等: "Key-Leakage Resilient Encrypted Data Aggregation With Lightweight Verification in Fog-Assisted Smart Grids", 《IEEE INTERNET OF THINGS JOURNAL》, vol. 8, no. 10, 31 May 2021 (2021-05-31), pages 8234 - 8245, XP011853261, DOI: 10.1109/JIOT.2020.3047958 *
曹秉万 等: "面向混合曲面模型的自动拓扑生成算法", 《浙江大学学报（工学版）》, vol. 48, no. 5, 31 May 2014 (2014-05-31), pages 923 - 933 *

Also Published As

Publication number Publication date
CN114091403B (zh) 2024-08-13

Similar Documents

Publication Publication Date Title
Huang et al. Machine learning for electronic design automation: A survey
US11017149B2 (en) Machine-learning design enablement platform
US10614186B2 (en) Apparatus for predicting yield of semiconductor integrated circuit and method for manufacturing semiconductor device using the same
US20190325092A1 (en) Machine learning based post route path delay estimator from synthesis netlist
US8019578B2 (en) Simulation method of electromagnetic field and circuit analysis on first and second targets coupled together by a circuit element simulation apparatus, and computer-readable medium storing simulation program for performing the method
JP2023522567A (ja) ニューラルネットワークを使った集積回路配置の生成
US10180996B2 (en) Multi-component computational fluid dynamics simulations
US20220215152A1 (en) Generation of layout including power delivery network
JP2006031510A (ja) ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム
US20140129998A1 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
US9477806B2 (en) System-level analysis with transactions from protocol probes
CN114398711A (zh) 一种混凝土重力坝cae集成分析方法、装置和电子设备
Odetola et al. 2l-3w: 2-level 3-way hardware-software co-verification for the mapping of deep learning architecture (dla) onto fpga boards
US11694016B2 (en) Fast topology bus router for interconnect planning
US20210374314A1 (en) Engineering Change Order Scenario Compression by Applying Hybrid of Live and Static Timing Views
US11022634B1 (en) Rail block context generation for block-level rail voltage drop analysis
CN113821877A (zh) 面向高超声速气动热数值模拟的区域分解计算方法和装置
US20240169135A1 (en) Reinforcement learning (rl) based chip design optimization using trained graph convolutional networks (gcn) for ultra-fast cost function calculation
US10896283B1 (en) Noise-based optimization for integrated circuit design
CN114091403B (zh) 一种芯片仿真模拟方法以及装置
US10706193B1 (en) Computer processing during simulation of a circuit design
CN116227304A (zh) 一种多尺度耦合模型的仿真方法、装置、设备及存储介质
US11829698B2 (en) Guided power grid augmentation system and method
US11847396B1 (en) Integrated circuit design using multi-bit combinational cells
US11120184B2 (en) Satisfiability sweeping for synthesis

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201210 room 01, floor 4, No. 5, Lane 60, Naxian Road, Pudong New Area, Shanghai

Applicant after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: 201210 room 01, floor 4, No. 5, Lane 60, Naxian Road, Pudong New Area, Shanghai

Applicant before: Core and semiconductor technology (Shanghai) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant