CN114089908A - 非易失性存储器及其操作方法 - Google Patents

非易失性存储器及其操作方法 Download PDF

Info

Publication number
CN114089908A
CN114089908A CN202010857889.0A CN202010857889A CN114089908A CN 114089908 A CN114089908 A CN 114089908A CN 202010857889 A CN202010857889 A CN 202010857889A CN 114089908 A CN114089908 A CN 114089908A
Authority
CN
China
Prior art keywords
erasing
erase
erase operation
user
bad block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010857889.0A
Other languages
English (en)
Inventor
陈敏怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN202010857889.0A priority Critical patent/CN114089908A/zh
Priority to US16/952,125 priority patent/US20220059170A1/en
Publication of CN114089908A publication Critical patent/CN114089908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种非易失性存储器，包括：多个用户数据存储块，用于存储用户数据；用户设定存储块，用于存储坏块地址列表；以及控制器，用于执行：根据外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作；响应于所述第一次擦除操作为失败，对所述多个用户数据存储块的所述其中一者执行第二次擦除操作；响应于所述第二次擦除操作为失败，将所述多个用户数据存储块的所述其中一者标记为坏块；以及根据所述坏块更新所述用户设定存储块中存储的坏块信息。还提供一种非易失性存储器的操作方法。

Description

非易失性存储器及其操作方法
技术领域
本揭示涉及存储器技术领域，特别是涉及一种非易失性存储器及其操作方法。
背景技术
NAND闪存(NAND flash memory)是一种非易失性存储器。NAND闪存在出厂前会检查坏块(bad block)，并根据坏块的地址产生坏块地址列表(bad block address table)，将坏块地址列表存储于只读存储器(Read Only Memory，ROM)中。
现有技术中，坏块信息的更新是由后台进行，坏块信息的更新并不及时。因此需要对现有技术的问题提出解决方法。
发明内容
本揭示的目的在于提供一种非易失性存储器及其操作方法，其能解决坏块信息更新不及时的技术问题。
为解决上述问题，本揭示提供的一种非易失性存储器包括：多个用户数据存储块，用于存储用户数据；用户设定存储块，用于存储坏块地址列表及所述非易失性存储器的出厂设定；以及控制器，用于执行：根据外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作；验证所述第一次擦除操作；响应于所述第一次擦除操作为成功，所述控制器结束擦除工作；响应于所述第一次擦除操作为失败，对所述多个用户数据存储块的所述其中一者执行第二次擦除操作；验证所述第二次擦除操作；响应于所述第二次擦除操作为成功，所述控制器结束擦除工作；响应于所述第二次擦除操作为失败，将所述多个用户数据存储块的所述其中一者标记为坏块；以及根据所述坏块更新所述用户设定存储块中存储的坏块地址列表。
于一实施例中，所述非易失性存储器进一步包括页缓冲器；根据所述坏块更新所述用户设定存储块中存储的坏块地址列表包括：从所述用户设定存储块中读取坏块地址列表，并将所述坏块地址列表载入所述页缓冲器；将所述坏块的地址写入所述页缓冲器中的坏块地址列表；以及根据所述页缓冲器的所述坏块地址列表编程所述用户设定存储块。
于一实施例中，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压与所述多次第一擦除动作对应的擦除电压相同。
于一实施例中，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；所述第二次擦除操作包括多次第二擦除动作，第一次第二擦除动作对应的擦除电压等于或高于最后一次第一擦除动作对应的擦除电压，且所述多次第二擦除动作对应的擦除电压依序增加。
于一实施例中，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压为最大允许擦除电压。
于一实施例中，所述外部指令由用户产生。
于一实施例中，用户通过改变所述用户设定存储块的保护码控制对所述用户设定存储块的写保护。
为解决上述问题，本揭示提供的一种非易失性存储器的操作方法中，所述非易失性存储器包括多个用户数据存储块及用户设定存储块，所述非易失性存储器的操作方法包括：接收外部指令；根据所述外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作；验证所述第一次擦除操作；响应于所述第一次擦除操作为成功，结束所述非易失性存储器的操作方法；响应于所述第一次擦除操作为失败，对所述多个用户数据存储块的所述其中一者执行第二次擦除操作；验证所述第二次擦除操作；响应于所述第二次擦除操作为成功，结束所述非易失性存储器的操作方法；响应于所述第二次擦除操作为失败，将所述多个用户数据存储块的所述其中一者标记为坏块；以及根据所述坏块更新所述用户设定存储块中存储的坏块地址列表。
于一实施例中，根据所述坏块更新所述用户设定存储块中存储的坏块地址列表的步骤包括：从所述用户设定存储块读取坏块地址列表，并将所述坏块地址列表载入所述非易失性存储器的页缓冲器；将所述坏块的地址写入所述页缓冲器中的坏块地址列表；以及根据所述页缓冲器的所述坏块地址列表编程所述用户设定存储块。
于一实施例中，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压与所述多次第一擦除动作对应的擦除电压相同。
于一实施例中，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；所述第二次擦除操作包括多次第二擦除动作，第一次第二擦除动作对应的擦除电压等于或高于最后一次第一擦除动作对应的擦除电压，且所述多次第二擦除动作对应的擦除电压依序增加。
于一实施例中，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压为最大允许擦除电压。
于一实施例中，所述外部指令由用户产生。
于一实施例中，用户通过改变所述用户设定存储块的保护码控制对所述用户设定存储块的写保护。
相较于现有技术，本揭示之非易失性存储器及其操作方法中，在第一次擦除操作失败之后，所述控制器自动触发第二次擦除操作，当第二次擦除操作失败之后，确定被擦除的块是坏块，将被擦除的块标记为坏块，并将所述坏块的地址存储在所述用户设定存储块中的坏块地址列表以更新坏块信息。这样，在执行用户的擦除指令时，能够及时发现坏块并更新坏块信息。
为让本揭示的上述内容能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1显示根据本揭示一实施例之非易失性存储器的功能框图。
图2显示图1中存储器阵列的示意图。
图3显示根据本揭示一实施例之第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图。
图4显示根据本揭示另一实施例之第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图。
图5显示根据本揭示又一实施例之第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图。
图6显示根据本揭示一实施例之非易失性存储器的操作方法流程图。
图7显示图6中操作S612的详细流程图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本揭示可用以实施的特定实施例。
请参阅图1以及图2，图1显示根据本揭示一实施例之非易失性存储器10以及电子装置20的功能框图，图2显示图1中存储器阵列102的示意图。所述非易失性存储器10是所述电子装置20的内置或外接存储设备。
所述非易失性存储器10电性耦接至所述电子装置20。所述非易失性存储器10可以与至所述电子装置20进行双向数据通信。所述非易失性存储器10例如是U盘、移动硬盘、存储卡等。所述电子装置20是用户的设备，例如手机、平板、笔记本、相机等。
所述非易失性存储器10包括存储器阵列102、控制器104、地址电路106、写入电路108、输入/输出电路110、页缓冲器(page buffer)112，感测电路(sense amplifier)122、行解码电路118、以及列解码电路120。
如图2所示，所述存储器阵列102包括多个块，每个块包括多个页，每个页包括多个存储单元，每个存储单元对应一个或多个位(bit)。所述多个块包括多个用户数据存储块1021及至少一用户设定存储块1022。所述多个用户数据存储块1021用于存储用户数据。所述用户设定存储块1022用于存储坏块信息(坏块地址列表)，所述非易失性存储器10的出厂设定，以及其他用户设定，例如开机bios信息设定。所述非易失性存储器10可以还包括只读存储器，也存储了出厂设定。
所述控制器104用于解码所述电子装置20通过控制总线114所传送之指令，执行所述电子装置20之指令及/或存取所述存储器阵列102。所述指令用于对所述存储器阵列102执行操作，所述操作至少包括读取操作、写入操作、擦除操作以及其他操作等。
所述控制器104中运行有闪存转换层(Flash Translation Layer，FTL)，所述闪存转换层用于管理用户数据存储块。此外，所述闪存转换层还用于执行逻辑-物理地址转换、损耗均衡(wear-leveling)以及垃圾回收(garbage collection)等。更明确地说，所述闪存转换层将来自所述电子装置20的逻辑地址转换为物理地址及/或将来自所述电子装置20的指令转换为操作要求。
所述地址电路106用于锁存来自于所述输入/输出电路110的地址信号，并解码所述地址信号以存取所述存储器阵列102。所述电子装置20通过数据总线116将所述地址信号传送至所述输入/输出电路110。行解码电路118基于地址信号选择字线，列解码电路120基于地址信号选择位线。
所述写入电路108用于对所述存储器阵列102执行写操作。所述感测电路122用于对所述存储器阵列102执行读操作。
所述页缓冲器112用于存储从所述存储器阵列102读出的数据，以及存储将要写入存储器阵列102的数据。图1仅为提供对非易失性存储器10的特征的基本理解，简化了非易失性存储器10的电路配置与组成，并非用于限制本揭示。
现有技术中，在用户不使用非易失性存储器10时，控制器104逐一检测每个块1020，找到坏块，更新坏块信息，更明确地说，在用户使用非易失性存储器10时无法更新坏块信息。本揭示之非易失性存储器，在执行用户指令失败时再次执行用户指令，如果依然失败，则认定这个块为坏块，更新坏块信息，以下将解释通过执行指令来更新坏块信息的过程。
请参阅图1及图2，所述控制器104接收外部指令并根据所述外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作。所述外部指令由用户产生，本揭示之非易失性存储器通过执行所述外部指令可以自动更新坏块信息。于本实施例中，所述外部指令可以但不限于为擦除指令。
所述控制器104验证所述第一次擦除操作。更明确地说，所述控制器104验证所述第一次擦除操作是否成功。具体地，通过验证操作确定被擦除的块中的擦除失败的存储单元的数量，如果擦除失败的存储单元的数量小于阈值数量，则认为擦除操作成功。
响应于所述第一次擦除操作为成功，所述控制器104结束擦除工作。当所述第一次擦除操作为成功时，代表被擦除的块不是坏块，因此不需要自动更新坏块地址列表。
响应于所述第一次擦除操作为失败，所述控制器104对所述多个用户数据存储块的所述其中一者执行第二次擦除操作。当所述第一次擦除操作为失败时，代表被擦除的块有可能是坏块。本揭示的特点在于对第一次擦除操作失败的块自动触发以执行第二次擦除操作，藉此确认被擦除的块是否为坏块。可选地，第二次擦除操作的验证中使用的阈值数量小于第一次擦除操作的验证中使用的阈值数量。或者，第二次擦除操作的验证中使用的阈值数量为0，即被擦除的块中擦除失败的存储单元的数量为0时才认为第二次擦除操作成功。
所述控制器104验证所述第二次擦除操作。更明确地说，所述控制器104验证所述第二次擦除操作是否成功。
响应于所述第二次擦除操作为成功，所述控制器104结束擦除工作。当所述第二次擦除操作为成功时，代表被擦除的块不是坏块，因此不需要自动更新坏块地址列表。
响应于所述第二次擦除操作为失败，所述控制器104将所述多个用户数据存储块的所述其中一者标记为坏块。当所述第二次擦除操作为失败时，代表被擦除的块确定是坏块，因此将被擦除的块标记为坏块。
所述控制器104根据所述坏块更新所述用户设定存储块中存储的坏块地址列表。更明确地说，所述控制器104从所述用户设定存储块中读取坏块地址列表，并将所述坏块地址列表载入所述页缓冲器112。接着，所述控制器104将所述坏块的地址写入所述页缓冲器112中的坏块地址列表。最后，所述控制器104根据所述页缓冲器的所述坏块地址列表编程所述用户设定存储块。
要说明的是，用户可以改变所述用户设定存储块的保护码(protection code)。更明确地说，用户可以通过改变所述用户设定存储块的保护码来致能(enable)或禁能(disable)对所述用户设定存储块的写保护。
本揭示之非易失性存储器10在第一次擦除操作失败之后，所述控制器104自动触发第二次擦除操作，当第二次擦除操作失败之后，确定被擦除的块是坏块，将被擦除的块标记为坏块，并将所述坏块的地址存储在所述用户设定存储块中的坏块地址列表以更新坏块地址列表。
请参阅图3，图3显示根据本揭示一实施例之第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图。
如图3所示，所述第一次擦除操作包括多次第一擦除动作(图中显示10次第一擦除动作)，所述多次第一擦除动作对应的擦除电压依序增加。更明确地说，第二次第一擦除动作对应的擦除电压高于第一次第一擦除动作对应的擦除电压，第三次第一擦除动作对应的擦除电压高于第二次第一擦除动作对应的擦除电压，依此类推。
当所述第一次擦除操作为失败时(即10次第一擦除动作都失败时)，所述第二次擦除操作被自动触发。所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压与所述多次第一擦除动作对应的擦除电压相同。更明确地说，第一次第一擦除动作对应的擦除电压与第一次第二擦除动作对应的擦除电压相同，第二次第一擦除动作对应的擦除电压与第二次第二擦除动作对应的擦除电压相同，依此类推。因此，所述多次第二擦除动作对应的擦除电压也为依序增加。
请参阅图4，图4显示根据本揭示另一实施例之第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图。
如图4所示，所述第一次擦除操作包括多次第一擦除动作(图中显示10次第一擦除动作)，所述多次第一擦除动作对应的擦除电压依序增加。更明确地说，第二次第一擦除动作对应的擦除电压大于第一次第一擦除动作对应的擦除电压，第三次第一擦除动作对应的擦除电压大于第二次第一擦除动作对应的擦除电压，依此类推。
当所述第一次擦除操作为失败时(即10次第一擦除动作都失败时)，所述第二次擦除操作被自动触发。所述第二次擦除操作包括多次第二擦除动作，第一次第二擦除动作对应的擦除电压等于或高于最后一次第一擦除动作对应的擦除电压，且所述多次第二擦除动作对应的擦除电压依序增加。更明确地说，第一次第二擦除动作对应的擦除电压等于或高于最后一次第一擦除动作对应的擦除电压，第二次第二擦除动作对应的擦除电压高于第一次第二擦除动作对应的擦除电压，第三次第二擦除动作对应的擦除电压大于第二次第二擦除动作对应的擦除电压，依此类推。
要说明的是，当所述第二擦除动作的其中一者对应的擦除电压达到最大允许擦除电压时，后续第二擦除动作对应的擦除电压不再增加并保持为所述最大允许擦除电压。
请参阅图5，图5显示根据本揭示又一实施例之第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图。
如图5所示，所述第一次擦除操作包括多次第一擦除动作(图中显示10次第一擦除动作)，所述多次第一擦除动作对应的擦除电压依序增加。更明确地说，第二次第一擦除动作对应的擦除电压大于第一次第一擦除动作对应的擦除电压，第三次第一擦除动作对应的擦除电压大于第二次第一擦除动作对应的擦除电压，依此类推。
当所述第一次擦除操作为失败时(即10次第一擦除动作都失败时)，所述第二次擦除操作被自动触发。所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压为最大允许擦除电压。更明确地说，所有第二擦除动作对应的擦除电压都为最大允许擦除电压。
请参阅图6，图6显示根据本揭示一实施例之非易失性存储器的操作方法流程图。
所述非易失性存储器包括多个用户数据存储块及用户设定存储块。所述非易失性存储器的操作方法包括下列操作。
操作S600中，接收外部指令。
所述外部指令由用户产生，本揭示之非易失性存储器的操作方法通过执行所述外部指令可以自动更新坏块地址列表。于本实施例中，所述外部指令可以但不限于为擦除指令。
操作S602中，根据所述外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作。
操作S604中，验证所述第一次擦除操作是否成功。当所述第一次擦除操作验证成功，执行操作S614。当所述第一次擦除操作验证失败，执行操作S606。
当所述第一次擦除操作为成功时，代表被擦除的块不是坏块，因此不需要自动更新坏块地址列表。当所述第一次擦除操作为失败时，代表被擦除的块有可能是坏块。
本揭示的特点在于对第一次擦除操作失败的块自动触发以执行第二次擦除操作，藉此确认被擦除的块是否为坏块。
操作S606中，对所述多个用户数据存储块的所述其中一者执行第二次擦除操作。
操作S608中，验证所述第二次擦除操作是否成功。当所述第二次擦除操作验证成功，执行操作S614。当所述第二次擦除操作验证失败，执行操作S610。
当所述第二次擦除操作为成功时，代表被擦除的块不是坏块，因此不需要自动更新坏块地址列表。当所述第二次擦除操作为失败时，代表被擦除的块确定是坏块，因此需要自动更新坏块地址列表。
操作S610中，将所述多个用户数据存储块的所述其中一者标记为坏块。
操作S612中，根据所述坏块更新所述用户设定存储块中存储的坏块地址列表。
操作S614中，所述非易失性存储器的操作方法结束。
请参阅图7，图7显示图6中操作S612的详细流程图。所述操作S612包括下列操作。
操作S6120中，从所述用户设定存储块读取坏块地址列表，并将所述坏块地址列表载入所述非易失性存储器的页缓冲器。
操作S6122中，将所述坏块的地址写入所述页缓冲器中的坏块地址列表。
操作S6124中，根据所述页缓冲器的所述坏块地址列表编程所述用户设定存储块。
要说明的是，用户可以改变所述用户设定存储块的保护码。更明确地说，用户可以通过改变所述用户设定存储块的保护码来致能或禁能对所述用户设定存储块的写保护。
本揭示之非易失性存储器之操作方法中，第一次擦除操作的擦除电压以及第二次擦除操作的擦除电压的波形图可参阅图3至图5的相关描述，于此不多加赘述。
本揭示之非易失性存储器及其操作方法中，在第一次擦除操作失败之后，所述控制器自动触发第二次擦除操作，当第二次擦除操作失败之后，确定被擦除的块是坏块，将被擦除的块标记为坏块，并将所述坏块的地址存储在所述用户设定存储块中的坏块地址列表以更新坏块信息。
综上所述，虽然本揭示已以优选实施例揭露如上，但上述优选实施例并非用以限制本揭示，本领域的普通技术人员，在不脱离本揭示的精神和范围内，均可作各种更动与润饰，因此本揭示的保护范围以权利要求界定的范围为准。

Claims (14)

1.一种非易失性存储器，其特征在于，包括：
多个用户数据存储块，用于存储用户数据；
用户设定存储块，用于存储坏块地址列表及所述非易失性存储器的出厂设定；以及
控制器，用于执行：
根据外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作；
验证所述第一次擦除操作；
响应于所述第一次擦除操作为成功，所述控制器结束擦除工作；
响应于所述第一次擦除操作为失败，对所述多个用户数据存储块的所述其中一者执行第二次擦除操作；
验证所述第二次擦除操作；
响应于所述第二次擦除操作为成功，所述控制器结束擦除工作；
响应于所述第二次擦除操作为失败，将所述多个用户数据存储块的所述其中一者标记为坏块；以及
根据所述坏块更新所述用户设定存储块中存储的坏块地址列表。
2.根据权利要求1所述的非易失性存储器，其特征在于，进一步包括页缓冲器；
根据所述坏块更新所述用户设定存储块中存储的坏块地址列表包括：
从所述用户设定存储块中读取坏块地址列表，并将所述坏块地址列表载入所述页缓冲器；
将所述坏块的地址写入所述页缓冲器中的坏块地址列表；以及
根据所述页缓冲器的所述坏块地址列表编程所述用户设定存储块。
3.根据权利要求1所述的非易失性存储器，其特征在于，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；
所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压与所述多次第一擦除动作对应的擦除电压相同。
4.根据权利要求1所述的非易失性存储器，其特征在于，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；
所述第二次擦除操作包括多次第二擦除动作，第一次第二擦除动作对应的擦除电压等于或高于最后一次第一擦除动作对应的擦除电压，且所述多次第二擦除动作对应的擦除电压依序增加。
5.根据权利要求1所述的非易失性存储器，其特征在于，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；
所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压为最大允许擦除电压。
6.根据权利要求1所述的非易失性存储器，其特征在于，所述外部指令由用户产生。
7.根据权利要求1所述的非易失性存储器，其特征在于，用户通过改变所述用户设定存储块的保护码控制对所述用户设定存储块的写保护。
8.一种非易失性存储器的操作方法，所述非易失性存储器包括多个用户数据存储块及用户设定存储块，其特征在于，所述非易失性存储器的操作方法包括：
接收外部指令；
根据所述外部指令以对所述多个用户数据存储块的其中一者执行第一次擦除操作；
验证所述第一次擦除操作；
响应于所述第一次擦除操作为成功，结束所述非易失性存储器的操作方法；
响应于所述第一次擦除操作为失败，对所述多个用户数据存储块的所述其中一者执行第二次擦除操作；
验证所述第二次擦除操作；
响应于所述第二次擦除操作为成功，结束所述非易失性存储器的操作方法；
响应于所述第二次擦除操作为失败，将所述多个用户数据存储块的所述其中一者标记为坏块；以及
根据所述坏块更新所述用户设定存储块中存储的坏块地址列表。
9.根据权利要求8所述的非易失性存储器的操作方法，其特征在于，根据所述坏块更新所述用户设定存储块中存储的坏块地址列表的步骤包括：
从所述用户设定存储块读取坏块地址列表，并将所述坏块地址列表载入所述非易失性存储器的页缓冲器；
将所述坏块的地址写入所述页缓冲器中的坏块地址列表；以及
根据所述页缓冲器的所述坏块地址列表编程所述用户设定存储块。
10.根据权利要求8所述的非易失性存储器的操作方法，其特征在于，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；
所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压与所述多次第一擦除动作对应的擦除电压相同。
11.根据权利要求8所述的非易失性存储器的操作方法，其特征在于，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；
所述第二次擦除操作包括多次第二擦除动作，第一次第二擦除动作对应的擦除电压等于或高于最后一次第一擦除动作对应的擦除电压，且所述多次第二擦除动作对应的擦除电压依序增加。
12.根据权利要求8所述的非易失性存储器的操作方法，其特征在于，所述第一次擦除操作包括多次第一擦除动作，所述多次第一擦除动作对应的擦除电压依序增加；
所述第二次擦除操作包括多次第二擦除动作，所述多次第二擦除动作对应的擦除电压为最大允许擦除电压。
13.根据权利要求8所述的非易失性存储器的操作方法，其特征在于，所述外部指令由用户产生。
14.根据权利要求8所述的非易失性存储器的操作方法，其特征在于，用户通过改变所述用户设定存储块的保护码控制对所述用户设定存储块的写保护。
CN202010857889.0A 2020-08-24 2020-08-24 非易失性存储器及其操作方法 Pending CN114089908A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010857889.0A CN114089908A (zh) 2020-08-24 2020-08-24 非易失性存储器及其操作方法
US16/952,125 US20220059170A1 (en) 2020-08-24 2020-11-19 Non-volatile memory and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010857889.0A CN114089908A (zh) 2020-08-24 2020-08-24 非易失性存储器及其操作方法

Publications (1)

Publication Number Publication Date
CN114089908A true CN114089908A (zh) 2022-02-25

Family

ID=80270247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010857889.0A Pending CN114089908A (zh) 2020-08-24 2020-08-24 非易失性存储器及其操作方法

Country Status (2)

Country Link
US (1) US20220059170A1 (zh)
CN (1) CN114089908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230386586A1 (en) * 2022-05-27 2023-11-30 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225695A (zh) * 2014-05-28 2016-01-06 上海复旦微电子集团股份有限公司 快闪存储器的擦除方法及快闪存储器
CN109726142A (zh) * 2017-10-30 2019-05-07 西部数据技术公司 回收坏块的非易失性存储系统
CN111326198A (zh) * 2018-12-13 2020-06-23 北京兆易创新科技股份有限公司 非易失性存储器及其操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105225695A (zh) * 2014-05-28 2016-01-06 上海复旦微电子集团股份有限公司 快闪存储器的擦除方法及快闪存储器
CN109726142A (zh) * 2017-10-30 2019-05-07 西部数据技术公司 回收坏块的非易失性存储系统
CN111326198A (zh) * 2018-12-13 2020-06-23 北京兆易创新科技股份有限公司 非易失性存储器及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王日明等: "《轻松玩转ARM Cortex-M4微控制器 基于Kinetis K60》", 30 September 2014, 北京航空航天大学出版社, pages: 247 - 248 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230386586A1 (en) * 2022-05-27 2023-11-30 Sandisk Technologies Llc Temperature dependent programming techniques in a memory device

Also Published As

Publication number Publication date
US20220059170A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
JP3822081B2 (ja) データ書込装置、データ書込制御方法及びプログラム
JP4079506B2 (ja) 不揮発性半導体メモリシステムの制御方法
US9996462B1 (en) Data storage device and data maintenance method thereof
US9786379B2 (en) Data storage device and data maintenance method
US7773420B2 (en) Memory card system including NAND flash memory and SRAM/NOR flash memory, and data storage method thereof
US20050172065A1 (en) Data move method and apparatus
US10475516B2 (en) Data storage device and data erasing method wherein after erasing process, predetermined value is written to indicate completion of said erasing method
US20170322854A1 (en) Data Storage Devices and Data Maintenance Methods
US8589619B2 (en) Data writing method, memory controller, and memory storage apparatus
US8250292B2 (en) Data writing method for a flash memory, and controller and storage system using the same
US20170364265A1 (en) Data storage device and data maintenance method thereof
US7962801B2 (en) Link table recovery method
US20140164680A1 (en) Method for switching operation mode, memory controller and memory storage apparatus
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
CN106445401B (zh) 表格更新方法、存储器储存装置及存储器控制电路单元
US7543104B2 (en) Non-volatile semiconductor device for use in memory card and memory system
US10712970B2 (en) Flash memory controller and associated accessing method and electronic device
CN112015329A (zh) 存储系统及其操作方法
US9396804B1 (en) Memory programming method, memory control circuit unit and memory storage apparatus
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
US8762685B2 (en) Data writing method, memory controller and memory storage apparatus
US20190155507A1 (en) Method for performing system backup in a memory device, associated memory device and controller thereof, and associated electronic device
US11347433B2 (en) Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device
CN114089908A (zh) 非易失性存储器及其操作方法
JP2007293917A (ja) メモリシステムの制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100083 101, floors 1-5, building 8, yard 9, FengHao East Road, Haidian District, Beijing

Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CB02 Change of applicant information