CN114077404B - 使存储器单元与主机系统解除关联 - Google Patents

使存储器单元与主机系统解除关联 Download PDF

Info

Publication number
CN114077404B
CN114077404B CN202110936104.3A CN202110936104A CN114077404B CN 114077404 B CN114077404 B CN 114077404B CN 202110936104 A CN202110936104 A CN 202110936104A CN 114077404 B CN114077404 B CN 114077404B
Authority
CN
China
Prior art keywords
memory
host system
logical address
command
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110936104.3A
Other languages
English (en)
Other versions
CN114077404A (zh
Inventor
D·巴维什
沈震雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114077404A publication Critical patent/CN114077404A/zh
Application granted granted Critical
Publication of CN114077404B publication Critical patent/CN114077404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0886—Variable-length word access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)

Abstract

本申请涉及使存储器单元与主机系统解除关联。从主机系统接收关于存储器子系统上的非易失性存储器装置的命令。所述非易失性存储器装置的一部分具有与所述主机系统的关联。响应于确定所述命令为用以使所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统解除关联的解除关联指令，移除所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统的所述关联。

Description

使存储器单元与主机系统解除关联
技术领域
本公开的实施例大体上涉及存储器子系统，且更确切地说涉及使存储器子系统中的存储器单元与主机系统解除关联。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统在存储器装置处存储数据以及从存储器装置检索数据。
发明内容
在一个方面中，本申请提供一种方法，其包括：从主机系统接收关于存储器子系统上的非易失性存储器装置的命令，其中所述非易失性存储器装置的一部分具有与所述主机系统的关联；确定所述命令是否为用以使所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统解除关联的解除关联指令；以及响应于确定所述命令为所述解除关联指令，移除所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统的所述关联。
在另一方面中，本申请进一步提供一种系统，其包括：存储器装置；以及处理装置，其以操作方式与所述存储器装置耦合以执行包括以下的操作：从主机系统接收指示逻辑地址和长度的命令；识别存储器子系统中的对应于所述逻辑地址和所述长度的一或多个存储器单元；设定与所述一或多个存储器单元相关联的指示符以指示所述一或多个存储器单元无效；以及从所述存储器子系统中执行的介质管理操作排除所述一或多个存储器单元。
在又一方面中，本申请进一步提供一种包括指令的非暂时性计算机可读存储介质，所述指令当由处理装置执行时致使所述处理装置执行操作，所述操作包括：从主机系统接收关于存储器子系统上的非易失性存储器装置的命令，其中所述非易失性存储器装置的一部分具有与所述主机系统的关联；确定所述命令是否为用以使所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统解除关联的解除关联指令；响应于确定所述命令为所述解除关联指令，移除所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统的所述关联。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于特定实施例，而是仅用于阐释和理解。
图1示出根据本公开的一些实施例包含存储器子系统的实例计算系统。
图2是根据本公开的一些实施例用于移除存储器子系统上的非易失性存储器装置或易失性存储器装置的一部分与主机系统的关联的实例方法的流程图。
图3是根据本公开的一些实施例用于将存储器子系统上的非易失性存储器装置或易失性存储器装置的一部分解除关联的实例方法的流程图。
图4是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面是针对使存储器子系统中的存储器单元与主机系统解除关联。
主机系统包含主存储器和辅助存储器。主存储器通常用于暂时存储数据或信息，而辅助存储器通常指代用于永久地存储数据或信息的外部存储装置。通常，当主机系统正运行应用时，将必需的应用和数据从辅助存储器复制到主存储器中。也就是说，主机系统的主存储器存储主机系统处理器正活跃地使用的数据。主机系统的主存储器是本地易失性存储器装置，例如主机系统上的DRAM，且可存储用于主机系统正活跃地处理的应用的数据和指令。主机系统上运行的应用可使用众所周知的编程命令在主存储器易失性装置中分配和解除分配存储器。当应用在主存储器易失性装置中解除分配存储器时，存储在所述存储器中的数据丢失。
一些主机系统可使用持久的非易失性存储器装置作为主存储器。非易失性存储器装置的实例为与非(NAND)存储器装置和三维(3D)交叉点装置，其在下文结合图1更详细地描述。非易失性存储器装置可以是主机系统的部分和/或可以是耦合到主机系统的存储器子系统的部分。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的组合。下文结合图1描述存储装置和存储器模块的实例。
非易失性存储器装置中的每一个可包含一或多个存储器单元阵列。存储器单元(“单元”)是存储信息的电子电路。取决于单元类型，单元可以存储二进制信息的一或多个位，且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。可在存储器单元上执行各种存储器存取操作。数据可写入到存储器单元、从存储器单元读取以及从存储器单元擦除。存储器单元可分组到写入单元(例如页)中。对于一些类型的存储器装置，页为最小写入单元。页可含有有效数据、无效数据或无数据。无效数据是标记为过时的数据，因为所述数据的新版本存储在存储器装置上。无效数据包含先前写入但不再与有效逻辑地址(例如主机系统在物理到逻辑(P2L)映射表中所参考的逻辑地址)相关联的数据。有效数据是正存储在存储器装置上的此类数据的最新版本。不含数据的页包含先前已擦除且尚未写入到的页。
通常，非易失性存储器装置可在物理损耗致使非易失性存储器装置变得不可靠和发生故障之前被写入、读取和/或擦除有限次数。存储器子系统可使用介质管理操作来组织和维持非易失性存储器装置上的数据以减小损耗并改进存储器装置可靠性。介质管理操作包含读取和写入操作，其由存储器子系统控制器起始以将有效数据移动到存储器装置上的不同位置。由针对介质管理将有效数据从一个位置移动到另一位置导致的额外写入产生被称作写入放大的现象，其中物理地写入到存储器装置的实际数据量是既定写入的逻辑量的倍数。存储器子系统包含存储器子系统控制器，其可与存储器装置通信以执行例如在存储器装置处读取数据、写入数据或擦除数据等操作和其它此类操作。下文结合图1更详细地描述存储器子系统控制器。例如DRAM等易失性存储器装置通常不需要介质管理操作，因为数据随着存储器装置断电而丢失。
为了成功地执行这些介质管理操作，存储器子系统控制器跟踪记录什么数据有效或无效。然而，传统地用于在DRAM主存储器装置中解除分配(且因此标记为无效)存储器的众所周知的编程命令不允许主机系统向存储器子系统控制器传达主机系统已完成使用存储在由存储器子系统控制器管理的非易失性存储器装置上的数据。因为传统DRAM主存储器不使用介质管理操作，所以不需要主机向存储器子系统控制器传达数据是无效的。用于DRAM的当前解除分配命令并不实际上将解除分配指令发射到存储器子系统控制器。因此，主机系统不需要的数据可持久地存储在正用作主存储器的非易失性存储器装置上。持久存储的数据可例如在介质管理操作期间被视为有效的，从而导致不必要的写入放大和非易失性存储器装置上的不当损耗。
本公开的方面通过具有可识别存储器子系统的非易失性存储器单元的存储器子系统来解决以上和其它缺陷，所述非易失性存储器单元由主机系统用作主存储器，且使存储器子系统的所识别存储器单元与主机系统解除关联。在一个实施例中，存储器单元可以是存储器页。在其它实施例中，存储器单元可以是存储器装置的某一其它片段。下文结合图1更详细地描述其它类型的片段。存储器子系统可从主机系统接收命令，且分析所述命令以识别哪些存储器单元可与主机系统解除关联。在一个实施例中，存储器子系统将所识别存储器单元标记为不再存储有效数据以使存储器单元与主机系统解除关联。下文结合图1更详细地描述用于使存储器单元解除关联的其它实施例。
所述命令可指定待与主机系统解除关联的存储器的地址和长度。在一实施例中，所述命令可以是被特定地设计成使存储主机系统不需要的数据的存储器单元解除关联的新命令。存储器的地址和长度可在新命令的参数中指定。
在替代实施例中，从主机接收的命令可以是存储器子系统可辨识为用以使存储未使用的数据的存储器单元解除关联的指令的传统写入命令。写入命令可包含逻辑地址和有效负载。存储器子系统可基于逻辑地址确定写入命令既定为用以使存储器单元解除关联的指令。存储器子系统可从有效负载识别待与主机解除关联的存储器的特定地址和长度。
本公开的优点包含(但不限于)改进存储器装置的性能和耐久性。使未使用的存储器单元无效可减小当执行介质管理操作时由存储器子系统控制器使用的带宽。减小包含在介质管理操作中的存储器单元的数目减少了由存储器子系统控制器执行的不必要的写入的数目，从而改进存储器装置的使用寿命。因此，本公开的方面可产生使用较少功率、性能较好且更耐久的存储器装置。最后，本公开中描述的方面可改进安全措施，因为主机系统不再需要的数据可盖写。
图1示出根据本公开的一些实施例包含存储器子系统110的实例计算系统100。存储器子系统110可包含例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类装置的组合等介质。
存储器子系统110可以是存储装置、存储器模块，或存储装置和存储器模块的组合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的多个存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到......”或“与......耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，不具有中间组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
主机系统120可包含处理器芯片组以及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，NVDIMM控制器)，和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可以进一步利用NVM高速(NVM Express，NVMe)接口来访问存储器组件(例如，存储器装置130)。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传递控制、地址、数据以及其它信号。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由相同通信连接、多个单独的通信连接和/或通信连接的组合来访问多个存储器子系统。
存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是(但不限于)随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含(例如)二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为可指代用以存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可被分组以形成块。
尽管描述了例如非易失性存储器单元的3D交叉点阵列及NAND型快闪存储器(例如，2D NAND、3D NAND)等非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，或电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据，和其它此类操作。存储器子系统控制器115可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合等硬件。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬译码)逻辑的数字电路系统。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。
存储器子系统控制器115可包含处理器117(例如，处理装置)，其被配置成执行存储在本地存储器119中的指令。在所示出的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处理存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的所要访问。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名字空间)和物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以访问存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址并解码所述地址以访问存储器装置130。
在一些实施例中，存储器装置130包含本地介质控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，执行存储器装置130上的介质管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与同一存储器装置封装内进行介质管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
主机系统120可使用存储器子系统110上的一或多个非易失性存储器装置130或易失性存储器装置140中的一或多个存储器单元作为主机系统120的主存储器。在一个实施例中，存储器单元是存储器页。在其它实施例中，存储器单元是存储器装置130或存储器装置140的某一其它片段。
在一些实施例中，主机系统120包含解除关联介质命令组件123。主机系统120经由解除关联介质命令组件123可将命令发送到存储器子系统110以告知存储器子系统110可作为主机系统120的主存储器解除关联的非易失性存储器装置130或易失性存储器装置140上的存储器单元。解除关联的存储器单元上的数据可从非易失性存储器装置130上执行的介质管理操作(例如，垃圾收集)排除。
存储器子系统110包含解除关联介质组件113，其可从主机系统接收命令且分析所述命令以识别存储器子系统110的非易失性存储器装置130和/或易失性存储器装置140的存储器单元，所述存储器单元由主机系统120用作主存储器且不再被主机系统120需要。在一些实施例中，存储器子系统控制器115包含解除关联介质组件113的至少一部分。在一些实施例中，解除关联介质组件113是主机系统120、应用或操作系统的一部分。
来自主机系统120的命令可以是写入命令或解除关联介质命令。解除关联介质命令是被特定地设计成使非易失性存储器装置130中的主机系统已完成使用的存储器单元解除关联的新命令。解除关联介质命令可包含在主机系统的和存储器子系统控制器的指令集架构中。
当命令是写入命令时，解除关联介质组件113可确定所述写入命令是用以执行写入操作的指令还是用以使存储器子系统110上的存储器单元与主机系统120解除关联的指令。写入命令可包含指令参数作为到存储器子系统110的指示符，即，指令中的写入命令用以使非易失性存储器装置130和/或易失性存储器装置140中的主机系统120不再需要的存储器单元解除关联。在一个实施例中，主机系统120在确定主机系统120不需要访问正存储于存储器子系统110中的某些数据后将写入命令与指令参数一起发送到存储器子系统110。所述指令参数可以是逻辑地址，下文中也称为“指令逻辑地址”。
解除关联介质组件113可从主机系统120接收逻辑地址范围。逻辑地址范围指示主机系统120可作为主存储器访问的逻辑地址。逻辑地址对应于存储器子系统110上的存储器装置130和/或存储器装置140的物理地址。
主机系统120可例如在系统初始化期间(例如，启动过程期间)将逻辑地址范围发射到存储器子系统110。主机系统120可按需要更新逻辑地址范围，和/或可按预定义时间表更新逻辑地址范围。替代地或另外，主机系统120可按预定义时间表，例如每隔十分钟或每隔两天，更新逻辑地址范围。
在一个实施例中，存储器子系统控制器115可向主机系统120请求逻辑地址范围或可请求更新的逻辑地址范围。在一个实施例中，逻辑地址范围存储在存储器(例如，图1的本地存储器119、存储器装置140或存储器装置130)中。所述范围可存储为阵列、链表、表或某一其它类型的数据结构。
解除关联介质组件113可使用写入命令中的指令逻辑地址和逻辑地址范围来确定写入命令是用以执行写入操作的指令还是用以使存储器单元与主机系统120解除关联的指令。下文结合图2和图3更详细地描述使用指令参数和逻辑地址范围确定写入命令是写入指令还是解除关联指令。
返回到图1，在确定从主机系统120接收的命令是解除关联介质命令还是既定作为用以使存储器单元与主机系统120解除关联的指令的写入命令后，解除关联介质组件113可识别存储器子系统110上的待解除关联的存储器单元。
命令(例如，解除关联介质命令、写入命令)可包含有效负载参数以向存储器子系统110指示哪些存储器单元正存储主机系统120已完成使用的数据。有效负载参数可包含开始逻辑地址和长度。开始逻辑地址指示存储主机系统120不再需要的数据的存储器单元的开始位置，和指示多少存储器单元待解除关联的长度。
解除关联介质组件113可确定与所述开始逻辑地址和所述长度相关联的存储器单元(例如，存储器页)的物理地址。解除关联介质组件113可使用逻辑到物理(L2P)映射数据结构(例如，L2P表)来例如识别与所述开始逻辑地址和长度相关联的存储器单元的物理地址。
解除关联介质组件113可使所识别存储器单元与主机系统120解除关联。在一个实施例中，解除关联介质组件113通过将存储器单元标记为不再存储有效数据而使存储器单元与主机系统解除关联。解除关联介质组件113可通过将与每一存储器单元相关联的指示位设定为无效来使存储器单元解除关联或失效。在另一实施例中，解除关联介质组件113通过盖写存储在所识别存储器单元中的数据来使存储器单元与主机系统120解除关联。在一些实施例中，举例来说，当使用允许就地写入的非易失性存储器装置130(例如，3D交叉点存储器装置)时，解除关联介质组件113可用默认数据集盖写存储器单元(例如，存储器页)以确保数据不再可访问。默认数据集表示用于盖写数据的随机数据。举例来说，默认数据集可以是随机生成的数据，或可以全部为零。在另一实施例中，解除关联介质组件113通过使所识别存储器单元中的数据无效并盖写所述数据来使存储器单元与主机系统解除关联。下文结合图2和图3更详细地描述使存储器单元与主机系统解除关联。
存储器子系统控制器115可从非易失性存储器装置130上执行的介质管理操作(例如，垃圾收集、耗损均衡)排除解除关联的存储器单元上的数据。举例来说，存储器子系统控制器115可在执行垃圾收集操作时回收解除关联的存储器页。在另一实例中，当执行耗损均衡操作时，存储器子系统控制器115可忽视解除关联的存储器页，因此避免不必要地盖写未使用的数据。下文描述关于解除关联介质组件113的操作的另外细节。
图2是根据本公开的一些实施例用于移除存储器子系统上的非易失性存储器装置或易失性存储器装置的一部分与主机系统的关联的实例方法200的流程图。方法200可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法200由图1的解除关联介质组件113执行。虽然以特定序列或次序展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，且所示出的过程可以不同次序执行，且一些过程可并行地执行。另外，可在各种实施例中省略一或多个过程。因此，并非在每个实施例中需要所有的过程。其它过程流程是可能的。
在操作210处，处理逻辑从主机系统接收关于存储器子系统上的非易失性存储器装置的命令。非易失性存储器装置的一部分具有与主机系统的关联。所述部分可以是一或多个存储器单元。处理逻辑可接收多个此类命令，且可将其存储在队列中等待后续执行。
在操作220处，处理逻辑识别命令的命令类型。命令类型可以是写入命令或解除关联介质命令。命令可包含逻辑地址和有效负载。
在操作230处，处理逻辑基于命令类型确定命令是否为用以使存储器子系统上的非易失性存储器装置的所述部分与主机系统解除关联的解除关联指令。
如果处理逻辑识别(在操作220处)命令类型为解除关联介质命令，则处理逻辑在操作230处确定命令为解除关联指令，且在操作250处移除存储器子系统上的非易失性存储器装置的所述部分与主机系统的关联。下文结合图3更详细地描述移除所述关联。
如果处理逻辑识别(在操作220处)命令类型为写入命令，则处理逻辑将写入命令中指定的逻辑地址与逻辑地址范围进行比较。如果写入命令中指定的逻辑地址在逻辑地址范围内，则处理逻辑确定写入命令不是解除关联指令且是用以将数据写入到非易失性存储器装置的指令。在操作240处，处理逻辑执行写入操作。所述命令可包含有效负载。有效负载可包含用户数据，例如一或多个参数，且通常与写入请求中的控制信息(例如，第一逻辑地址)分离。处理逻辑通过将有效负载中的用户数据写入到存储器子系统中的存储器装置来执行写入命令。处理逻辑可通过将写入命令中指定的逻辑地址映射到有效负载保存到的存储器单元的物理地址来更新L2P映射数据结构(例如，L2P表)。
如果写入命令中指定的逻辑地址在逻辑地址范围外部，则处理逻辑确定(在操作230处)写入命令是解除关联指令，且在操作250处，移除存储器子系统上的非易失性存储器装置的所述部分与主机系统的关联。下文结合图3更详细地描述移除所述关联。
处理逻辑可从存储器子系统中执行的例如垃圾收集和/或耗损均衡等介质管理操作排除所述一或多个存储器单元。举例来说，处理逻辑可起始介质管理操作，且检查与存储器单元相关联的指示符以确定存储器单元正存储有效数据还是无效数据。如果存储器单元不在存储有效数据，则处理逻辑可从例如垃圾收集和/或耗损均衡等介质管理操作排除所述存储器单元。
图3是根据本公开的一些实施例用于将存储器子系统上的非易失性存储器装置或易失性存储器装置的一部分与主机系统解除关联的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300由图1的解除关联介质组件113执行。虽然以特定序列或次序展示，但是除非另有指定，否则可修改过程的次序。因此，应理解，所示出的实施例仅为实例，且所示出的过程可以不同次序执行，且一些过程可并行地执行。另外，可在各种实施例中省略一或多个过程。因此，并非在每个实施例中需要所有的过程。其它过程流程是可能的。
在操作310处，处理逻辑识别开始逻辑地址和长度参数。处理逻辑可从命令中的有效负载识别开始逻辑地址和长度参数。开始逻辑地址和长度可表示待与主机系统解除关联的数据的位置。开始逻辑地址可指示存储器子系统中的存储不再被主机需要的数据的存储器单元的开始地址，且长度可指示不再需要的数据的量。
在操作320处，处理逻辑识别对应于开始逻辑地址和长度参数的一或多个存储器单元。处理逻辑可确定对应于开始逻辑地址的物理地址，且可识别对应于物理地址和长度的所述一或多个存储器单元。处理逻辑可使用开始逻辑地址和长度参数以及逻辑到物理映射结构(例如，L2P表)来确定物理地址。处理逻辑确定对应于开始逻辑地址的物理地址，实质上将开始逻辑地址转译为物理地址。处理逻辑使用长度参数来识别对应于物理地址的所述一或多个存储器单元。
在操作330处，处理逻辑使存储器单元与主机系统解除关联。在一个实施例中，处理逻辑通过使对应于开始逻辑地址和长度参数的所述一或多个存储器单元上存储的数据无效来使存储器单元解除关联。在另一实施例中，处理逻辑通过盖写对应于开始逻辑地址和长度参数的所述一或多个存储器单元上存储的数据来使存储器单元解除关联。在另一实施例中，处理逻辑使对应于开始逻辑地址和长度参数的所述一或多个存储器单元上存储的数据无效且盖写数据。
处理逻辑可设定与所述一或多个存储器单元相关联的指示符以指示存储在所述一或多个存储器单元中的数据无效。指示符可存储位值，其可为例如0或1，从而指示相应存储器单元(例如，存储器页)是否含有有效数据。位指示符可以是作为存储器单元(例如，存储器页)的一部分的元数据。替代地或另外，每一存储器单元(例如，页)的位指示符可存储在单独的数据结构(例如，表、列表等)中且由存储器单元参考。
处理逻辑可基于从主机系统接收的信息调整位指示符的值。如果位指示符被设定为有效，则相应的存储器单元(例如，存储器页)可被认为在存储器子系统的例如垃圾收集或耗损均衡等介质管理操作期间存储有效数据。如果位指示符被设定为无效，则相应存储器单元(例如，存储器页)可被认为在存储器子系统的介质管理操作期间存储无效数据。
举例来说，在垃圾收集期间，存储器子系统控制器可保存具有设定为有效的相应位指示符的存储器页，且可回收具有设定为无效的相应位指示符的存储器页。使含有不再被主机系统需要的数据的存储器单元无效可减少总体写入放大，因为存储器子系统控制器将不再在垃圾收集期间复制和保存未使用的数据。此外，在耗损均衡期间，存储器子系统控制器可再分布具有设定为有效的相应位指示符的存储器单元。将位指示符设定为无效向存储器子系统控制器指示相应存储器单元可任意地被擦除和/或盖写。
图4示出计算机系统400的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，以执行操作系统来执行对应于图1的解除关联介质组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础架构或环境中的服务器或客户端机器在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
所述机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述机器个别地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RDRAM等)、静态存储器406(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统418，它们经由总线430彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置402被配置成执行用于执行本文中所论述的操作和步骤的指令426。计算机系统400可进一步包含网络接口装置408以在网络420上通信。
数据存储系统418可以包含机器可读存储介质424(也称为计算机可读介质)，其上存储有一或多个指令426的集合或体现本文中所描述的任何一或多种方法或功能的软件。指令426还可在其由计算机系统400执行期间完全或至少部分地驻留在主存储器404内和/或处理装置402内，主存储器404和处理装置402也构成机器可读存储介质。机器可读存储介质424、数据存储系统418和/或主存储器404可对应于图1的存储器子系统110。
在一个实施例中，指令426包含用以实施对应于解除关联介质组件(例如，图1的解除关联介质组件113)的功能性的指令。虽然机器可读存储介质424在实例实施例中展示为单个介质，但术语“机器可读存储介质”应被认为包含存储所述一或多个指令集的单个介质或多个介质。术语“机器可读存储介质”还应被认为包含能够存储或编码供机器执行的指令集且致使机器执行本公开的方法中的任何一种或多种的任何介质。术语“机器可读存储介质”应相应地被理解为包含(但不限于)固态存储器、光学介质和磁性介质。
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法在这里并且通常被认为是引起所要结果的操作的自洽序列。操作为要求对物理量进行物理操纵的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操纵的电或磁信号的形式。主要出于常见使用的原因，有时将此些信号称为位、值、要素、符号、字符、项、数字等已证实是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅是应用于这些量的方便的标签。本公开可涉及将计算机系统的寄存器和存储器内的表示为物理(电子)量的数据操纵和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本发明还涉及用于执行本文中的操作的设备。此设备可以出于既定目的而专门构造，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储介质中，例如(但不限于)任何类型的盘(包含软盘、光盘、CD-ROM和磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的介质，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示并不与任何特定计算机或其它设备在本质上相关。各种通用系统可根据本文中的教示与程序一起使用，或可证明构造更专用的设备来执行所述方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用多种编程语言来实施本文中所描述的本公开的教示。
本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有指令的机器可读介质，所述指令可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读介质包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储介质、光学存储介质、快闪存储器组件等。
在前述说明书中，已参考本公开的特定实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开作出各种修改。因此，说明书和图式应在说明性意义上而非限制性意义上看待。

Claims (18)

1.一种用于存储器操作的方法，其包括：
从主机系统接收关于存储器子系统上的非易失性存储器装置的命令，其中所述非易失性存储器装置的一部分具有与所述主机系统的关联，其中所述命令包括逻辑地址；
响应于确定所述逻辑地址不在与所述主机系统相关联的逻辑地址范围内，确定所述命令为用以使所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统解除关联的解除关联指令；以及
响应于确定所述命令为所述解除关联指令，移除所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统的所述关联。
2.根据权利要求1所述的方法，其进一步包括：
用默认数据集盖写所述非易失性存储器装置的所述部分。
3.根据权利要求1所述的方法，其进一步包括：
从所述主机系统接收与所述主机系统相关联的所述逻辑地址范围，所述逻辑地址范围指示所述主机系统可访问的逻辑地址。
4.根据权利要求1所述的方法，其中移除所述非易失性存储器装置的所述部分的所述关联包括：
识别所述命令中指定的有效负载；
从所述有效负载识别开始逻辑地址和长度参数；
识别对应于所述开始逻辑地址和所述长度参数的一或多个存储器单元；以及
设定与所述一或多个存储器单元相关联的指示符以指示所述一或多个存储器单元无效。
5.根据权利要求4所述的方法，其中识别对应于所述开始逻辑地址和所述长度参数的一或多个存储器单元包括：
确定对应于所述开始逻辑地址的物理地址；以及
识别对应于所述物理地址和所述长度参数的一或多个存储器单元。
6.根据权利要求4所述的方法，其中设定与所述一或多个存储器单元相关联的所述指示符包括：
将与所述一或多个存储器单元中的每一个相关联的位设定为指示相应存储器单元无效的值。
7.根据权利要求1所述的方法，其进一步包括：
起始介质管理操作；
检查与一或多个存储器单元相关联的指示符以确定每一相应存储器单元是否有效；以及
响应于确定所述相应一或多个存储器单元并非有效，从所述存储器子系统中执行的介质管理操作排除所述一或多个存储器单元。
8.根据权利要求1所述的方法，其进一步包括：
响应于确定所述命令不是所述解除关联指令，识别所述命令中的逻辑地址和有效负载；以及
将所述有效负载中指示的数据写入到与所述逻辑地址相关联的存储器单元。
9.一种存储器系统，其包括：
存储器装置；以及
处理装置，其以操作方式与所述存储器装置耦合以执行包括以下的操作：
从主机系统接收指示逻辑地址和长度的命令；
识别存储器子系统中的对应于所述逻辑地址和所述长度的一或多个存储器单元；
设定与所述一或多个存储器单元相关联的指示符以指示所述一或多个存储器单元无效；以及
从所述存储器子系统中执行的介质管理操作排除所述一或多个存储器单元。
10.根据权利要求9所述的存储器系统，其中所述处理装置将进一步执行进一步包括以下的操作：
用默认数据集盖写所述一或多个存储器单元。
11.根据权利要求9所述的存储器系统，其中识别所述存储器子系统中的对应于所述逻辑地址和所述长度的一或多个存储器单元，所述处理装置用以执行进一步包括以下的操作：
确定对应于所述逻辑地址的物理地址；以及
识别对应于所述物理地址和所述长度的一或多个存储器单元。
12.根据权利要求9所述的存储器系统，其中设定与所述一或多个存储器单元相关联的所述指示符，所述处理装置用以执行进一步包括以下的操作：
将与所述一或多个存储器单元中的每一个相关联的位设定为指示相应存储器单元无效的值。
13.一种包括指令的非暂时性计算机可读存储介质，所述指令当由处理装置执行时致使所述处理装置执行操作，所述操作包括：
从主机系统接收关于存储器子系统上的非易失性存储器装置的命令，其中所述非易失性存储器装置的一部分具有与所述主机系统的关联，其中所述命令包括逻辑地址；
响应于确定所述逻辑地址不在与所述主机系统相关联的逻辑地址范围内，确定所述命令为用以使所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统解除关联的解除关联指令；
响应于确定所述命令为所述解除关联指令，移除所述存储器子系统上的所述非易失性存储器装置的所述部分与所述主机系统的所述关联。
14.根据权利要求13所述的非暂时性计算机可读存储介质，其中所述处理装置用以执行进一步包括以下的操作：
用默认数据集盖写所述非易失性存储器装置的所述部分。
15.根据权利要求13所述的非暂时性计算机可读存储介质，其中所述处理装置用以执行进一步包括以下的操作：
从所述主机系统接收与所述主机系统相关联的所述逻辑地址范围，所述逻辑地址范围指示所述主机系统可访问的逻辑地址。
16.根据权利要求13所述的非暂时性计算机可读存储介质，其中移除所述非易失性存储器装置的所述部分的所述关联包括：
识别所述命令中指定的有效负载；
从所述有效负载识别开始逻辑地址和长度参数；
识别对应于所述开始逻辑地址和所述长度参数的一或多个存储器单元；以及
设定与所述一或多个存储器单元相关联的指示符以指示所述一或多个存储器单元无效。
17.根据权利要求13所述的非暂时性计算机可读存储介质，其中所述处理装置用以执行进一步包括以下的操作：
起始介质管理操作；
检查与一或多个存储器单元相关联的指示符以确定每一相应存储器单元是否有效；以及
响应于确定所述相应一或多个存储器单元并非有效，从所述存储器子系统中执行的介质管理操作排除所述一或多个存储器单元。
18.根据权利要求13所述的非暂时性计算机可读存储介质，其中所述处理装置用以执行进一步包括以下的操作：
响应于确定所述命令不是所述解除关联指令，识别所述命令中的逻辑地址和有效负载；以及
将所述有效负载中指示的数据写入到与所述逻辑地址相关联的存储器单元。
CN202110936104.3A 2020-08-17 2021-08-16 使存储器单元与主机系统解除关联 Active CN114077404B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/995,668 2020-08-17
US16/995,668 US11449419B2 (en) 2020-08-17 2020-08-17 Disassociating memory units with a host system

Publications (2)

Publication Number Publication Date
CN114077404A CN114077404A (zh) 2022-02-22
CN114077404B true CN114077404B (zh) 2024-05-10

Family

ID=80223576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110936104.3A Active CN114077404B (zh) 2020-08-17 2021-08-16 使存储器单元与主机系统解除关联

Country Status (2)

Country Link
US (2) US11449419B2 (zh)
CN (1) CN114077404B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081366A (zh) * 2012-01-26 2014-10-01 内存技术有限责任公司 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6412053B2 (en) * 1998-08-26 2002-06-25 Compaq Computer Corporation System method and apparatus for providing linearly scalable dynamic memory management in a multiprocessing system
US7058702B2 (en) * 2002-01-04 2006-06-06 Hewlett-Packard Development Company, L.P. Efficient validation of network configuration change commands
JP2005031929A (ja) * 2003-07-11 2005-02-03 Hitachi Ltd サーバに記憶領域を割り当てる管理サーバ、記憶装置システム、及びプログラム
JP2009134397A (ja) * 2007-11-29 2009-06-18 Hitachi Ltd 仮想ボリュームに割り当て済みの全ての実記憶領域を解放するか否かを制御する計算機及び方法
US8832389B2 (en) * 2011-01-14 2014-09-09 International Business Machines Corporation Domain based access control of physical memory space
US9244778B2 (en) * 2014-01-06 2016-01-26 Infinidat Ltd. Managing physical resources of a storage system
JP2016115253A (ja) * 2014-12-17 2016-06-23 富士通株式会社 情報処理装置、メモリ管理方法およびメモリ管理プログラム
US10095423B2 (en) * 2015-09-30 2018-10-09 Toshiba Memory Corporation Storage system that tracks mapping to a memory module to be detached therefrom

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081366A (zh) * 2012-01-26 2014-10-01 内存技术有限责任公司 借助非易失性大容量存储器系统提供高速缓冲存储器移动的设备和方法

Also Published As

Publication number Publication date
US11449419B2 (en) 2022-09-20
US11741008B2 (en) 2023-08-29
US20220050775A1 (en) 2022-02-17
US20220414006A1 (en) 2022-12-29
CN114077404A (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
CN113553099B (zh) 主机常驻转换层写入命令
CN114730300B (zh) 对区命名空间存储器的增强型文件系统支持
US11693768B2 (en) Power loss data protection in a memory sub-system
US11782847B2 (en) Performing a media management operation based on a sequence identifier for a block
CN113010449B (zh) 用于存储器子系统中命令的有效处理的方法、系统和非暂时性计算机可读存储媒体
US20220300195A1 (en) Supporting multiple active regions in memory devices
CN112948284A (zh) 高速缓存媒体中的动态存取粒度
CN113093990B (zh) 存储器子系统处的数据块切换
CN114942893A (zh) 物理存储器位置的反转刷新
US20230195350A1 (en) Resequencing data programmed to multiple level memory cells at a memory sub-system
US20230129363A1 (en) Memory overlay using a host memory buffer
CN114077404B (zh) 使存储器单元与主机系统解除关联
US11868642B2 (en) Managing trim commands in a memory sub-system
US12019888B2 (en) Deferred zone adjustment in zone memory system
US11467976B2 (en) Write requests with partial translation units
US11698856B2 (en) Maintaining sequentiality for media management of a memory sub-system
US20240176527A1 (en) Memory device region allocation using lifetime hints
US11221949B2 (en) Multi state purgatory for media management for a memory subsystem
US20230393981A1 (en) Lbat bulk update
CN113094293A (zh) 链接存储器子系统的存取命令

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant