CN114050171A - 发光二极管芯片及发光装置 - Google Patents

Abstract

本发明提供一种发光二极管芯片及发光装置，包括发光二极管、保护二极管、绝缘层、第一焊盘和第二焊盘，保护二极管是通过反向并联的方式连接于发光二极管，每个发光二极管都包括外延结构，外延结构包括依次层叠的N半导体层、发光层和P半导体层，绝缘层覆盖二极管的外延结构并具有多个开口，第一焊盘通过开口电连接到发光二极管的N半导体层与保护二极管的P半导体层，第二焊盘通过开口电连接到发光二极管的P半导体层与保护二极管的N半导体层，保护二极管的外延结构位于发光二极管的第一外延结构的外侧，保护二极管的外延结构的长度介于发光二极管的外延结构的长度的50％至110％。借此，可大幅提升发光二极管芯片的抗ESD能力。

Description

发光二极管芯片及发光装置

技术领域

本发明涉及半导体制造技术领域，特别涉及一种高可靠性的发光二极管芯片及发光装置。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种利用载流子复合时释放能量形成发光的半导体器件，LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势，被广泛应用于照明、可见光通信及发光显示等场景。LED芯片分为正装结构、倒装结构和垂直结构三种。与传统的正装芯片相比，倒装LED芯片结构是将二极管结构倒置，从蓝宝石一侧射出光线，而电极一侧可固定在散热更好的基板上。

为避免LED芯片因静电释放(Electro-Static discharge，ESD)而被破坏，目前常见的解决方案是利用额外增加的齐纳二极管与LED芯片反向并联，以防止LED芯片被反向偏压或ESD电流破坏。当ESD现象发生时，静电的高压特性会使得齐纳二极管在其击穿电压区操作，此时，与LED芯片反向并联的齐纳二极管便可以有效避免LED芯片被静电所破坏。

然而，此种解决方案存在以下几个问题：1.封装过程中安装齐纳二极管的难度较高；2.这种封装工艺成本较高；3.在完成封装前，LED芯片极有可能因静电等原因而失效；4.，因为齐纳二极管在封装中放置在靠近LED芯片的位置，所以LED封装的发光效率会因齐纳二极管吸收的光而降低，从而降低LED封装的产率。

此外，在UV(UltraViolet)产品中的LED芯片，其受限于外延能力，负向的抗ESD能力是远弱于正向的抗ESD能力，目前仍未寻找到合适的解决方案。

因此，如何提升LED芯片的抗ESD能力，以及进一步提升LED芯片的负向的抗ESD能力是本领域技术人员长久以来需要解决的技术难题。

发明内容

本发明提供一种发光二极管芯片，其包括发光二极管、保护二极管、绝缘层、第一焊盘以及第二焊盘。

发光二极管包括第一外延结构，第一外延结构包括依次层叠的第一半导体层、第一发光层和第二半导体层。保护二极管通过反向并联的方式连接于发光二极管，保护二极管包括第二外延结构，第二外延结构包括依次层叠的第三半导体层、第二发光层和第四半导体层，第一外延结构与第二外延结构彼此隔离。绝缘层覆盖第一外延结构与第二外延结构，并具有第一开口、第二开口、第三开口与第四开口。第一焊盘位于绝缘层上，且通过第一开口与第四开口分别电连接第一半导体层与第四半导体层。第二焊盘位于绝缘层上，且通过第二开口与第三开口分别电连接第二半导体层与第三半导体层。其中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构位于所述第一外延结构的外侧，所述第二外延结构的长度大于等于所述第一外延结构的宽度的50％，且小于等于所述第一外延结构的宽度的110％。

本发明还提供一种发光二极管芯片，其包括发光二极管、保护二极管、绝缘层、第一焊盘以及第二焊盘。发光二极管包括第一外延结构，第一外延结构包括依次层叠的第一半导体层、第一发光层和第二半导体层。保护二极管通过反向并联的方式连接于发光二极管，保护二极管包括第二外延结构，第二外延结构包括依次层叠的第三半导体层、第二发光层和第四半导体层，第一外延结构与第二外延结构彼此隔离。绝缘层覆盖第一外延结构与第二外延结构，并具有第一开口、第二开口、第三开口与第四开口。第一焊盘位于绝缘层上，且通过第一开口与第四开口分别电连接第一半导体层与第四半导体层。第二焊盘位于绝缘层上，且通过第二开口与第三开口分别电连接第二半导体层与第三半导体层。其中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一焊盘与所述第一外延结构和所述第二外延结构具有重叠部分，所述第二焊盘与所述第一外延结构和所述第二外延结构具有重叠部分。

本发明还提供一种发光二极管芯片，其包括发光二极管、保护二极管、绝缘层、第一焊盘以及第二焊盘。发光二极管包括第一外延结构，第一外延结构包括依次层叠的第一半导体层、第一发光层和第二半导体层。保护二极管通过反向并联的方式连接于发光二极管，保护二极管包括第二外延结构，第二外延结构包括依次层叠的第三半导体层、第二发光层和第四半导体层，第一外延结构与第二外延结构彼此隔离。绝缘层覆盖第一外延结构与第二外延结构，并具有第一开口、第二开口、第三开口与第四开口。第一焊盘位于绝缘层上，且通过第一开口与第四开口分别电连接第一半导体层与第四半导体层。第二焊盘位于绝缘层上，且通过第二开口与第三开口分别电连接第二半导体层与第三半导体层。其中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一外延结构和所述第二外延结构沿第一方向布置，所述第一焊盘和所述第二焊盘沿第二方向布置，所述第一方向和所述第二方向不同。

在一实施例中，所述第一外延结构与所述第二外延结构皆具有四个侧边，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构位于所述第一外延结构的一个侧边的外侧，将该一个侧边定义为临界边，所述第二外延结构临近所述临界边的侧边的长度大于等于所述第一外延结构的临界边的长度的50％，且小于等于所述第一外延结构的临界边的长度的110％。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构的水平投影面积占所述第一外延结构的水平投影面积的比例大于等于10％且小于等于35％。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构的水平投影面积占所述发光二极管芯片的水平投影面积的比例大于等于5％且小于等于50％。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一外延结构与所述第二外延结构之间具有一第一最小距离，所述第一最小距离小于30μm。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一焊盘与所述第二焊盘之间具有一第二最小距离，所述第二最小距离介于30μm～230μm。

在一实施例中，所述发光二极管还包括第一电极与第二电极，所述保护二极管还包括第三电极与第四电极，所述第一电极位于所述第一半导体层与所述第一焊盘之间，所述第二电极位于所述第二半导体层与所述第二焊盘之间，所述第三电极位于所述第三半导体层与所述第二焊盘之间，所述第四电极位于所述第四半导体层与所述第一焊盘之间。

在一实施例中，所述发光二极管还包括第一欧姆接触电极与第一透明导电层，所述保护二极管包括第二欧姆接触电极与第二透明导电层，所述第一欧姆接触电极位于所述第一电极与所述第一半导体层之间，所述第一透明导电层位于所述第二电极与所述第二半导体层之间，所述第二欧姆接触电极位于所述第三电极与所述第三半导体层之间，所述第二透明导电层位于所述第四电极与所述第四半导体层之间。

在一实施例中，所述第一电极包覆所述第一欧姆接触电极，所述第三电极包覆所述第二欧姆接触电极。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第四电极的水平投影面积大于所述第三电极的水平投影面积。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第三电极呈环形形状，所述第四电极呈块状，所述第四电极位于环形形状的所述第三电极的内部；或是，所述第四电极呈环形形状，所述第三电极呈块状，所述第三电极位于环形形状的所述第四电极的内部。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第三电极呈开环形状，所述第四电极呈块状，所述第三电极包夹所述第四电极；或是，所述第三电极呈块状，所述第四电极呈开环形状，所述第四电极包夹所述第三电极。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述发光二极管与所述保护二极管皆呈方型形状。

在一实施例中，所述发光二极管芯片的波长范围介于220nm～420nm。

在一实施例中，所述第一焊盘的水平投影面积大于等于所述第二焊盘的水平投影面积。

在一实施例中，所述第一方向垂直于所述第二方向。

在一实施例中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一焊盘到所述第二焊盘的最小距离大于所述第一外延结构到所述第二外延结构的最小距离。

本发明还提供一种发光装置，其采用如上任意所述的发光二极管芯片。

本发明的一个优势在于提供一种发光二极管芯片及其发光装置，通过保护二极管与发光二极管反向并联，大比例设置保护二极管的方式，可大幅提升发光二极管芯片的抗ESD能力，尤其是提升发光二极管芯片的负向抗ESD能力，直接提升了芯片裸晶的抗ESD能力，避免发光二极管芯片在完成封装前因为静电原因而失效，并节约封装齐纳二极管的成本。

本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他有益效果可通过在说明书、权利要求书等内容中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；在下面描述中附图所述的位置关系，若无特别指明，皆是图示中组件绘示的方向为基准。

图1是本发明第一实施例提供的发光二极管芯片的俯视结构示意图；

图2是图1的尺寸示意图；

图3是沿图1的截取线A-A截取的纵向剖面示意图；

图4是沿图1的截取线B-B截取的纵向剖面示意图；

图5至图8是图1所示的发光二极管芯片在制造过程中各阶段的俯视结构示意图；

图9是本发明第二实施例提供的发光二极管芯片的俯视结构示意图；

图10是本发明第三实施例提供的发光二极管芯片的俯视结构示意图；

图11是本发明第四实施例提供的发光二极管芯片的俯视结构示意图；

图12是本发明第五实施例提供的发光二极管芯片的俯视结构示意图。

附图标记：

1、2、3、4、6-发光二极管芯片；5-衬底；10-发光二极管；12-第一外延结构；121-第一半导体层；122-第一发光层；123-第二半导体层；124-第一外延结构的侧边；125-临界边；14-绝缘层；141-第一开口；142-第二开口；143-第三开口；144-第四开口；20-保护二极管；22-第二外延结构；221-第三半导体层；222-第二发光层；223-第四半导体层；224-第二外延结构的侧边；31-第一欧姆接触电极；32-第一透明导电层；33-第二欧姆接触电极；34-第二透明导电层；41-第一焊盘；42-第二焊盘；51-第一电极；52-第二电极；53-第三电极；54-第四电极；L1-第一外延结构的宽度；L2-第二外延结构的长度；D1-第一最小距离；D2-第二最小距离；X-第一方向；Y-第二方向。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；下面所描述的本发明不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、或以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，皆为“至少包含”的意思。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸的连接，或一体成型的连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

请参阅图1至图4，图1是本发明第一实施例提供的发光二极管芯片1的俯视结构示意图，图2是图1的尺寸示意图，图3是沿图1的截取线A-A截取的纵向剖面示意图，图4是沿图1的截取线B-B截取的纵向剖面示意图。需要说明的是，为使得俯视结构示意图便于查阅理解，故省略第一欧姆接触电极31、第二欧姆接触电极33、第一透明导电层32与第二透明导电层34的对应结构。

为达所述优点至少其中之一或其他优点，本发明的第一实施例提供一种发光二极管芯片1。如图1至图4中所示，发光二极管芯片1包括发光二极管10、保护二极管20、绝缘层14、第一焊盘41以及第二焊盘42。

发光二极管10和保护二极管20设置在衬底5上。衬底5可为透明性衬底或者非透明衬底或者半透明衬底，其中透明性衬底或者半透明衬底可以允许发光层辐射出的光穿过衬底5到达衬底5的远离外延结构的一侧，例如衬底5可以是蓝宝石平片衬底、蓝宝石图形化衬底、硅衬底、碳化硅衬底、氮化镓衬底、玻璃衬底中的任意一种。

在一些实施例中，可以采用组合式的图形化衬底5，该衬底5的图形为一系列的凸起结构，该凸起结构可以为一层或者多层结构，包含至少一层折射率低于衬底5的折射率的光萃取层，该光萃取层的厚度大于该凸起结构的高度的一半，更利于发光二极管10的出光效率。优选地，该凸起结构呈炮弹状结构，光萃取层的材料可以为折射率优选小于1.6，例如可以选用二氧化硅等。在一些实施例中，衬底5可以进行减薄或者移除形成薄膜型的芯片。

发光二极管10包括第一外延结构12，第一外延结构12包括由下至上依次层叠的第一半导体层121、第一发光层122和第二半导体层123。

保护二极管20是通过反向并联的方式连接于发光二极管10，以使得保护二极管20可于发光二极管芯片1之中提供电性防护的效果，保护发光二极管10不受损伤，从而提供具有很强静电释放(ESD)抗性的发光二极管芯片1。保护二极管20包括第二外延结构22，第二外延结构22包括由下至上依次层叠的第三半导体层221、第二发光层222和第四半导体层223，第一外延结构12与第二外延结构22是彼此隔离设置的。

所述反向并联就是将发光二极管10的正极与保护二极管20的负极连接，而发光二极管10的负极与保护二极管20的正极连接。

发光二极管10与保护二极管20是彼此电性隔离的堆叠区域，并且可由氮化物半导体层构成。利用这种结构，发光二极管10可配置成在相同的基板上与保护二极管20具有相同高度。发光二极管10和保护二极管20可通过图案化以相同生长程序(例如有机金属化学气相沈积(MOCVD)、分子束磊晶(MBE)等)生长的氮化物半导体层来形成，以便彼此分开。因此，形成第一半导体层121、第一发光层122及第二半导体层123的程序可以与形成第三半导体层221、第二发光层222及第四半导体层223的程序相同。因此，第一半导体层121、第一发光层122及第二半导体层123的成分及杂质密度可以分别与第三半导体层221、第二发光层222及第四半导体层223的成分及杂质密度相同。

第一半导体层121与第三半导体层221形成于衬底5上，该二个半导体层作为在衬底5上生长的层，可以是掺杂了n型杂质，例如Si的氮化镓类半导体层。在一些实施例中，在第一半导体层121与衬底5之间设置还可缓冲层。在另一些实施例，第一外延结构12与第二外延结构22还可以通过粘结层与衬底5进行连结。

第一发光层122与第二发光层222可以为具有单量子阱结构或者多重量子阱结构。发光层内的阱层的组成以及厚度决定生成的光的波长。特别是，通过调节阱层的组成可以提供生成紫外线、蓝色光、绿色光等不同色光的发光层。

第二半导体层123与第四半导体层223可以是掺杂了p型杂质，例如Mg的氮化镓类半导体层。虽然第一半导体层121、第二半导体层123、第三半导体层221以及第四半导体层223分别可以是单层结构，但本案不限于此，也可以是多重层，还可以包括超晶格层。此外，在第一半导体层121与第三半导体层221是掺杂了p型杂质的情况下，第二半导体层123与第四半导体层223可以是掺杂n型杂质。

绝缘层14覆盖第一外延结构12与第二外延结构22，并具有第一开口141、第二开口142、第三开口143与第四开口144。第一开口141、第二开口142、第三开口143与第四开口144分别位于第一半导体层121、第二半导体层123、第三半导体层221与第四半导体层223的上方。

在一实施例中，绝缘层14的材料包含非导电材料。非导电材料优选地为无机材料或是介电材料。无机材料包含硅胶(Silicone)或玻璃(Glass)。介电材料包含氧化铝(AlO)、氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiOx)、或氟化镁(MgFx)可以是电绝缘材料。例如，绝缘层14可以是二氧化硅、氮化硅、氧化钛、氧化钽、氧化铌、钛酸钡或者其组合，其组合例如可以是两种材料重复堆叠形成的布拉格反射镜(DBR)。

第一焊盘41与第二焊盘42位于绝缘层14上，第一焊盘41是通过第一开口141与第四开口144分别电连接第一半导体层121与第四半导体层223；第二焊盘42是通过第二开口142与第三开口143分别电连接第二半导体层123与第三半导体层221。换言之，发光二极管10与保护二极管20是通过第一焊盘41与第二焊盘42的连接设置完成反向并联。第一焊盘41和第二焊盘42可在同一工艺中利用相同材料一并形成，因此可具有相同的层构造。

进一步看，从发光二极管芯片1的上方朝向第一外延结构12俯视，即如图1、图2所示，保护二极管20是设置在发光二极管10的外侧，即第二外延结构22是位于第一外延结构12的外侧，第二外延结构22的长度L2大于等于第一外延结构12的宽度L1的50％，且小于等于第一外延结构12的宽度L1的110％。借由上述比例设置，以保证保护二极管20于发光二极管芯片1之中提供较佳的电性防护的效果，在不影响发光二极管芯片1制程的情况下，形成更大面积的保护二极管20，可以更好的提升发光二极管芯片1整体的抗ESD能力。若是保护二极管20较小，则无法有效保护发光二极管10。

不过本案不限于此，如图1所示，发光二极管芯片1还可以是通过以下方式来保证保护二极管20于发光二极管芯片1之中提供较佳的电性防护的效果。

第一种：从发光二极管芯片1的上方朝向第一外延结构12俯视，通过第一焊盘41与第一外延结构12和第二外延结构22具有重叠部分，第二焊盘42与第一外延结构12和第二外延结构22具有重叠部分的方式，使得保护二极管20于发光二极管芯片1之中提供较佳的电性防护的效果。也就是，从发光二极管芯片1的上方朝向第一外延结构12俯视，部分的第一焊盘41是与第一外延结构12重叠，还有部分的第一焊盘41是与第二外延结构22重叠；部分的第二焊盘42是与第一外延结构12重叠，还有部分的第二焊盘42是与第二外延结构22重叠。优选的，第一焊盘41的水平投影面积大于等于第二焊盘42的水平投影面积，增强发光二极管芯片1的负向抗ESD能力,也有助于第二焊盘42避开第一电极51的延伸部，防止绝缘层14破裂时出现短路，提升可靠性。

第二种：从发光二极管芯片1的上方朝向第一外延结构12俯视，通过第一外延结构12和第二外延结构22是沿第一方向X布置，第一焊盘41和第二焊盘42是沿第二方向Y布置，第一方向X和第二方向Y不同的方式，使得保护二极管20于发光二极管芯片1之中提供较佳的电性防护的效果。换言之，第一外延结构12到第二外延结构22的方向即为第一方向X，第一焊盘41到第二焊盘42的方向即为第二方向Y。较佳的，第一方向X垂直于第二方向Y，可以理解为第一外延结构12和第二外延结构22是竖向排列，第一焊盘41和第二焊盘42是横向排列。较佳的，从发光二极管芯片1的上方朝向第一外延结构12俯视，第一焊盘41到第二焊盘42的最小距离大于第一外延结构12到第二外延结构22的最小距离，以避免第一焊盘41与第二焊盘42过近所带来的不利影响。

发光二极管芯片1还可以是通过将位于发光二极管10上的第一焊盘41与第二焊盘42垂直保护二极管20的设置，来保证保护二极管20于发光二极管芯片1之中提供较佳的电性防护的效果。

在一实施例中，如图1、图2所示，发光二极管10与保护二极管20呈方型形状，第一外延结构12与第二外延结构22皆具有四个侧边124、224。从发光二极管10结构的上方朝向第一外延结构12俯视，第二外延结构22是位于第一外延结构12的一个侧边124的外侧，此处将该一个侧边124定义为临界边125，第二外延结构22临近该临界边125的侧边224的长度L2大于等于第一外延结构12的临界边125的长度L1的50％，且小于等于第一外延结构12的临界边125的长度L1的110％。具体来说，第二外延结构22是位于该临界边125所在的直线背离第一外延结构12的一侧，其不会越过或碰触该临界边125所在的直线，既可简化整体的制程，还可得到较大面积的保护二极管20，提升发光二极管芯片1的抗ESD能力。

在一实施例中，从发光二极管芯片1的上方朝向第一外延结构12俯视，即如图1、图2所示，第二外延结构22的水平投影面积占第一外延结构12的水平投影面积的比例大于等于10％且小于等于35％，如此设置，可在保证发光二极管芯片1具有高抗ESD能力时，尽量缩小发光二极管芯片1的尺寸。作为一个替代性的实施方式，从发光二极管芯片1的上方朝向第一外延结构12俯视，第二外延结构22的水平投影面积可以是占发光二极管芯片1的水平投影面积的比例大于等于5％且小于等于50％。

所述水平投影面积是指发光二极管芯片1正放于水平面上，此时的第一外延结构12到第一焊盘41的方向是垂直于水平面的竖直方向，第二外延结构22到第一焊盘41的方向也是垂直于水平面的竖直方向，各元件(如第一外延结构12、第二外延结构22等元件)投影至水平面上的投影面积。

在一实施例中，从发光二极管芯片1的上方朝向第一外延结构12俯视，即如图1、图2所示，第一外延结构12与第二外延结构22之间具有一第一最小距离D1，第一最小距离D1小于30μm，且大于0μm，以在保证发光二极管芯片1具有高抗ESD能力时，尽量缩小发光二极管芯片1的尺寸。

在一实施例中，从发光二极管芯片1的上方朝向第一外延结构12俯视，即如图1、图2所示，第一焊盘41与第二焊盘42之间具有一第二最小距离D2，第二最小距离D2可以是介于30μm～230μm，可根据预设终端的封装尺寸设计合理间距。

在一实施例中，如图1至图4所示，发光二极管10还包括第一电极51、第二电极52、第一欧姆接触电极31与第一透明导电层32，保护二极管20还包括第三电极53、第四电极54、第二欧姆接触电极33与第二透明导电层34。第一电极51位于第一半导体层121与第一焊盘41之间，第二电极52位于第二半导体层123与第二焊盘42之间，第三电极53位于第三半导体层221与第二焊盘42之间，第四电极54位于第四半导体层223与第一焊盘41之间。第一电极51、第二电极52、第三电极53与第四电极54可以起到电流扩展、垫高整体保证表面平坦的作用。较佳的，如图3、图4中所示，第一电极51包覆第一欧姆接触电极31，第三电极53包覆第二欧姆接触电极33，即第一电极51覆盖第一欧姆接触电极31的上表面和侧壁，第三电极53覆盖第二欧姆接触电极33的上表面和侧壁，还可以保护内部的欧姆接触电极，避免欧姆接触电极内的金属析出，例如避免Al析出。

第一电极51至第四电极54的材料可以选自Cr、Pt、Au、Ni、Ti、Al、PtAu中的一种或多种。

第一欧姆接触电极31位于第一电极51与第一半导体层121之间，第一透明导电层32位于第二电极52与第二半导体层123之间，第二欧姆接触电极33位于第三电极53与第三半导体层221之间，第二透明导电层34位于第四电极54与第四半导体层223之间。第一欧姆接触电极31与第二欧姆接触电极33有利于电流的输入和输出。

第一透明导电层32与第二透明导电层34是采用透明导电材料，可保证欧姆接触和横向的电流扩展效果，可以提高发光二极管芯片1的可靠性。作为示例，透明导电材料可包含铟锡氧化物(indium tin oxide，ITO)、锌铟氧化物(indium zinc oxide，IZO)、氧化铟(indium oxide，InO)、氧化锡(tin oxide，SnO)、镉锡氧化物(cadmium tin oxide，CTO)、锡锑氧化物(antimony tin oxide，ATO)、铝锌氧化物(aluminum zinc oxide，AZO)、锌锡氧化物(zinc tin oxide，ZTO)、氧化锌掺杂镓(gallium doped zinc oxide，GZO)、氧化铟掺杂钨(tungsten doped indium oxide，IWO)或者氧化锌(zinc oxide，ZnO)，但本公开实施例并非以此为限。

请参阅图5至图8，图5至图8是图1所示的发光二极管芯片1在制造过程中各阶段的俯视结构示意图。需要说明的是，为便于理解俯视图中各层的位置、形状及相对关系，此处将以图1所示的发光二极管芯片1为例，参照图5至图8叙述图1的各阶段的制程，与之相对的，对应于其他实施例的俯视图中各层的堆叠情况也可参照图5至图8进行适应性理解。由于图1中省略了第一欧姆接触电极31、第二欧姆接触电极33、第一透明导电层32与第二透明导电层34等结构，故制程阶段也进行相应的省略。图5至图8中各图的阴影填充部分为当前图对应的制程相较于上一图对应的制程多出的结构。

首先，参照图5，在衬底5上生长发光二极管10的第一外延结构12和保护二极管20的第二外延结构22。第一外延结构12与第二外延结构22间隔一定距离。第一外延结构12包括由下至上依次层叠的第一半导体层121、第一发光层122和第二半导体层123。第二外延结构22包括由下至上依次层叠的第三半导体层221、第二发光层222和第四半导体层223。接着，由第二半导体层123与第四半导体层223分别向第一半导体层121与第三半导体层221进行蚀刻，形成通孔以露出第一半导体层121与第三半导体层221。此外，可以选择性地去除第一外延结构12与第二外延结构22的边缘部分，进一步露出衬底5，以便于后续切割等制程。

其次，参照图6，在第一外延结构12上形成分别电连接于第一半导体层121与第二半导体层123的第一电极51与第二电极52。在第二外延结构22上形成分别电连接于第三半导体层221和第四半导体层223的第三电极53和第四电极54。

接着，参照图7，在第一外延结构12与第二外延结构22上形成绝缘层14，绝缘层14覆盖衬底5、第一外延结构12、第二外延结构22、第一电极51、第二电极52、第三电极53以及第四电极54。绝缘层14具有第一开口141、第二开口142、第三开口143与第四开口144。第一开口141、第二开口142、第三开口143与第四开口144分别位于第一电极51、第二电极52、第三电极53以及第四电极54的上方，用于露出电极。

最后，参照图8，在绝缘层上14形成第一焊盘41和第二焊盘42。第一焊盘41是通过第一开口141与第四开口144分别电连接第一电极51与第四电极54；第二焊盘42是通过第二开口142与第三开口143分别电连接第二电极52与第三电极53。

在一实施例中，仅有第二焊盘42与第三半导体层221直接接触，第二焊盘42与第三半导体层221之间形成的接触电阻大于第一电极51与第一半导体层121之间形成的接触电阻，在诸如静电放电等现象产生，有大的能量通过时，第二焊盘42与第三半导体层221之间形成的较大接触电阻会起到更强的隔离缓冲作用，保护发光二极管10，提升发光二极管芯片1的抗ESD能力，特别是负向的抗ESD能力。也就是说，当产生ESD冲击电压时，由于第二焊盘42与第三半导体层221之间形成的较大接触电阻，在电压相同情况下，最终受到的冲击电流更小，因此在相同冲击电流下能够抵抗住更高的ESD冲击。接触电阻不同可以是通过第二焊盘42的材料与第一电极51的材料不同、或第一电极51直接接触于第一半导体层121的材料不同于第二焊盘42直接接触于第三半导体层221的材料等方式实现。第一电极51的材料可以选自Cr、Pt、Au、Ni、Ti、Al、PtAu中的一种或多种，第二焊盘42的材料可以选自Cr、Pt、Au、Ni、Ti、Al、AuSn中的一种或多种。

不过本案不限于此，在其它实施例中，也可以是其它元件与第三半导体层221直接接触，如第三电极53、透明导电层等。只需使得第三半导体层221和与其直接接触的元件之间形成的接触电阻大于第一电极51与第一半导体层121之间形成的接触电阻，即可保护发光二极管10，提升发光二极管芯片1的抗ESD能力，特别是负向的抗ESD能力。

第三电极53的材料可以选自Cr、Pt、Au、Ni、Ti、Al、PtAu中的一种或多种。透明导电层可包含铟锡氧化物(indium tin oxide，ITO)、锌铟氧化物(indium zinc oxide，IZO)、氧化铟(indium oxide，InO)、氧化锡(tin oxide，SnO)、镉锡氧化物(cadmium tin oxide，CTO)、锡锑氧化物(antimony tin oxide，ATO)、铝锌氧化物(aluminum zinc oxide，AZO)、锌锡氧化物(zinc tin oxide，ZTO)、氧化锌掺杂镓(gallium doped zinc oxide，GZO)、氧化铟掺杂钨(tungsten doped indium oxide，IWO)或者氧化锌(zinc oxide，ZnO)。

上述材料不同不仅仅只是指形成第二焊盘42与第一电极51的材质不同，还包括了在形成第二焊盘42与第一电极51的材质相同情况下，具体成分含量不同的可能性。例如：位于第一半导体层121上的第一电极51是使用Ti/Al金属材质，先将金属蒸镀在第一半导体层121上，再采用高温融合的方式制成；位于第三半导体层221上的第二焊盘42也是使用Ti/Al金属材质，但并未使用高温融合的方式制成(而是仅采用蒸镀金属的方式)，此种实施情况应也属于本专利所述的第二焊盘42的材料与第一电极51的材料不同的范围之内。

请参阅图9，图9是本发明第二实施例提供的发光二极管芯片2的俯视结构示意图。相较于图1第一实施例所示的发光二极管芯片1而言，本实施例的发光二极管芯片2中，从发光二极管芯片2的上方朝向第一外延结构12俯视，第三电极53呈环形形状，第四电极54呈块状，与之相对应的第三开口143与第四开口144也做适应性调整，保证电路顺畅。其中，块状的第四电极54是位于环形形状的第三电极53的内部，可使得发光二极管芯片2的抗ESD效果更佳。

请参阅图10，图10是本发明第三实施例提供的发光二极管芯片3的俯视结构示意图。相较于图1第一实施例所示的发光二极管芯片1而言，本实施例的发光二极管芯片3中，从发光二极管芯片3的上方朝向第一外延结构12俯视，第三电极53呈块状，第四电极54呈环形形状，与之相对应的第三开口143与第四开口144也做适应性调整，保证电路顺畅。其中，块状的第三电极53是位于环形形状的第四电极54的内部，可使得发光二极管芯片3的抗ESD效果更佳。

上述图9与图10中电极的形状为闭环环形，不过本案不限于此，在第三电极53或第四电极54中的一个电极呈非闭环形状，即开环形状的情况下，另一个电极呈块状，且开环形状的电极包夹块状的电极亦可提升发光二极管芯片的抗ESD能力。例如：开环形状可以为“凵”形、“二”形等，块状可以为方块、圆块等，所述包夹可以理解为块状是位于“凵”形的凹口内，或是块状位于“二”形的两个平行边内。整体来说，在第三电极53与第四电极54中的一个电极位于外侧，另一个电极则位于相对的内侧，便可以提升发光二极管芯片的抗ESD能力。

请参阅图11，图11是本发明第四实施例提供的发光二极管芯片4的俯视结构示意图。相较于图1第一实施例所示的发光二极管芯片1而言，本实施例的发光二极管芯片4中，从发光二极管芯片4的上方朝向第一外延结构12俯视，第四电极54的水平投影面积是大于第三电极53的水平投影面积，可有效提升发光二极管10负向的抗ESD能力，即发光二极管10第一半导体侧的抗ESD能力。

请参阅图12，图12是本发明第五实施例提供的发光二极管芯片6的俯视结构示意图。相较于图1第一实施例所示的发光二极管芯片1而言，本实施例的发光二极管芯片6中，从发光二极管芯片6的上方朝向第一外延结构12俯视，保护二极管20是设置在发光二极管芯片6的角落位置，而非是与发光二极管10平行设置。该保护二极管20的第二外延结构22的长度L2仍是大于等于第一外延结构12的宽度L1(即图12中第一外延结构12的上侧侧边124的长度数值)的50％，且小于等于第一外延结构12的宽度L1的110％，以使得保护二极管20具有较大面积。借此设置，既有利于简化发光二极管芯片6的制程，并且可以起到提升发光二极管芯片6的抗ESD能力。

补充说明的是，前述的发光二极管芯片1、2、3、4、6主要是用于UV(UltravioletRays)产品，其波长范围可以是介于220nm～420nm。

本实施例提供一种发光装置，该发光装置采用上述任意实施例提供的发光二极管芯片1、2、3、4、6，其具体结构与技术效果不再赘述。该发光装置可以是用于UV产品或UVC产品的发光装置。

综上所述，本发明提供的一种发光二极管芯片1、2、3、4、6及其发光装置，其通过使用保护二极管20与发光二极管10反向并联的的设置，可大幅提升发光二极管芯片1的抗ESD能力，尤其是提升发光二极管芯片1的负向抗ESD能力，直接提升了芯片裸晶的抗ESD能力，避免发光二极管芯片1在完成封装前因为静电原因而失效，并节约封装齐纳二极管的成本。

另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括：

发光二极管，其包括第一外延结构，所述第一外延结构包括依次层叠的第一半导体层、第一发光层和第二半导体层；

保护二极管，通过反向并联的方式连接于所述发光二极管，所述保护二极管包括第二外延结构，所述第二外延结构包括依次层叠的第三半导体层、第二发光层和第四半导体层，所述第一外延结构与所述第二外延结构彼此隔离；

绝缘层，覆盖所述第一外延结构与所述第二外延结构，并具有第一开口、第二开口、第三开口与第四开口；

第一焊盘，位于所述绝缘层上，且通过所述第一开口与所述第四开口分别电连接所述第一半导体层与所述第四半导体层；

第二焊盘，位于所述绝缘层上，且通过所述第二开口与所述第三开口分别电连接所述第二半导体层与所述第三半导体层；

其中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构位于所述第一外延结构的外侧，所述第二外延结构的长度大于等于所述第一外延结构的宽度的50％，且小于等于所述第一外延结构的宽度的110％。

2.根据权利要求1所述的发光二极管芯片，其特征在于：所述第一外延结构与所述第二外延结构皆具有四个侧边，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构位于所述第一外延结构的一个侧边的外侧，将该一个侧边定义为临界边，所述第二外延结构临近所述临界边的侧边的长度大于等于所述第一外延结构的临界边的长度的50％，且小于等于所述第一外延结构的临界边的长度的110％。

3.根据权利要求1所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构的水平投影面积占所述第一外延结构的水平投影面积的比例大于等于10％且小于等于35％。

4.根据权利要求1所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第二外延结构的水平投影面积占所述发光二极管芯片的水平投影面积的比例大于等于5％且小于等于50％。

5.根据权利要求1所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一外延结构与所述第二外延结构之间具有一第一最小距离，所述第一最小距离小于30μm。

6.根据权利要求1所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一焊盘与所述第二焊盘之间具有一第二最小距离，所述第二最小距离介于30μm～230μm。

7.根据权利要求1所述的发光二极管芯片，其特征在于：所述发光二极管还包括第一电极与第二电极，所述保护二极管还包括第三电极与第四电极，所述第一电极位于所述第一半导体层与所述第一焊盘之间，所述第二电极位于所述第二半导体层与所述第二焊盘之间，所述第三电极位于所述第三半导体层与所述第二焊盘之间，所述第四电极位于所述第四半导体层与所述第一焊盘之间。

8.根据权利要求7所述的发光二极管芯片，其特征在于：所述发光二极管还包括第一欧姆接触电极与第一透明导电层，所述保护二极管包括第二欧姆接触电极与第二透明导电层，所述第一欧姆接触电极位于所述第一电极与所述第一半导体层之间，所述第一透明导电层位于所述第二电极与所述第二半导体层之间，所述第二欧姆接触电极位于所述第三电极与所述第三半导体层之间，所述第二透明导电层位于所述第四电极与所述第四半导体层之间。

9.根据权利要求8所述的发光二极管芯片，其特征在于：所述第一电极包覆所述第一欧姆接触电极，所述第三电极包覆所述第二欧姆接触电极。

10.根据权利要求7或8所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第四电极的水平投影面积大于所述第三电极的水平投影面积。

11.根据权利要求7或8所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第三电极呈环形形状，所述第四电极呈块状，所述第四电极位于环形形状的所述第三电极的内部；

或，所述第四电极呈环形形状，所述第三电极呈块状，所述第三电极位于环形形状的所述第四电极的内部。

12.根据权利要求7或8所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第三电极呈开环形状，所述第四电极呈块状，所述第三电极包夹所述第四电极；

或，所述第三电极呈块状，所述第四电极呈开环形状，所述第四电极包夹所述第三电极。

13.根据权利要求1所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述发光二极管与所述保护二极管皆呈方型形状。

14.根据权利要求1所述的发光二极管芯片，其特征在于：所述发光二极管芯片的波长范围介于220nm～420nm。

15.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括：

发光二极管，其包括第一外延结构，所述第一外延结构包括依次层叠的第一半导体层、第一发光层和第二半导体层；

保护二极管，通过反向并联的方式连接于所述发光二极管，所述保护二极管包括第二外延结构，所述第二外延结构包括依次层叠的第三半导体层、第二发光层和第四半导体层，所述第一外延结构与所述第二外延结构彼此隔离；

绝缘层，覆盖所述第一外延结构与所述第二外延结构，并具有第一开口、第二开口、第三开口与第四开口；

第一焊盘，位于所述绝缘层上，且通过所述第一开口与所述第四开口分别电连接所述第一半导体层与所述第四半导体层；

第二焊盘，位于所述绝缘层上，且通过所述第二开口与所述第三开口分别电连接所述第二半导体层与所述第三半导体层；

其中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一焊盘与所述第一外延结构和所述第二外延结构具有重叠部分，所述第二焊盘与所述第一外延结构和所述第二外延结构具有重叠部分。

16.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一焊盘的水平投影面积大于等于所述第二焊盘的水平投影面积。

17.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括：

发光二极管，其包括第一外延结构，所述第一外延结构包括依次层叠的第一半导体层、第一发光层和第二半导体层；

保护二极管，通过反向并联的方式连接于所述发光二极管，所述保护二极管包括第二外延结构，所述第二外延结构包括依次层叠的第三半导体层、第二发光层和第四半导体层，所述第一外延结构与所述第二外延结构彼此隔离；

绝缘层，覆盖所述第一外延结构与所述第二外延结构，并具有第一开口、第二开口、第三开口与第四开口；

第一焊盘，位于所述绝缘层上，且通过所述第一开口与所述第四开口分别电连接所述第一半导体层与所述第四半导体层；

第二焊盘，位于所述绝缘层上，且通过所述第二开口与所述第三开口分别电连接所述第二半导体层与所述第三半导体层；

其中，从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一外延结构和所述第二外延结构沿第一方向布置，所述第一焊盘和所述第二焊盘沿第二方向布置，所述第一方向和所述第二方向不同。

18.根据权利要求17所述的发光二极管芯片，其特征在于：所述第一方向垂直于所述第二方向。

19.根据权利要求17所述的发光二极管芯片，其特征在于：从所述发光二极管芯片的上方朝向所述第一外延结构俯视，所述第一焊盘到所述第二焊盘的最小距离大于所述第一外延结构到所述第二外延结构的最小距离。

20.一种发光装置，其特征在于，采用如权利要求1至19中任一项所述的发光二极管芯片。

Images