CN114041774A - 一种基于并行处理的同时多频生物电阻抗测量系统及方法 - Google Patents

Abstract

本发明公开了一种基于并行处理的同时多频生物电阻抗测量系统，包括上位机交互模块、FPGA处理及外围电路模块、数模转换DAC模块、低通滤波模块、加法运算电路模块、压控恒流源模块、仪表运算放大电路模块、单端转差分电路模块、多路高速ADC模块。该系统能够并行处理同时同步输出混频激励信号，并进行同步同时检测信号，提高了检测效率。本发明同时提供根据上述系统的电流损耗检测方法，用以校验检测系统、监测输出电流是否正常。

Description

一种基于并行处理的同时多频生物电阻抗测量系统及方法

技术领域

本发明属于医疗器械技术领域，尤其涉及生物电阻抗测量技术。

背景技术

多频生物电阻抗测量技术通过激励电极向生物组织注入不同频率的微弱电流信号，检测电极测量电压信号，获取生物组织的电特性，进一步进行生物医学信息分析，是一种无损伤的生物医学检测技术。该技术广泛应用于人体成分分析、肺血管循环系统的疾病诊断、水肿检测、肿瘤的早期诊断等领域,在体成分测量中激励电流一般都要小于2mA，激励电流越小对人体越安全，个别测量孕妇体成分仪器激励电流小于100uA，但信号微弱信噪比越小，更易受到干扰。同时基于八电极的体成分设备的电缆往往超过一米长度，微弱信号传输过程中极易衰减。利用生物电阻抗成像进行肺循环系统监测、血液流动监测、肿瘤早期诊断等需要实时快速成像，为了获取高质量的图像，生成的每帧生物电阻抗图像最好是同一时刻的多频率生物电阻抗数据，且要求抗干扰能力强，信号衰减小。

随着理论和技术的发展，多频生物电阻抗测量技术得到快速的发展和广泛的应用。如中国专利CN109793516B中提到多频率生物电阻抗测量方法，但其并未使用同一时间段内的同时多频生物电阻抗测量，且没有针对微弱的激励电流在经过的路径上产生衰减的处理方法。故，在现有技术的多频生物电阻抗测量时，采用不同时间段注入不同频率的激励电流，这种方法测量时间长，测量效率低，若遇到不同时间段生物组织发生变化和外界干扰变化会导致测量结果不准确，同时需要处理微弱的激励电流在经过的路径上产生的衰减。

发明内容

发明目的：针对以上缺点，本发明提供了一种基于并行处理的同时多频生物电阻抗测量系统，解决如何并行处理同时同步输出混频激励信号，并进行同步同时检测信号的问题。

本发明还提供一种根据上述同时多频生物电阻抗测量系统的电流损耗检测方法，提高测量效率和准确度。

技术方案：为解决上述问题，本发明基于并行处理的同时多频生物电阻抗测量系统可采用以下技术方案：

一种基于并行处理的同时多频生物电阻抗测量系统，包括FPGA处理及外围电路模块；数模转换DAC模块、加法运算电路模块、仪表运算放大电路模块、单端转差分电路模块、多路高速ADC模块；

所述数模转换DAC模块包括多路DAC芯片，多路DAC芯片采用同一时钟频率产生相位可控的波形；数模转换DAC模块用以将DDS信号转换为模拟信号波形；

所述加法运算电路模块采用运放组成的加法电路，将每路模拟信号波形进行相加转换为一路混频信号S_mix；

所述仪表运算放大电路模块主要由三路仪表运算放大器组成，三路仪表运算放大器分别将采样电阻R_S1、R_S2、被测区域M的两端的各一路差分电压信号转为单端信号，总共为三路单端信号，并将三路单端信号进行放大后传输到单端转差分电路模块；

所述单端转差分电路模块包括三路单端转差分放大器，用以将三路单端模拟信号转为三路差分模拟信号，并将信号传输到多路高速ADC模块；

所述多路高速ADC模块用以将三路差分模拟信号转为三路数字信号，并将三路数字信号并行发送给FPGA处理及外围电路模块对采集的三路数字信号进行同时处理；

FPGA处理及外围电路模块包括FPGA处理模块、FPGA外部的DDR存储电路、时钟源电路；FPGA处理模块同步并行产生多路DDS并同步并行处理三路数字信号；

所述FPGA处理模块包括时钟分频模块、通信模块、并行DDS模块、ADC控制模块、FIFO读写与DDR控制模块、数字信号处理模块、结果运算与处理模块；所述时钟分频模块利用外部时钟信号进行分频处理；多路并行DDS采用同一时钟信号；所述并行DDS模块产生多路并行的波形信号；所述ADC控制模块主对ADC的模式进行初始化配置，对三路数字信号数据通过时钟信号进行时序控制；所述FIFO读写与DDR控制模块对接收的三路数字信号进行缓存并存储到外部DDR存储器，然后再从DDR中读出数据送到下一步进行处理；结果运算与处理模块主要对获取幅值和阻抗数据进行并行运算，实时监测信号衰减情况、实时监测激励电流信号是否在要求范围内，获取被测区域的电阻抗、电阻、容抗、相位角数据。

有益效果：本发明提供的同时多频生物电阻抗测量系统提供了同时多频生物电阻抗检测手段，能够并行处理同时同步输出混频激励信号，并进行同步同时检测信号，提高了检测效率。

本发明提供的根据上述基于并行处理的同时多频生物电阻抗测量系统的电流损耗检测方法采用以下技术方案：

设流经采样电阻R_S1的电流为I_RS1，流经采样电阻R_S2的电流为I_RS2，在长线缆L1上损耗的电流为I_损1，在长线缆L2上损耗的电流为I_损2，流经被测区域M的电流为I_M；

设在频率fi下的容许电流偏差值为T_Ifi；上位机交互模块预设输出在频率fi下的电流为I_设fi，将流经采样电阻RS2的电流I_RS2fi作为比较信号，若符合I_设fi-T_Ifi<I_RS2fi<I_设fi+T_Ifi，则该频率fi下的电流输出值在正常范围内，否则输出电流不正常或连接系统有问题；

设在频率fi下容许流经RS1到RS2之间的电流减损值为T_损fi，T_损fi在上位机交互模块设置或者在FPGA处理模块内预设置，若符合I_RS1fi-I_RS2fi<T_损fi，则该频率fi下的电流减损值在正常范围内，否则在频率fi下流经RS1到RS2之间的电流减损值超出标准。

有益效果：该电流损耗检测方法可以校验检测系统、监测输出电流是否正常。

附图说明

图1是本发明中基于并行处理的同时多频生物电阻抗测量系统的结构示意图。

图2是数字信号处理模块框图。

图3是考虑长线缆下的衰减阻抗模型图。

具体实施方式

以下结合附图对本发明的具体实施方式进行说明。

结合图1，本实施方式提供一种基于并行处理的同时多频生物电阻抗测量系统主要包括上位机交互模块、FPGA处理及外围电路模块、数模转换DAC模块、低通滤波模块、加法运算电路模块、压控恒流源模块、仪表运算放大电路模块、单端转差分电路模块、多路高速ADC模块。

所述上位机交互模块具有显示、输入、调整数据等功能，如触摸式显示屏，在上位机交互模块可以显示被检测区域各频率下的生物电阻抗数据，包括电阻抗、电阻、容抗、相位角等数据。在上位机交互模块可以调整每路激励信号的波形种类、频率、相位、激励信号的电流值。在不同应用中或应用场景下，用户可以根据情况调整各路激励波形种类、激励波形频率、激励波形相位、激励电流大小。如对孕妇的检测可以调整为更小的激励电流，来提高安全性。如对外界干扰比较强的场景可以提高激励电流来提高信号的信噪比获取更准确信息。通过调整各路激励频率值，可以获取多种想要频率下的生物电阻抗数据，进一步分析出相应的生物医学信息。

所述FPGA处理及外围电路模块主要包括FPGA处理模块和FPGA外部的DDR存储电路、时钟源电路等。

所述FPGA外部的时钟源电路主要为FPGA提供时钟源信号，FPGA内部处理需要的时钟频率可以根据此进行分频或倍频。所述FPGA外部的DDR存储电路用于缓存大量的高速数据信号，如采用DDR3 SDRAM存储器。

所述FPGA处理模块主要包括时钟分频模块、通信模块、并行DDS(直接数字频率合成)模块、ADC控制模块、FIFO读写与DDR控制模块、数字信号处理模块、结果运算与处理模块等，FPGA处理模块可以利用FPGA并行运算处理的优势同步并行产生多路DDS，并可以同步并行处理多路ADC信号。

所述时钟分频模块利用外部时钟信号进行分频处理，主要产生包括DDS_CLK、DDR_CLK、ADC_CLK、COM_CLK等时钟信号。DDS_CLK为并行DDS模块提供统一时钟信号，多路并行DDS采用同一时钟信号，便于时序控制以及对产生信号的相位控制。DDR_CLK为FPGA与外部DDR进行数据交互时的时钟信号。ADC_CLK为FPGA与高速ADC进行通信交互的时钟信号。COM_CLK为FPGA内通信模块的时钟信号。

所述通信模块主要与上位机交互模块进行数据通信，如向上位机传递运算后的生物电阻抗等数据，接收每路波形种类、波形频率、波形相位、电流大小数据，并对数据进行处理，转换为并行DDS模块每路DDS信号需要的波形种类控制数据WC、频率控制数据FC、相位控制数据PC、幅度控制数据AC。

所述并行DDS模块主要产生多路并行的波形信号，该波形信号可以为正弦波、方波，也可以产生不规则的波形，FPGA的ROM预先在不同的地址段存储了不同波形的数据。波形的种类、频率、相位、幅值分别由WC、FC、PC、AC数据控制。WC数值为ROM中每种波形的初始地址，通过加法器加不同的WC数据，即可调节不同的波形。调节FC数值，改变累加器的累加速度，调节从ROM查找表中读取某一波形数据的速度即可调节波形频率。PC为某一波形初始ROM地址自加初始值，通过调节自加初始值PC，即可调节相位。AC为系数值，通过查找ROM里的数据后再通过乘法器乘以系数AC，对ROM里的数据进行尺度变换，即可调节幅度值。为了便于后续加法运算和信号处理，多路并行DDS模块采用同一时钟信号DDS_CLK，同时采用相同的相位。

所述ADC控制模块主要对ADC进行通信配置等，对ADC的模式进行初始化配置，对多路ADC数据通过时钟信号进行时序控制。

所述FIFO读写与DDR控制模块主要对接收的多路并行ADC数据进行缓存并存储到外部DDR存储器，然后再从DDR中读出数据送到下一步进行处理。

结合图1和图2，所述数字信号处理模块主要对三路ADC数据采用流水线的处理方式进行并行处理，对采集的采样电阻R_S1两端电压数据R_S1_Data1、被测区域M两端电压数据M_Data2、采样电阻R_S2两端电压数据R_S2_Data1同时通过三路FIR滤波器进行带通滤波，滤除干扰信号数据，滤除后再进行快速傅里叶变换(FFT)进一步处理，获取混频信号中每种频率下的幅值和相位。在频率fi采样电阻R_S1两端电压幅值为R_S1_A_fi，相位为R_S1_θ_fi。在频率fi被测区域M两端电压幅值为M_A_fi，相位为M_θ_fi。在频率fi采样电阻R_S2两端电压幅值为R_S2_A_fi，相位为R_S2_θ_fi。

所述结果运算与处理模块主要对获取幅值和阻抗数据进行并行运算，实时监测信号衰减情况、实时监测激励电流信号是否在要求范围内，获取被测区域的电阻抗、电阻、容抗、相位角数据，

所述数模转换DAC模块，主要由多路DAC芯片组成，多路DAC采用同一时钟频率，便于产生相位可控的波形。DDS产生的是数字信号近似模拟波形，DAC模块将每路DDS信号转换为模拟信号波形。

所述低通滤波模块，主要由多路低通滤波电路LPF组成，对每路的信号进行低通滤波，滤除信号中的高频干扰信号，使信号更平滑。输出的第i路信号为S_i。i为大于0的自然数。

所述加法运算电路可以采用运放组成的加法电路，将每路信号进行相加转换为一路混频信号S_mix。将多路并行信号转为一路混频信号降低电路复杂度，提高抗干扰能力的同时，还可以同时注入被检测生物组织。举例来说，如为六路信号，则S_mix＝S₁+S₂+S₃+S₄+S₅+S₆。

所述压控恒流源模块将电压信号转换为恒流电流信号，其电流值受输入电压大小控制，通过调整每路信号的输入幅值可以调整其电流大小。恒流的电流信号经过采样电阻R_S1，长线缆L1，选择开关SW，被测区域M，长线缆L2，采样电阻R_S2，最终形成回路。在实际应用中，采样电阻R_S1、R_S2阻值已知且相等，位置放置在电路板上，电路板到被测区域M有一定距离，会采用长线缆L1、L2进行连接。

所述仪表运算放大电路模块主要由三路仪表运算放大器组成，三路仪表运算放大器分别将采样电阻R_S1、R_S2、被测区域M的两端差分电压信号转为单端信号，并将信号进行放大后传输到单端转差分电路模块。

所述单端转差分电路模块主要由三路单端转差分放大器组成，也是三路差分ADC驱动电路，将单端模拟信号转为差分模拟信号，并将信号传输到多路高速ADC模块。此为精密ADC前级的差分ADC驱动电路，可以降低高频电源纹波干扰和提高共模抑制比，提高抗干扰能力。

所述多路高速ADC模块可以将三路差分模拟信号转为数字信号，并将三路数字信号并行发送给FPGA，这样可以对采集的三路信号进行同时处理。

结合图3，图3为考虑长电缆衰减阻抗模型，由于实际应用中电路板上的采样电阻与被测区域有一定距离，连接的长线缆本身有一定阻抗，同时信号线与地之间有杂散电阻和电容，激励电流在长电缆传输时会产生一定衰减。设流经采样电阻R_S1的电流为I_RS1，流经采样电阻R_S2的电流为I_RS2，在长线缆L1上损耗的电流为I_损1，在长线缆L2上损耗的电流为I_损2，流经被测区域M的电流为I_M。由基尔霍夫电流定律可知：

I_RS1＝I_损1+I_M；

I_M＝I_损2+I_RS2；

在实际应用中，长线缆L1与L2设计和工艺等均相同，在线缆上的电流损耗接近，可设I_损1等于I_损2,则可知：

被测区域M在频率fi下的电流为I_Mfi，采样电阻R_S1在频率fi下的电流为I_RS1fi，采样电阻R_S2在频率fi下的电流为I_RS2fi，被测区域M在频率fi下电阻抗值为Z_fi，被测区域M两端的差分信号经仪表运算放大电路模块和单端转差分电路模块等总共放大倍数为K，设采样电阻R_S1、R_S1的电阻为R，则：

则：

被测区域M在频率fi下相位角为θ_fi，则：

θ_fi＝M_θ_fi-R_S1_θ_fi；

被测区域M在频率fi下电阻为R_fi，则：

R_fi＝Z_ficos(θ_fi)；

则：

被测生物组织的生物电阻抗由电阻和电抗组成，电抗主要包括容抗和感抗，在生物组织中感抗成分很小，这里电抗等于容抗，被测区域M在频率fi下容抗为X_fi，则：

X_fi＝Z_fisin(θ_fi)；

则：

这样最终计算结果Z_fi、R_fi、X_fi、均把信号衰减考虑进去，且进行了同步计算，降低了信号衰减和数据不同时引起的结果误差。

设在频率fi下的容许电流偏差值为T_Ifi，T_Ifi可以在上位机交互模块设置或者在FPGA内预设置。上位机交互模块预设输出在频率fi下的电流为I_设fi，将流经采样电阻R_S2的电流I_RS2fi作为比较信号，若符合I_设fi-T_Ifi<I_RS2fi<I_设fi+T_Ifi，则该频率fi下的电流输出值在正常范围内，否则输出电流不正常或连接系统有问题，可以作为校验检测系统和监测输出电流是否正常的依据。

设在频率fi下容许流经R_S1到R_S2之间的电流减损值为T_损fi，T_损fi可以在上位机交互模块设置或者在FPGA内预设置，若符合I_RS1fi-I_RS2fi<T_损fi，则该频率fi下的电流减损值在正常范围内，否则在频率fi下流经R_S1到R_S2之间的电流减损值超出标准，需要检测R_S1到R_S2之间的系统是否正常，可以提醒用户进行检查，特别地可以作为检测长线缆L1和长线缆L2是否符合电流损耗要求。

本实施例中的同时多频生物电阻抗测量系统提供了同时多频生物电阻抗检测手段，能够并行处理同时同步输出混频激励信号，并同步同时检测信号，提高了检测效率。同时，该系统激励信号输出参数等用户可进行输入调整，适应不同的应用场景，并可以降低信号衰减和数据不同时引起的结果误差。

该实施例中提供的信号衰减监测方法用以校验检测系统、监测输出电流是否正常。

本发明具体实现该技术方案的方法和途径很多，以上所述仅是本发明的优选实施方式。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。本实施例中未明确的各组成部分均可用现有技术加以实现。

Claims (10)

1.一种基于并行处理的同时多频生物电阻抗测量系统，其特征在于，包括FPGA处理及外围电路模块；数模转换DAC模块、加法运算电路模块、仪表运算放大电路模块、单端转差分电路模块、多路高速ADC模块；

所述数模转换DAC模块包括多路DAC芯片，多路DAC芯片采用同一时钟频率产生相位可控的波形；数模转换DAC模块用以将DDS信号转换为模拟信号波形；

所述加法运算电路模块采用运放组成的加法电路，将每路模拟信号波形进行相加转换为一路混频信号S_mix；

所述仪表运算放大电路模块主要由三路仪表运算放大器组成，三路仪表运算放大器分别将采样电阻R_S1、R_S2、被测区域M的两端的各一路差分电压信号转为单端信号，总共为三路单端信号，并将三路单端信号进行放大后传输到单端转差分电路模块；

所述单端转差分电路模块包括三路单端转差分放大器，用以将三路单端模拟信号转为三路差分模拟信号，并将信号传输到多路高速ADC模块；

所述多路高速ADC模块用以将三路差分模拟信号转为三路数字信号，并将三路数字信号并行发送给FPGA处理及外围电路模块对采集的三路数字信号进行同时处理；

FPGA处理及外围电路模块包括FPGA处理模块、FPGA外部的DDR存储电路、时钟源电路；FPGA处理模块同步并行产生多路DDS并同步并行处理三路数字信号；

所述FPGA处理模块包括时钟分频模块、通信模块、并行DDS模块、ADC控制模块、FIFO读写与DDR控制模块、数字信号处理模块、结果运算与处理模块；所述时钟分频模块利用外部时钟信号进行分频处理；多路并行DDS采用同一时钟信号；所述并行DDS模块产生多路并行的波形信号；所述ADC控制模块主对ADC的模式进行初始化配置，对三路数字信号数据通过时钟信号进行时序控制；所述FIFO读写与DDR控制模块对接收的三路数字信号进行缓存并存储到外部DDR存储器，然后再从DDR中读出数据送到下一步进行处理；结果运算与处理模块主要对获取幅值和阻抗数据进行并行运算，实时监测信号衰减情况、实时监测激励电流信号是否在要求范围内，获取被测区域的电阻抗、电阻、容抗、相位角数据。

2.根据权利要求1所述的同时多频生物电阻抗测量系统，其特征在于，所述数字信号处理模块对三路ADC数据采用流水线的处理方式进行并行处理，对采集的采样电阻R_S1两端电压数据R_S1_Data1、被测区域M两端电压数据M_Data2、采样电阻R_S2两端电压数据R_S2_Data1同时通过三路FIR滤波器进行带通滤波，滤除干扰信号数据，滤除后再进行快速傅里叶变换进一步处理，获取混频信号中每种频率下的幅值和相位；在频率fi采样电阻R_S1两端电压幅值为R_S1_A_fi，相位为R_S1_θ_fi，在频率fi被测区域M两端电压幅值为M_A_fi，相位为M_θ_fi，在频率fi采样电阻R_S2两端电压幅值为R_S2_A_fi，相位为R_S2_θ_fi。

3.根据权利要求2所述的同时多频生物电阻抗测量系统，其特征在于，还包括FPGA处理模块的ROM预先在不同的地址段存储了不同波形的数据；波形的种类、频率、相位、幅值分别由WC、FC、PC、AC数据控制；WC数值为ROM中每种波形的初始地址，通过加法器加不同的WC数据调节不同的波形；调节FC数值，改变累加器的累加速度，调节从ROM查找表中读取某一波形数据的速度调节波形频率；PC为某一波形初始ROM地址自加初始值，通过调节自加初始值PC调节相位；AC为系数值，通过查找ROM里的数据后再通过乘法器乘以系数AC，对ROM里的数据进行尺度变换调节幅度值；多路并行DDS模块采用同一时钟信号DDS_CLK，同时采用相同的相位。

4.根据权利要求1或2或3所述的同时多频生物电阻抗测量系统，其特征在于，还包括低通滤波模块，低通滤波模块包括多路低通滤波电路LPF，对每路的模拟信号进行低通滤波，滤除模拟信号中的高频干扰信号。

5.根据权利要求1或2或3所述的同时多频生物电阻抗测量系统，其特征在于，还包括压控恒流源模块，用以将电压信号转换为恒流电流信号，通过调整每路信号的输入幅值可以调整其电流大小；恒流的电流信号经过采样电阻R_S1、长线缆L1、选择开关SW、被测区域M、长线缆L2、采样电阻R_S2最终形成回路；其中，采样电阻R_S1、R_S2阻值已知且相等，位置放置在电路板上，电路板到被测区域M有一定距离，会采用长线缆L1、L2进行连接。

6.根据权利要求3所述的同时多频生物电阻抗测量系统，其特征在于，还包括通信模块与上位机交互模块，通信模块向上位机交互模块进行数据通信，包括向上位机传递运算后的生物电阻抗数据，接收每路波形种类、波形频率、波形相位、电流大小数据，并对数据进行处理，转换为并行DDS模块每路DDS信号需要的波形种类控制数据WC、频率控制数据FC、相位控制数据PC、幅度控制数据AC。

7.根据权利要求6所述的同时多频生物电阻抗测量系统，其特征在于，所述上位机交互模块具有显示、输入、调整数据功能，在上位机交互模块可以显示被检测区域各频率下的生物电阻抗数据，在上位机交互模块调整每路激励信号的波形种类、频率、相位、激励信号的电流值。

8.根据权利要求6所述的同时多频生物电阻抗测量系统，其特征在于，所述FPGA外部的时钟源电路为FPGA提供时钟源信号，FPGA内部处理需要的时钟频率根据时钟源信号进行分频或倍频；所述FPGA外部的DDR存储电路用于缓存大量的高速数据信号。

9.根据权利要求6所述的同时多频生物电阻抗测量系统，其特征在于，设流经采样电阻R_S1的电流为I_RS1，流经采样电阻R_S2的电流为I_RS2，在长线缆L1上损耗的电流为I_损1，在长线缆L2上损耗的电流为I_损2，流经被测区域M的电流为I_M；被测区域M在频率fi下的电流为I_Mfi，采样电阻R_S1在频率fi下的电流为I_RS1fi，采样电阻R_S2在频率fi下的电流为I_RS2fi，被测区域M在频率fi下电阻抗值为Z_fi，被测区域M两端的差分信号经仪表运算放大电路模块和单端转差分电路模块等总共放大倍数为K，设采样电阻R_S1、R_S1的电阻为R；被测区域M在频率fi下容抗为X_fi；

10.一种根据权利要求1至9中任一项同时多频生物电阻抗测量系统的电流损耗检测方法，其特征在于，包括：

设流经采样电阻R_S1的电流为I_RS1，流经采样电阻R_S2的电流为I_RS2，在长线缆L1上损耗的电流为I_损1，在长线缆L2上损耗的电流为I_损2，流经被测区域M的电流为I_M；

设在频率fi下的容许电流偏差值为T_Ifi；上位机交互模块预设输出在频率fi下的电流为I_设fi，将流经采样电阻RS2的电流I_RS2fi作为比较信号，若符合I_设fi-T_Ifi<I_RS2fi<I_设fi+T_Ifi，则该频率fi下的电流输出值在正常范围内，否则输出电流不正常或连接系统有问题；

设在频率fi下容许流经RS1到RS2之间的电流减损值为T_损fi，T_损fi在上位机交互模块设置或者在FPGA处理模块内预设置，若符合I_RS1fi-I_RS2fi<T_损fi，则该频率fi下的电流减损值在正常范围内，否则在频率fi下流经RS1到RS2之间的电流减损值超出标准。

Images