CN114039643B - 基于SmartFusion2的通道时延自动化校准方法 - Google Patents

基于SmartFusion2的通道时延自动化校准方法 Download PDF

Info

Publication number
CN114039643B
CN114039643B CN202111233651.1A CN202111233651A CN114039643B CN 114039643 B CN114039643 B CN 114039643B CN 202111233651 A CN202111233651 A CN 202111233651A CN 114039643 B CN114039643 B CN 114039643B
Authority
CN
China
Prior art keywords
chip
delay
parameter
register
polling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111233651.1A
Other languages
English (en)
Other versions
CN114039643A (zh
Inventor
范玉婷
雷永刚
杜宏峰
曾定坤
严城
杨讷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Electronics Co ltd
Original Assignee
Shanghai Aerospace Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Electronics Co ltd filed Critical Shanghai Aerospace Electronics Co ltd
Priority to CN202111233651.1A priority Critical patent/CN114039643B/zh
Publication of CN114039643A publication Critical patent/CN114039643A/zh
Application granted granted Critical
Publication of CN114039643B publication Critical patent/CN114039643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18519—Operations control, administration or maintenance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明的基于SmartFusion2的通道时延自动化校准方法包括：AD9361芯片的初始化程序和参数配置程序固化在SmartFusion2芯片的ARM模块中；运行初始化程序，ARM模块通过SPI总线对AD9361芯片进行初始化；运行参数配置程序，ARM模块通过SPI总线对AD9361芯片进行参数配置，通过参数配置程序实现时延参数轮询；每轮询一组时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的数据；FPGA模块将实际接收的数据与预设数据进行对比，若不同，则返回进行下一组时延参数的轮询；若相同，则时延参数轮询结束，该组时延参数即为校准后的时延参数。本发明实现了通道时延校准自动化。

Description

基于SmartFusion2的通道时延自动化校准方法
技术领域
本发明涉及测控通信技术领域，具体涉及一种基于SmartFusion2的通道时延自动化校准方法。
背景技术
随着卫星测控通信的深入发展，对测控应答机的体积重量要求越来越敏感，对其内部FPGA芯片的集成化程度要求越来越高，对时延校准和测试的通用化与自动化要求也越来越高。现有的测控应答机内部FPGA芯片与时延校准方法主要有以下几种：
1)传统的测控应答机，电源、通道和基带系统独立设计，各自使用FPGA芯片或DSP芯片，占用很大一部分的重量和体积，功耗大，设计复杂度高，研发周期长；
2)随着小卫星和微小卫星的发展，测控应答机选用集成化程度较高的FPGA芯片，逐渐趋于体积小、重量轻，但所用的FPGA芯片依旧资源不足，无法满足较高的功能性能要求；
3)测控应答机逐渐利用AD9361作为接收发射通道，降低了通道模块的体积和实现难度，但AD9361对时延要求很高，目前的时延校准方法需要对时延参数进行手动调试，通用性、自动化程度不高。
总体来说，现有的测控应答机受FPGA芯片和通道设计等方面的影响，存在功能性能受体积重量限制、通道时延校准方法的自动化程度不高等缺点。
发明内容
本发明的目的在于提供一种基于SmartFusion2的通道时延自动化校准方法，实现通道时延校准的自动化。
为了达到上述的目的，本发明提供一种基于SmartFusion2的通道时延自动化校准方法，包括如下步骤：1)AD9361芯片的初始化程序和参数配置程序固化在SmartFusion2芯片的ARM模块中；2)上电后，运行AD9361芯片的初始化程序，ARM模块通过SPI总线对AD9361芯片进行初始化；3)运行AD9361芯片的参数配置程序，ARM模块通过SPI总线对AD9361芯片进行参数配置，通过参数配置程序实现时延参数轮询；4)每轮询一组时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的数据；5)FPGA模块将实际接收的数据与预设数据进行对比，若不同，则返回步骤3)进行下一组时延参数的轮询；若相同，则时延参数轮询结束，该组时延参数即为校准后的时延参数。
上述基于SmartFusion2的通道时延自动化校准方法，其中，通过设置AD9361芯片中寄存器的值实现时延参数轮询。
上述基于SmartFusion2的通道时延自动化校准方法，其中，时延参数包括接收时延参数和发射时延参数，时延参数自动化校准包括接收时延参数自动化校准和发射时延参数自动化校准。
上述基于SmartFusion2的通道时延自动化校准方法，其中，接收时延参数轮询采用AD9361芯片的自测模式，将AD9361芯片中0x3F4寄存器的值设置为0x09，由0x3F4寄存器内部产生一组固定的PN码code_ini传输给FPGA模块；通过修改AD9361芯片中0x006寄存器和0x007寄存器的值轮询接收时延参数，0x006寄存器和0x007寄存器的初始值都设置为0，每次轮询时在固定rx_data_clock_delay的情况下对rx_data_delay实现0～15递增。
上述基于SmartFusion2的通道时延自动化校准方法，其中，每轮询一组接收时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的码组code_rx；FPGA模块对接收到的码组code_rx与预设码组或预设码组的延时码组进行相关值计算，若相关值未出现峰值，则FLAG标志位置0，同时返回步骤3)进行下一组接收时延参数的轮询；若相关值出现峰值，则FLAG标志位置1，接收时延参数轮询结束，SmartFusion2芯片的ARM模块根据FLAG标志位，采用自动化校准结束时的接收时延参数对AD9361芯片进行参数配置。
上述基于SmartFusion2的通道时延自动化校准方法，其中，发射时延参数轮询采用AD9361芯片的回环模式，将AD9361芯片中0x3F4寄存器的值设为0x00，AD9361芯片中0x3F5寄存器的值设置为0x01，由FPGA模块生成一组固定变化的数传输给AD9361芯片；通过修改AD9361芯片中0x006寄存器和0x007寄存器的值轮询发射时延参数，0x006寄存器和0x007寄存器的初始值都设置为0，每次轮询时在固定tx_fb_clock_delay的情况下对tx_data_delay实现0～15递增。
上述基于SmartFusion2的通道时延自动化校准方法，其中，每轮询一组发射时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的数据；FPGA模块对实际接收的数据与预设数据进行异或计算，若异或结果为1，则FLAG标志位置0，同时返回步骤3)进行下一组发射时延参数的轮询；若异或结果为0，则FLAG标志位置1，发射时延参数轮询结束，SmartFusion2芯片的ARM模块根据FLAG标志位，采用自动化校准结束时的发射时延参数对AD9361芯片进行参数配置。
与现有技术相比，本发明的有益技术效果是：
本发明在利用SmartFusion2和AD9361平台实现测控应答机微型化的同时，通过时延参数轮询和数据比对反馈实现时延参数的自动化校准，与现有的通道时延校准方法相比，解决了功能性能受体积重量限制的问题，并实现了通道时延校准的自动化，降低了设计开发难度，并提高了通用性。
附图说明
本发明的基于SmartFusion2的通道时延自动化校准方法由以下的实施例及附图给出。
图1为本发明实施例的硬件系统框架。
图2为本发明实施例的基于SmartFusion2的通道时延自动化校准方法流程图。
具体实施方式
以下将结合图1～图2对本发明的基于SmartFusion2的通道时延自动化校准方法作进一步的详细描述。
本发明在利用SmartFusion2和AD9361平台实现测控应答机微型化的同时，通过时延参数轮询和数据比对反馈实现时延参数的自动化校准，提高通用性。
图1所示为本发明实施例的硬件系统框架。
参见图1，本实施例的硬件系统由SmartFusion2芯片和AD9361芯片组成。SmartFusion2芯片集ARM模块(PS端)和FPGA模块(PL端)于一体，ARM负责控制，FPGA负责信号数据的处理与反馈，集成化程度高，内存资源充足，体积、功耗小；AD9361芯片作为接收发射通道，集AD、DA、调制、滤波等为一体，用于通道设计中可降低体积重量。
本实施例的硬件系统接口与数据传输如下：
(1)硬件系统与外部组件的接口仅为发射接收接口，完成对信号数据的接收与发射；
(2)硬件系统内部接口为SmartFusion2芯片与AD9361芯片之间的接口，PS端通过GPIO(接口)输出复位信号至AD9361芯片，通过SPI总线对AD9361芯片进行配置；PL端通过普通IO(接口)接收AD9361芯片的信号数据以及向AD9361芯片发射信号数据；PL端可实现基带处理功能，对接收到的信号数据进行解扩解调等；
(3)在SmartFusion2内部，利用AXI总线实现PL端至PS端的数据比对标志交互。
图2所示为本发明实施例的基于SmartFusion2的通道时延自动化校准方法流程图。
参见图2，本实施例的基于SmartFusion2的通道时延自动化校准方法包括：
S1，AD9361芯片的初始化程序和参数配置程序固化在SmartFusion2芯片的PS端；
本发明通过AD9361芯片的参数配置程序实现时延参数自动化校准，所述时延参数包括接收时延参数和发射时延参数，即时延参数自动化校准包括接收时延参数自动化校准和发射时延参数自动化校准；时延参数自动化校准通过时延参数轮询和数据比对反馈实现；
S3，上电后，PS端运行AD9361芯片的初始化程序，通过SPI总线对AD9361芯片进行初始化；
S3，PS端运行AD9361芯片的参数配置程序，通过SPI总线对AD9361芯片进行参数配置，通过参数配置程序实现时延参数轮询，从而启动时延参数自动化校准；
时延参数自动化校准包括接收时延参数自动化校准和发射时延参数自动化校准；本实施例中，先进行接收时延参数自动化校准，再进行发射时延参数自动化校准，但本发明对此不作限制；
S3-1，接收时延参数自动化校准
S3-1-1，接收时延参数轮询；
接收时延参数轮询通过设置AD9361芯片中寄存器的值实现，具体为：
a1)采用AD9361芯片的自测模式，将AD9361芯片中0x3F4寄存器的值设置为0x09，由其内部产生一组固定的PN码code_ini传输给FPGA模块(即PL端)；
b1)通过修改AD9361芯片中0x006寄存器和0x007寄存器的值轮询接收时延参数，0x006寄存器和0x007寄存器的初始值都设置为0，每次轮询时在固定rx_data_clock_delay的情况下对rx_data_delay实现0～15递增；
S3-1-2，每轮询一组接收时延参数，SmartFusion2芯片的PL端接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的码组code_rx；
S3-1-3，FPGA模块(即PL端)对接收到的码组code_rx与预设码组或预设码组的延时码组进行相关值计算，若相关值未出现峰值，则FLAG标志位置0，同时返回步骤S3-1-1进行下一组接收时延参数的轮询；若相关值出现峰值，则FLAG标志位置1，接收时延参数轮询结束(即接收时延参数自动化校准结束)，PL端向PS端发送接收时延参数自动化校准结束标志，该组接收时延参数即为校准后的接收时延参数；
S3-2，发射时延参数自动化校准
S3-2-1，发射时延参数轮询；
同样地，发射时延参数轮询通过设置AD9361芯片中寄存器的值实现，具体为：
a2)采用AD9361芯片的回环模式，将AD9361芯片中0x3F4寄存器的值恢复为0x00，AD9361芯片中0x3F5寄存器的值设置为0x01，由FPGA模块生成一组固定变化的数传输给AD9361芯片；
b2)通过修改AD9361芯片中0x006寄存器和0x007寄存器的值轮询发射时延参数，0x006寄存器和0x007寄存器的初始值都设置为0，每次轮询时在固定tx_fb_clock_delay的情况下对tx_data_delay实现0～15递增；
S3-2-2，每轮询一组发射时延参数，SmartFusion2芯片的PL端接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的数据；
S3-2-3，FPGA模块对实际接收的数据与预设数据进行异或计算，若异或结果为1，则FLAG标志位置0，同时返回步骤S3-2-1进行下一组发射时延参数的轮询；若异或结果为0，则FLAG标志位置1，发射时延参数轮询结束(即发射时延参数自动化校准结束)，PL端向PS端发送发射时延参数自动化校准结束标志，该组发射时延参数即为校准后的发射时延参数；
S4，PS端向AD9361芯片输出校准后的接收时延参数与发射时延参数。
显然，本领域技术人员应当知道本发明中预设数据类型、参数轮询方式、数据对比方式、FPGA平台等改动都没有脱离本发明的精神和范围，均包含在本发明的意图之中。

Claims (7)

1.基于SmartFusion2的通道时延自动化校准方法，其特征在于，包括如下步骤：
1)AD9361芯片的初始化程序和参数配置程序固化在SmartFusion2芯片的ARM模块中；
2)上电后，运行AD9361芯片的初始化程序，ARM模块通过SPI总线对AD9361芯片进行初始化；
3)运行AD9361芯片的参数配置程序，ARM模块通过SPI总线对AD9361芯片进行参数配置，通过参数配置程序实现时延参数轮询；
4)每轮询一组时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的数据；
5)FPGA模块将实际接收的数据与预设数据进行对比，若不同，则返回步骤3)进行下一组时延参数的轮询；若相同，则时延参数轮询结束，该组时延参数即为校准后的时延参数。
2.如权利要求1所述的基于SmartFusion2的通道时延自动化校准方法，其特征在于，通过设置AD9361芯片中寄存器的值实现时延参数轮询。
3.如权利要求2所述的基于SmartFusion2的通道时延自动化校准方法，其特征在于，时延参数包括接收时延参数和发射时延参数，时延参数自动化校准包括接收时延参数自动化校准和发射时延参数自动化校准。
4.如权利要求3所述的基于SmartFusion2的通道时延自动化校准方法，其特征在于，接收时延参数轮询采用AD9361芯片的自测模式，将AD9361芯片中0x3F4寄存器的值设置为0x09，由0x3F4寄存器内部产生一组固定的PN码code_ini传输给FPGA模块；通过修改AD9361芯片中0x006寄存器和0x007寄存器的值轮询接收时延参数，0x006寄存器和0x007寄存器的初始值都设置为0，每次轮询时在固定rx_data_clock_delay的情况下对rx_data_delay实现0～15递增。
5.如权利要求4所述的基于SmartFusion2的通道时延自动化校准方法，其特征在于，每轮询一组接收时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的码组code_rx；FPGA模块对接收到的码组code_rx与预设码组或预设码组的延时码组进行相关值计算，若相关值未出现峰值，则FLAG标志位置0，同时返回步骤3)进行下一组接收时延参数的轮询；若相关值出现峰值，则FLAG标志位置1，接收时延参数轮询结束，SmartFusion2芯片的ARM模块根据FLAG标志位，采用自动化校准结束时的接收时延参数对AD9361芯片进行参数配置。
6.如权利要求3所述的基于SmartFusion2的通道时延自动化校准方法，其特征在于，发射时延参数轮询采用AD9361芯片的回环模式，将AD9361芯片中0x3F4寄存器的值设为0x00，AD9361芯片中0x3F5寄存器的值设置为0x01，由FPGA模块生成一组固定变化的数传输给AD9361芯片；通过修改AD9361芯片中0x006寄存器和0x007寄存器的值轮询发射时延参数，0x006寄存器和0x007寄存器的初始值都设置为0，每次轮询时在固定tx_fb_clock_delay的情况下对tx_data_delay实现0～15递增。
7.如权利要求6所述的基于SmartFusion2的通道时延自动化校准方法，其特征在于，每轮询一组发射时延参数，SmartFusion2芯片的FPGA模块接收AD9361芯片传输来的信号数据，根据时序关系进行处理后得到实际接收的数据；FPGA模块对实际接收的数据与预设数据进行异或计算，若异或结果为1，则FLAG标志位置0，同时返回步骤3)进行下一组发射时延参数的轮询；若异或结果为0，则FLAG标志位置1，发射时延参数轮询结束，SmartFusion2芯片的ARM模块根据FLAG标志位，采用自动化校准结束时的发射时延参数对AD9361芯片进行参数配置。
CN202111233651.1A 2021-10-22 2021-10-22 基于SmartFusion2的通道时延自动化校准方法 Active CN114039643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111233651.1A CN114039643B (zh) 2021-10-22 2021-10-22 基于SmartFusion2的通道时延自动化校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111233651.1A CN114039643B (zh) 2021-10-22 2021-10-22 基于SmartFusion2的通道时延自动化校准方法

Publications (2)

Publication Number Publication Date
CN114039643A CN114039643A (zh) 2022-02-11
CN114039643B true CN114039643B (zh) 2024-04-05

Family

ID=80135196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111233651.1A Active CN114039643B (zh) 2021-10-22 2021-10-22 基于SmartFusion2的通道时延自动化校准方法

Country Status (1)

Country Link
CN (1) CN114039643B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357295A (zh) * 2016-10-17 2017-01-25 天津光电通信技术有限公司 采用rf捷变收发器ad9361的船舶自动识别系统和实现方法
CN107395218A (zh) * 2017-07-10 2017-11-24 西安电子科技大学 基于fpga和射频捷变收发器的收发装置及设计方法
CN110798211A (zh) * 2019-09-30 2020-02-14 西南电子技术研究所（中国电子科技集团公司第十研究所） 并行adc采样系统传输路径延时误差的通用校准方法
CN111273252A (zh) * 2020-03-09 2020-06-12 上海无线电设备研究所 一种基于多块dds同步的去斜处理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9910125B2 (en) * 2016-03-04 2018-03-06 Keysight Technologies Singapore (Holdings) Pte. Ltd. Methods, systems, and computer readable media for adaptively calibrating test systems for different interconnects
WO2017184966A1 (en) * 2016-04-22 2017-10-26 University Of Florida Research Foundation, Inc. System and method for electronics timing delay calibration
KR102360495B1 (ko) * 2017-05-31 2022-02-09 삼성전자주식회사 캘리브레이션을 위한 방법 및 그 전자 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357295A (zh) * 2016-10-17 2017-01-25 天津光电通信技术有限公司 采用rf捷变收发器ad9361的船舶自动识别系统和实现方法
CN107395218A (zh) * 2017-07-10 2017-11-24 西安电子科技大学 基于fpga和射频捷变收发器的收发装置及设计方法
CN110798211A (zh) * 2019-09-30 2020-02-14 西南电子技术研究所（中国电子科技集团公司第十研究所） 并行adc采样系统传输路径延时误差的通用校准方法
CN111273252A (zh) * 2020-03-09 2020-06-12 上海无线电设备研究所 一种基于多块dds同步的去斜处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于SmartFusion2的星载CAN总线设计与实现;陈世淼;电子设计工程;20210720;第第29卷卷(第2021年第14期期);1-4 *

Also Published As

Publication number Publication date
CN114039643A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US7343147B2 (en) Method and apparatus for powering and loading software into a battery-less electronic device
US20160050513A1 (en) Rf front-end architecture for machine-to-machine applications
CN105337680A (zh) 一种高精度网络时间统一装置及方法
CN110350946A (zh) 一种基于soc芯片的扩频应答机及实现方法
US10452600B2 (en) Assemblable wireless internet connected apparatus and integrated function system
CN114039643B (zh) 基于SmartFusion2的通道时延自动化校准方法
CN107148070A (zh) 一种自调节增益Beacon设备及方法
CN104636306A (zh) 一种基于单片机的rffe主设备接口移植装置及方法
US11057829B2 (en) Power saving for non-trigger-based ranging
CN218273390U (zh) 一种基于fpga的soc原型验证装置
CN108282493B (zh) 一种无线时钟模块及无线校时方法
CN212275985U (zh) 基于窄带物联网的低功耗亚米级通信导航定位装置
US20170302319A1 (en) Wearable devices and methods for data transmission and reception therewith
CN109510671B (zh) 无线通信模块的设置方法及系统、测试方法及系统
WO2021138240A1 (en) Avoiding mac padding of trigger-based ppdu
CN106788560A (zh) 一种基于sx1278的数传电台
CN214851221U (zh) 基于5g模组的开发板
CN220210468U (zh) 移动通信透传装置
CN209858740U (zh) 一种短报文功能和精确定位功能二合一的北斗电路
Romanov et al. Enabling Time-Synchronized Hybrid Networks With Low-Cost IoT Modules
Cao et al. Design of a DSRC based embedded system for intelligent transportation
CN214896589U (zh) 一种串口转usb转换电路
CN204256007U (zh) 一种智能电表
US11706663B2 (en) Avoiding media access control padding of trigger-based physical layer convergence protocol data unit
CN215601338U (zh) 一种用于洗涤及烘干设备的物联网通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant