CN114003282A - 一种基于全局锁的指令执行方法、计算设备及存储介质 - Google Patents

Abstract

本发明公开了一种基于全局锁的指令执行方法、计算设备及存储介质。方法包括步骤：将应用在内部存储器中的存储数据的第一存储指令提交到处理器；当处理器不能正常执行第一存储指令时，根据数据存储异常消息生成第二存储指令；获取全局锁，并对执行存储指令的过程进行加锁；通过处理器执行第二存储指令在内部存储器中存储数据；当接收到在内部存储器中读取数据的第一读取指令时，获取全局锁；若全局锁被占用，不能获取全局锁时，则再次获取全局锁；若获取到全局锁，则对执行读取指令的过程进行加锁；通过处理器执行第一读取指令从内部存储器中读取数据。本发明能够使数据访存的原子性不丢失，从而避免某些特殊应用程序运行异常问题。

Description

一种基于全局锁的指令执行方法、计算设备及存储介质

技术领域

本发明涉及计算机指令执行领域，特别涉及一种基于全局锁的指令执行方法、计算设备及存储介质。

背景技术

随着计算机技术的不断发展，开发出越来越多的应用。相应的，应用的数据也越来越多，数据结构也越来越复杂。因此，系统对内存中复杂数据结构的访存性能也越来越重要，直接影响着关键应用程序的运行速度。在数据存储时，经常会出现特殊的存储情况，应用在访存这些存储的数据时，处理器不支持对数据的特殊的访存指令，会出现报错的情况，处理器无法直接处理这类访存指令操作数据。

为此，在现有技术中，为了访问这些存储数据，采用改变数据访存指令，这样应用访问这些数据的指令就变成正常指令，处理器能够执行进行数据的访存。这其中一种方案是将原本跨界的访存指令转化为两条对界的访存指令，通过执行两条对界的访存指令，即可成功存储或读取完整的数据。

但是这种方式将一次内存访问转换为了多次内存访问，因此实质上改变了应用程序的内存访问模型。对于某些特殊的应用场景，一次内存访问的原子性，被多次内存访问所破坏，如果应用程序依赖于内存访问的原子性，在这种情况下，就会因为原子性的破坏，从而导致数据出现误差或者错误，严重时可导致应用程序运行异常。

为此，需要一种新的基于全局锁的指令执行方法。

发明内容

为此，本发明提供一种基于全局锁的指令执行方法，以力图解决或者至少缓解上面存在的问题。

根据本发明的一个方面，提供一种基于全局锁的指令执行方法，适于在计算设备中执行，计算设备包括处理器、内部存储器，并运行有一个或多个应用，内部存储器的存储区域映射为存储空间，且应用以存储空间中的存储地址来读写内部存储器中的数据，方法包括步骤：将应用在内部存储器中的存储数据的第一存储指令提交到处理器；当处理器由于第一存储指令所存储数据的存储地址不能正常执行第一存储指令时，根据处理器产生的数据存储异常消息生成第二存储指令，第二存储指令适于存储第一存储指令要存储的数据，且处理器在执行第二存储指令时不会产生数据存储异常消息；获取全局锁，并对执行存储指令的过程进行加锁；通过处理器执行第二存储指令在内部存储器中存储数据；当接收到在内部存储器中读取数据的第一读取指令时，获取全局锁；若全局锁被占用，不能获取全局锁时，则再次获取全局锁；若获取到全局锁，则对执行读取指令的过程进行加锁；通过处理器执行第一读取指令从内部存储器中读取数据。

可选地，在根据本发明的方法中，根据处理器产生的数据存储异常消息生成第二存储指令包括步骤：根据第一存储指令的存储地址生成前半段存储指令和后半端存储指令，前半段存储指令和后半段存储指令，分别适于根据前半段地址和半段地址存储数据；将前半段存储指令和后半段存储指令作为第二存储指令。

可选地，在根据本发明的方法中，还包括步骤：若全局锁被占用，不能获取全局锁时，则再次获取全局锁；若获取到全局锁，则通过第二存储指令存储数据。

可选地，在根据本发明的方法中，通过存储器执行第二存储指令在内部存储器中存储数据包括步骤：根据数据生成前半段数据和后半段数据；通过处理器执行前半段存储指令，根据前半段地址存储前半段数据；通过处理器执行后半段存储指令，根据后半段地址存储后半段数据。

可选地，在根据本发明的方法中，还包括步骤：通过处理器在内部存储器中存储完毕数据后，释放全局锁，以便处理器其他线程获取全局锁并读取数据。

可选地，在根据本发明的方法中，第一读取指令包括前半段读取指令和后半段读取指令，通过所述第一读取指令读取数据包括步骤：通过处理器执行前半段读取指令，根据前半段地址读取存储的前半段数据；通过处理器执行后半段读取指令，根据后半段地址读取存储的后半段数据；将从前半段地址读取的前半段数据与从后半段地址中读取的后半段数据进行组合得到数据。

可选地，在根据本发明的方法中，还包括步骤：通过处理器在所述内部存储器中读取完毕数据后，释放全局锁，以便处理器其他线程获取全局锁并存储数据。

可选地，在根据本发明的方法中，还包括步骤：若接收到第二读取指令，将第二读取指令提交到处理器；当处理器由于第二读取指令所读取数据的地址不能正常执行第二读取指令时，根据处理器产生的数据访问异常消息生成第一读取指令，第一读取指令适于读取第二读取指令要读取的数据，且处理器在执行第一读取指令时不会产生数据读取异常消息。

可选地，在根据本发明的方法中，根据处理器产生的数据访问异常消息生成第一读取指令包括步骤：根据第二读取指令的存储地址生成前半段读取指令和后半段读取指令，前半段读取指令和后半段读取指令，分别适于根据前半段地址和后半段地址读取数据；将前半段读取指令和后半段读取指令作为第一读取指令。

可选地，在根据本发明的方法中，第一存储指令包括不对界存储指令，前半段存储指令和后半段存储指令包括对界存储指令。

可选地，在根据本发明的方法中，第二读取指令包括不对界读取指令，前半段读取指令和后半段读取指令包括对界读取指令。

根据本发明的另一方面，提供了一种计算设备，包括：一个或多个处理器；存储器；以及一个或多个程序，其中一个或多个程序存储在存储器中并被配置为由一个或多个处理器执行，一个或多个程序包括用于执行根据本发明的一种基于全局锁的指令执行方法的指令。

根据本发明的再一个方面，提供了一种存储一个或多个程序的计算机可读存储介质，一个或多个程序包括指令，该指令当由计算设备执行时，使得计算设备执行根据本发明的一种基于全局锁的指令执行方法中的方法。

本发明中的基于全局锁的指令执行方法，适于在计算设备中执行，计算设备包括处理器、内部存储器，并运行有一个或多个应用，包括步骤：将应用在内部存储器中的存储数据的第一存储指令提交到处理器，当处理器由于第一存储指令所存储数据的存储地址不能正常执行第一存储指令时，根据处理器产生的数据存储异常消息生成第二存储指令，第二存储指令适于存储第一存储指令要存储的数据，且处理器在执行第二存储指令时不会产生数据存储异常消息。为了避免在存储数据的同时，有处理器的其他核心的线程执行数据读取指令，从还未完成数据存储的位置读取到不完整的数据，使应用运行发成错误，首先需要获取全局锁，并对执行存储指令的过程进行加锁。再通过处理器执行第二存储指令在内部存储器中存储数据。当接收到在内部存储器中读取数据的第一读取指令时，获取全局锁。若全局锁被占用，不能获取全局锁时，则再次获取全局锁。全局锁被占用，不能获取全局锁，表示当前存储位置正在存储或读取数据，此时读取数据会破坏数据的完整性，读取到错误的数据，因此不能读取数据。若获取到全局锁，则对执行读取指令的过程进行加锁，通过处理器执行第一读取指令从所述内部存储器中读取数据。若获取到全局锁，则通过第一读取指令读取数据，表明此时数据存储或读取已经完成，可以正常读取数据。本发明能够约束应用程序的内存访问模型被改变进而引起的边缘效应，使数据访存的原子性不丢失，从而避免由于这类边缘效应导致的某些特殊应用程序运行异常问题，进而提高应用程序的稳定性和整个系统的兼容性。

附图说明

为了实现上述以及相关目的，本文结合下面的描述和附图来描述某些说明性方面，这些方面指示了可以实践本文所公开的原理的各种方式，并且所有方面及其等效方面旨在落入所要求保护的主题的范围内。通过结合附图阅读下面的详细描述，本发明公开的上述以及其它目的、特征和优势将变得更加明显。遍及本公开，相同的附图标记通常指代相同的部件或元素。

图1示出了根据本发明一个示范性实施例的计算设备中部署处理器和内部存储器的结构示意图；

图2示出了根据本发明一个示范性实施例的计算设备200的结构框图；

图3示出了根据本发明一个示范性实施例的基于全局锁的指令执行方法300的流程示意图；

图4示出了根据本发明一个示范性实施例的生成第二存储指令的示意图；以及

图5示出了根据本发明一个示范性实施例的破坏指令原子性的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。相同的附图标记通常指代相同的部件或元素。

图1示出了根据本发明一个示范性实施例的计算设备中部署处理器和内部存储器的结构示意图。如图1所示，计算设备200中包括处理器204和内部存储器140。计算设备200中还安装有操作系统220，操作系统220上运行有应用110。本发明对操作系统220的具体类型不做限制。图1所示的应用数量仅为示例性的。对操作系统220上运行的应用数量和类型不做限制。内部存储器140中适于存储操作系统220以及应用110的运行数据，处理器204适于处理这些运行数据。

图1中计算设备200的具体结构由图2进行详细说明。图2示出了根据本发明一个示范性实施例的计算设备200的结构框图。如图2所示，在基本的配置202中，计算设备200典型地包括系统存储器206和一个或者多个处理器204。存储器总线208可以用于在处理器204和系统存储器206之间的通信。

取决于期望的配置，处理器204可以是任何类型的处理，包括但不限于：微处理器(μP)、微控制器(μC)、数字信息处理器(DSP)或者它们的任何组合。处理器204可以包括诸如一级高速缓存210和二级高速缓存212之类的一个或者多个级别的高速缓存、处理器核心214和寄存器216。示例的处理器核心214可以包括运算逻辑单元(ALU)、浮点数单元(FPU)、数字信号处理核心(DSP核心)或者它们的任何组合。示例的存储器控制器218可以与处理器204一起使用，或者在一些实现中，存储器控制器218可以是处理器204的一个内部部分。

取决于期望的配置，系统存储器206可以是任意类型的存储器，包括但不限于：易失性存储器(诸如RAM)、非易失性存储器(诸如ROM、闪存等)或者它们的任何组合。系统存储器206可以包括操作系统220、一个或者多个程序222以及程序数据228。在一些实施方式中，程序222可以布置为在操作系统上由一个或者多个处理器204利用程序数据228执行根据本发明的方法300的指令223。

计算设备200还可以包括储存接口总线234。储存接口总线234实现了从储存设备232(例如，可移除储存器236和不可移除储存器238)经由总线/接口控制器230到基本配置202的通信。操作系统220、程序222以及数据224的至少一部分可以存储在可移除储存器236和/或不可移除储存器238上，并且在计算设备200上电或者要执行程序222时，经由储存接口总线234而加载到系统存储器206中，并由一个或者多个处理器204来执行。

计算设备200还可以包括有助于从各种接口设备(例如，输出设备242、外设接口244和通信设备246)到基本配置202经由总线/接口控制器230的通信的接口总线240。示例的输出设备242包括图形处理单元248和音频处理单元250。它们可以被配置为有助于经由一个或者多个A/V端口252与诸如显示器或者扬声器之类的各种外部设备进行通信。示例外围接口244可以包括串行接口控制器254和并行接口控制器256，它们可以被配置为有助于经由一个或者多个I/O端口258和诸如输入设备(例如，键盘、鼠标、笔、语音输入设备、触摸输入设备)或者其他外设(例如打印机、扫描仪等)之类的外部设备进行通信。示例的通信设备246可以包括网络控制器260，其可以被布置为以便经由一个或者多个通信端口264与一个或者多个其他计算设备262通过网络通信链路的通信。

网络通信链路可以是通信介质的一个示例。通信介质通常可以体现为在诸如载波或者其他传输机制之类的调制数据信号中的计算机可读指令、数据结构、程序模块，并且可以包括任何信息递送介质。“调制数据信号”可以这样的信号，它的数据集中的一个或者多个或者它的改变可以在信号中编码信息的方式进行。作为非限制性的示例，通信介质可以包括诸如有线网络或者专线网络之类的有线介质，以及诸如声音、射频(RF)、微波、红外(IR)或者其它无线介质在内的各种无线介质。这里使用的术语计算机可读介质可以包括存储介质和通信介质二者。

在根据本发明的计算设备200中，程序222包括基于全局锁的指令执行方法300的多条程序指令，这些程序指令可以指示处理器204执行本发明的计算设备200中运行基于全局锁的指令执行方法300中的部分步骤，以便计算设备200中的各部分通过执行基于全局锁的指令执行方法300来执行指令。

计算设备200可以实现为服务器，例如文件服务器240、数据库250、服务器、应用程序服务器等，这些电子设备可以是诸如个人数字助理(PDA)、无线网络浏览设备、应用专用设备、或者可以包括上面任何功能的混合设备。可以实现为包括桌面计算机和笔记本计算机配置的个人计算机，也在一些实施例中，计算设备200被配置执行基于全局锁的指令执行方法300。

图3示出了根据本发明一个示范性实施例的基于全局锁的指令执行方法300的流程示意图。本发明中的基于全局锁的指令执行方法300适于在计算设备中执行，并进一步的适于由如图1所示的操作系统220中执行。如图3所示，基于全局锁的指令执行方法300始于步骤S310，将应用110在内部存储器140中的存储数据的第一存储指令提交到处理器204。应用110需要在内部存储器140中存储数据时，需要经由操作系统220将存储数据的第一存储指令提交到处理器204执行。内部存储器140的存储区域映射为存储空间，且应用110以存储空间中的存储地址来在内部存储器140中存储数据。

随后，执行步骤S320，当处理器204由于第一存储指令所存储数据的存储地址不能正常执行第一存储指令时，根据处理器204产生的数据存储异常消息生成第二存储指令，第二存储指令适于存储第一存储指令要存储的数据，且处理器204在执行第二存储指令时不会产生数据存储异常消息

根据本发明的一个实施例，当存储地址在内部存储器140中不对界时，处理器204无法执行该特殊的操作指令，便会产生数据存储异常消息。第一存储指令包括不对界存储指令。当应用110要读取的数据在内部存储器140中存储不对界时，第一操作指令便为不对界内存访问指令，数据存储异常消息即为不对界内存存储异常。不对界是指数据在内存中存放的起始位置与该类型数据在内存中顺序存放的自然边界不对齐。例如某32位的寄存器，当正常存放数据时，该寄存器完整存放一个32位的数据，数据存放的首地址即为寄存器的首地址。但当存储不对界时，该计算器只存放32位数据的一部分，32位数据的首地址与寄存器的首地址发生偏移，数据的首地址在寄存器的中间某个地址。32位数据的另一部分顺延存放到下一个寄存器中。或者某32位的寄存器，处理器204支持一次读取16位数据，当16位数据的首地址在32位的寄存器的中间部分，即产生16位数据的跨界存储，该处理器204不能正常读取该数据。处理器204不能将分开存放的16位的数据根据一个指令将数据完全取出，因此处理器204会抛出异常。不对界内存存储异常指在不支持直接存储不对界数据的处理器204上，直接存储不对界的数据，将使处理器204抛出异常。

图4示出了根据本发明一个示范性实施例的生成第二存储指令的示意图。如图4所示，对不对界访存指令进行转换时，先执行指令分解计算序列，根据第一存储指令的存储地址生成前半段存储指令和后半端存储指令，前半段存储指令和后半段存储指令，分别适于根据前半段地址和半段地址存储数据，最后将前半段存储指令和后半段存储指令作为第二存储指令。前半段存储指令和后半段存储指令包括对界存储指令。

在上述指令转换过程中，由于改变了应用110的内存访问模型，将一次内存操作拆开成了多个，从而导致了边缘效应，特别地，导致了内存访问原子性的改变。当应用110的运行逻辑的正确性，依赖于原子性的假设时，由于原子性的缺失，就会导致应用110运行异常。

图5示出了根据本发明一个示范性实施例的破坏指令原子性的示意图。如图5所示，由于前半访存指令和后半访存指令是两个独立的操作，不存在原子性，他们之间存在视界间隙，可以插入其他视界。如果它视界中有其他处理核心的线程执行访存写入操作，就会破坏数据的完整性，可能导致应用110运行异常。

因此，需要执行步骤S330，获取全局锁，并对执行存储指令的过程进行加锁。全局锁用于对执行存储指令的过程和执行读取指令的过程进行加锁，使在内部存储器的同一地址不能同时存储和读取数据。全局锁只有一个，任何线程需要执行读取或存储指令时，必须先获取全局锁，在进行读取数据或存储数据。全局锁的唯一性保证了不能同时读取数据和存储数据，保证数据读取过程的安全性。存储指令包括第一存储指令和第二存储指令，读取指令包括第一读取指令和第二读取指令。对执行存储指令的过程进行加锁后，在内部存储器中存储指令的存储地址下，就不能够进行数据读取操作，避免读取数据时破坏数据的完整性，读取到错误的数据。

根据本发明的一个实施例，此时获取全局锁时，若全局锁被占用，不能获取全局锁时，则再次获取全局锁。全局锁被占用表示该存储地址的数据正在被读取或存储，此时写入数据会导致存储错误。应该需要再次获取全局锁，若获取到全局锁，则通过第二存储指令存储数据。若获取到全局锁，则代表该存储地址的数据已经完成读取或存储，可以写入新的数据。若全局锁依然被占用不能获取全局锁时，则继续获取全局锁，直到全局解除占用，获取到全局锁为止。持续获取全局锁的过程中，其他获取有全局锁的线程正在读取或存储数据，完成数据的读取或存储后，即可释放全局锁。

随后，执行步骤S340，通过处理器执行第二存储指令在内部存储器140中存储数据。具体的，先根据数据生成前半段数据和后半段数据，再通过处理器204执行前半段存储指令，根据前半段地址存储前半段数据，最后通过处理器204执行后半段存储指令，根据后半段地址中存储后半段数据。

通过处理器204在内部存储器140中存储完毕数据后，释放写锁，以便处理器其他线程获取读锁并读取数据。

在存储数据的过程中，若有线程执行访存数据的指令，要在当前进行写数据的存储区段进行操作，则执行步骤S350，以保护写数据过程的原子性。当接收到在内部存储器中读取数据的第一读取指令时，获取全局锁。若或取到全局锁，则表示该存储区段已经完成数据存储或读写，可以正常读取数据。

随后，执行步骤S360，若全局锁被占用，不能获取全局锁时，则再次获取全局锁。若全局锁被占用，则表示该存储区段正在进行数据存储或数据读取，此时若读取数据，会读取到错误的，不完整的数据。再次获取全局锁，即再次判断数据是否存储或读取完成。

若此时仍然不能获取全局锁，则继续获取全局锁，继续判断数据是否存储或读取完成，直到数据存储或读取完成，能够获取全局锁为止。在不断重复获取全局锁的过程中，也在写数据或读数据，当写数据或读数据完成时，就可以正常读取数据，退出循环，从而能够防止读取到错误的数据。

随后，执行步骤S370，若获取到全局锁，则对执行读取指令的过程进行加锁。对执行读取指令的过程进行加锁后，在内部存储器中读取指令的读取地址下，就不能够进行数据存储操作，避免存储数据时出现存储数据错误，以及破坏数据的完整性，读取到错误的数据，因此不能写入数据。

最后，执行步骤S380，通过处理器执行第一读取指令从内部存储器中读取数据。读取数据时，通过处理器204执行前半段读取指令，根据前半段地址读取存储的前半段数据；通过处理器204执行后半段指令，根据后半段地址读取出存储的后半段数据；接着将从前半段地址读取的前半段数据与从所述后半段地址中读取的后半段数据进行组合得到数据。对前半段数据和后半段数据进行组合整理时，根据前半段数据和后半段数据的数据结构，将获得的前半段数据和后半段数据进行移位、与、或等逻辑位操作，将需要的数据从对界访存指令获得的数据中截取出来并对齐。

通过处理器204在内部存储器140中读取完毕数据后，释放全局锁，以便处理器其他线程获取全局锁并存储数据。

根据本发明的一个实施例，在进行指令转换时，当执行指令流中的某个指令为不对界访存指令时，会将其进行转换得到对界访存指令。并遍历指令流后的所有指令，将后续的不对界访存指令进行转换得到对界访存指令。不对界访存指令包括不对界读取指令和不对界存储指令，对界访存指令包括对界读取指令和对界存储指令。

若接收到指令流中的第二读取指令，该第二读取指令包括未进行转换的不对界读取指令，先将第二读取指令提交到处理器204。当处理器204由于第二读取指令所读取数据的地址不能正常执行第二读取指令时，根据处理器204产生的数据访问异常消息生成第一读取指令，第一读取指令适于读取第二读取指令要读取的数据，且处理器204在执行第一读取指令时不会产生数据读取异常消息。

根据处理器204产生的数据访问异常消息生成第一读取指令时，先执行指令分解序列，根据第二读取指令的存储地址生成前半段读取指令和后半段读取指令，前半段读取指令和后半段读取指令，分别适于根据前半段地址和后半段地址读取数据，将前半段读取指令和后半段读取指令作为第一读取指令。

本发明中的基于全局锁的指令执行方法，适于在计算设备中执行，计算设备包括处理器、内部存储器，并运行有一个或多个应用，包括步骤：将应用在内部存储器中的存储数据的第一存储指令提交到处理器，当处理器由于第一存储指令所存储数据的存储地址不能正常执行第一存储指令时，根据处理器产生的数据存储异常消息生成第二存储指令，第二存储指令适于存储第一存储指令要存储的数据，且处理器在执行第二存储指令时不会产生数据存储异常消息。为了避免在存储数据的同时，有处理器的其他核心的线程执行数据读取指令，从还未完成数据存储的位置读取到不完整的数据，使应用运行发成错误，首先需要获取全局锁，并对执行存储指令的过程进行加锁。再通过处理器执行第二存储指令在内部存储器中存储数据。当接收到在内部存储器中读取数据的第一读取指令时，获取全局锁。若全局锁被占用，不能获取全局锁时，则再次获取全局锁。全局锁被占用，不能获取全局锁，表示当前存储位置正在存储或读取数据，此时读取数据会破坏数据的完整性，读取到错误的数据，因此不能读取数据。若获取到全局锁，则对执行读取指令的过程进行加锁，通过处理器执行第一读取指令从所述内部存储器中读取数据。若获取到全局锁，则通过第一读取指令读取数据，表明此时数据存储或读取已经完成，可以正常读取数据。本发明能够约束应用程序的内存访问模型被改变进而引起的边缘效应，使数据访存的原子性不丢失，从而避免由于这类边缘效应导致的某些特殊应用程序运行异常问题，进而提高应用程序的稳定性和整个系统的兼容性。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多特征。

本领域那些技术人员应当理解在本文所公开的示例中的设备的模块或单元或组间可以布置在如该实施例中所描述的设备中，或者可替换地可以定位在与该示例中的设备不同的一个或多个设备中。前述示例中的模块可以组合为一个模块或者此外可以分成多个子模块。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组间组合成一个模块或单元或组间，以及此外可以把它们分成多个子模块或子单元或子组间。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。

此外，所述实施例中的一些在此被描述成可以由计算机系统的处理器或者由执行所述功能的其它装置实施的方法或方法元素的组合。因此，具有用于实施所述方法或方法元素的必要指令的处理器形成用于实施该方法或方法元素的装置。此外，装置实施例的在此所述的元素是如下装置的例子：该装置用于实施由为了实施该发明的目的的元素所执行的功能。

这里描述的各种技术可结合硬件或软件，或者它们的组合一起实现。从而，本发明的方法和设备，或者本发明的方法和设备的某些方面或部分可采取嵌入有形媒介，例如软盘、CD-ROM、硬盘驱动器或者其它任意机器可读的存储介质中的程序代码(即指令)的形式，其中当程序被载入诸如计算机之类的机器，并被所述机器执行时，所述机器变成实践本发明的设备。

在程序代码在可编程计算机上执行的情况下，计算设备一般包括处理器、处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件)，至少一个输入装置，和至少一个输出装置。其中，存储器被配置用于存储程序代码；处理器被配置用于根据该存储器中存储的所述程序代码中的指令，执行本发明的基于全局锁的指令执行方法。

以示例而非限制的方式，计算机可读介质包括计算机存储介质和通信介质。计算机可读介质包括计算机存储介质和通信介质。计算机存储介质存储诸如计算机可读指令、数据结构、程序模块或其它数据等信息。通信介质一般以诸如载波或其它传输机制等已调制数据信号来体现计算机可读指令、数据结构、程序模块或其它数据，并且包括任何信息传递介质。以上的任一种的组合也包括在计算机可读介质的范围之内。

如在此所使用的那样，除非另行规定，使用序数词“第一”、“第二”、“第三”等等来描述普通对象仅仅表示涉及类似对象的不同实例，并且并不意图暗示这样被描述的对象必须具有时间上、空间上、排序方面或者以任意其它方式的给定顺序。

尽管根据有限数量的实施例描述了本发明，但是受益于上面的描述，本技术领域内的技术人员明白，在由此描述的本发明的范围内，可以设想其它实施例。此外，应当注意，本说明书中使用的语言主要是为了可读性和教导的目的而选择的，而不是为了解释或者限定本发明的主题而选择的。因此，在不偏离所附权利要求书的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。对于本发明的范围，对本发明所做的公开是说明性的，而非限制性的，本发明的范围由所附权利要求书限定。

Claims (13)

1.一种基于全局锁的指令执行方法，适于在计算设备中执行，所述计算设备包括处理器、内部存储器，并运行有一个或多个应用，所述内部存储器的存储区域映射为存储空间，且所述应用以所述存储空间中的存储地址来读写所述内部存储器中的数据，所述方法包括步骤：

将所述应用在所述内部存储器中的存储数据的第一存储指令提交到所述处理器；

当所述处理器由于所述第一存储指令所存储数据的存储地址不能正常执行第一存储指令时，根据所述处理器产生的数据存储异常消息生成第二存储指令，所述第二存储指令适于存储所述第一存储指令要存储的数据，且所述处理器在执行所述第二存储指令时不会产生数据存储异常消息；

获取全局锁，并对执行存储指令的过程进行加锁；

通过所述处理器执行所述第二存储指令在所述内部存储器中存储数据；

当接收到在所述内部存储器中读取数据的第一读取指令时，获取全局锁；

若所述全局锁被占用，不能获取全局锁时，则再次获取全局锁；

若获取到全局锁，则对执行读取指令的过程进行加锁；

通过所述处理器执行所述第一读取指令从所述内部存储器中读取数据。

2.如权利要求1所述的方法，其中所述根据所述处理器产生的数据存储异常消息生成第二存储指令包括步骤：

根据所述第一存储指令的存储地址生成前半段存储指令和后半端存储指令，所述前半段存储指令和后半段存储指令，分别适于根据前半段地址和半段地址存储数据；

将所述前半段存储指令和后半段存储指令作为第二存储指令。

3.权利要求2所述的方法，其中，所述方法还包括步骤：

若所述全局锁被占用，不能获取全局锁时，则再次获取全局锁；

若获取到全局锁，则通过第二存储指令存储数据。

4.如权利要求3所述的方法，其中，所述通过所述存储器执行所述第二存储指令在所述内部存储器中存储数据包括步骤：

根据所述数据生成前半段数据和后半段数据；

通过所述处理器执行所述前半段存储指令，根据所述前半段地址存储所述前半段数据；

通过所述处理器执行所述后半段存储指令，根据所述后半段地址存储所述后半段数据。

5.权利要求4所述的方法，其中，所述方法还包括步骤：

通过所述处理器在所述内部存储器中存储完毕数据后，释放全局锁，以便处理器其他线程获取全局锁并读取数据。

6.如权利要求5所述的方法，其中，所述第一读取指令包括前半段读取指令和后半段读取指令，所述通过所述第一读取指令读取数据包括步骤：

通过所述处理器执行所述前半段读取指令，根据所述前半段地址读取存储的前半段数据；

通过所述处理器执行所述后半段读取指令，根据所述后半段地址读取存储的后半段数据；

将从所述前半段地址读取的前半段数据与从所述后半段地址中读取的后半段数据进行组合得到数据。

7.如权利要求6所述的方法，其中，所述方法还包括步骤：

通过所述处理器在所述内部存储器中读取完毕数据后，释放全局锁，以便处理器其他线程获取全局锁并存储数据。

8.如权利要求1-7所述的方法，还包括步骤：

若接收到第二读取指令，将所述第二读取指令提交到所述处理器；

当所述处理器由于所述第二读取指令所读取数据的地址不能正常执行第二读取指令时，根据所述处理器产生的数据访问异常消息生成第一读取指令，所述第一读取指令适于读取所述第二读取指令要读取的数据，且所述处理器在执行所述第一读取指令时不会产生数据读取异常消息。

9.如权利要求8所述的方法，其中，所述根据所述处理器产生的数据访问异常消息生成第一读取指令包括步骤：

根据所述第二读取指令的存储地址生成前半段读取指令和后半段读取指令，所述前半段读取指令和后半段读取指令，分别适于根据前半段地址和后半段地址读取数据；

将所述前半段读取指令和后半段读取指令作为第一读取指令。

10.如权利要求1-9中任一项所述的方法，其中，所述第一存储指令包括不对界存储指令，所述前半段存储指令和后半段存储指令包括对界存储指令。

11.如权利要求1-10中任一项所述的方法，其中，所述第二读取指令包括不对界读取指令，所述前半段读取指令和后半段读取指令包括对界读取指令。

12.一种计算设备，包括：

一个或多个处理器；

存储器；以及

一个或多个装置，所述一个或多个装置包括用于执行根据权利要求1-11中任一项所述的方法的指令。

13.一种存储一个或多个程序的计算机可读存储介质，所述一个或多个程序包括指令，所述指令当由计算设备执行时，使得所述计算设备执行根据权利要求1-11中任一项所述的方法。

Images