CN113985797A - 基于fpga的声学多普勒测流仪架构 - Google Patents

Abstract

本发明涉及基于FPGA的声学多普勒测流仪架构，该方案包括依次连接的采集模块、混频模块、低通滤波模块以及降采样模块，还包括逻辑控制模块、软核微CPU及FPGA内部数据总线；采集模块、混频模块、低通滤波模块、降采样模块、软核微CPU以及FPGA内部数据总线均与逻辑控制模块连接。本发明用软核微CPU代替外部的DSP/MCU，节省了硬件成本，减少核心处理芯片数量提高了设备可靠性，同时一路信号处理链路给多路波束进行分时复用使用，极大减小了对FPGA逻辑资源需求降低了物料成本，同时具备较大的波束数量可扩展性。

Description

基于FPGA的声学多普勒测流仪架构

技术领域

本发明涉及FPGA技术领域，具体涉及基于FPGA的声学多普勒测流仪架构。

背景技术

目前的多普勒声学测流仪由发射电路通过水声换能器发射声波，声波遇到水体中的悬浮颗粒物质产生回波，因悬浮颗粒物质的流动，回波信号具有多普勒偏移，该回波的微弱信号被水声换能器接收，经由接收电路进行调理放大后，进行基于水声算法的数字信号处理，采用复自相关算法进行计算，复自相关算法主要是利用两段回波信号之间的相位关系，通过相位的瞬时导数求得频率信息，从而最终达到对一系列水层的流速进行测量的目的。

然而目前的多普勒声学测流仪主要采用FPGA+ DSP/MCU（即主从处理器）方案来完成信号处理与仪器控制功能，其中FPGA主要负责信号接收链路的数据采集、正交解调、降采样等可并行处理的功能，DSP负责状态控制、数据通信和复相关数据处理等功能，信号发射链路的波形生成输出功能在FPGA或DSP中实现都有可见。根据测流仪原理和数据处理特点，其信号处理电路数据量大，实时处理要求高，导致硬件性能要求较高，提升了硬件成本，而且按照现有技术架构，每一路波束均配置一路信号处理链路，造成较大FPGA逻辑资源需求，进一步增加了芯片成本。

综上，亟待一种能够显著降低硬件成本的基于FPGA的声学多普勒测流仪架构。

发明内容

本发明的目的是针对现有技术中存在的上述问题，提供了一种基于FPGA的声学多普勒测流仪架构。

为了实现上述发明目的，本发明采用了以下技术方案：基于FPGA的声学多普勒测流仪架构包括依次连接的采集模块、混频模块、低通滤波模块以及降采样模块，还包括逻辑控制模块、软核微CPU及FPGA内部数据总线；所述采集模块、所述混频模块、所述低通滤波模块、所述降采样模块、所述软核微CPU以及所述FPGA内部数据总线均与所述逻辑控制模块连接；

所述逻辑控制模块用以接收所述软核微CPU的指令集并分发至对应模块；

所述采集模块包括多路ADC采集子模块，每路所述ADC采集子模块分别连接ADC器件、所述混频模块以及所述逻辑控制模块，用以接收所述逻辑控制模块的指令开始运行，将每路所述ADC采集子模块采集的原始采样数据转发给所述混频模块；

所述混频模块用以通过分时复用方式对每路所述原始采样数据进行频谱搬移成第一信号并输出至所述低通滤波模块；

所述低通滤波模块用以通过分时复用方式将每路所述第一信号解调处理形成第二信号；

所述降采样模块用以通过分时复用方式对每路所述第二信号进行抽取降采样处理形成第三信号并存储；

所述软核微CPU通过FPGA逻辑资源创建而成，用以完成外部通信、工作循环控制及数据计算功能；

所述FPGA内部数据总线内部连接所述逻辑控制模块、所述降采样模块及软核微CPU，用以实现声学多普勒测流仪架构内部模块之间以及内部与外部设备的数据交换传输功能。

工作原理及有益效果：1、与现有技术相比，本申请采用软核微CPU代替外部DSP/MCU，如此可以减少核心处理芯片的数量，减少整体的硬件成本，也提高了整个架构的可靠性，其中，软核微CPU通过控制逻辑控制模块，进而控制分时复用信号处理链路的复用数量、触发启动时刻、停止工作时刻；

2、主流市场一般有2/4/6/8个测流波束的测流仪型号，按照现有技术架构，每一路波束均配置一路信号处理链路，造成较大FPGA逻辑资源需求，增加芯片成本，而本申请与之相比，将多路信号通过分时复用方式进行混频，再经过低通滤波器处理解调，再经过降采样处理，极大地降低了对FPGA逻辑资源需求，降低了物料成本，同时具备较大的波束数量可扩展性。其中，分时复用（Time Division Multiplexing，TDM），是采用同一物理资料，分时开放给不同需求者使用，达到不同信号共同使用一套计算资源的目的，具有资源利用率高、系统容量大的优点。

进一步地，还包括与所述逻辑控制模块连接的数字TVG输出模块，所述数字TVG输出模块用以依据所述逻辑控制模块的指令生成数字TVG曲线。

此设置，通过数字TVG输出模块能够连接外部DAC（数模转换器）器件的TVG（TimeVariableGain，时变增益）模块，进而输出模拟TVG信号，用以动态调节模拟接收电路的增益。

进一步地，还包括与所述逻辑控制模块连接的PWM信号生成模块，所述PWM信号生成模块用以依据所述逻辑控制模块的指令配置PWM信号的波形，从而输出两路反相的PWM方波信号。

此设置，通过PWM信号生成模块连接外部D类功放模块，从而通过输出两路反相的PWM方波信号驱动D类功放模块。

进一步地，所述混频模块包括sin相乘器和cos相乘器，所述sin相乘器和所述cos相乘器的输入端均通过复用控制模块连接每路所述ADC采集子模块，所述sin相乘器和所述cos相乘器分别对每路所述原始采样数据进行频谱搬移，输出两路数据至所述低通滤波模块，其中每路所述第一信号包括所述两路数据。

此设置，sin相乘器和cos相乘器均通过复用控制模块对多路原始采用数据通过分时复用方式进行频谱搬移，如此方便后续低通滤波器进行解调处理。

进一步地，所述逻辑控制模块包括参数配置子模块和触发控制子模块，所述参数配置子模块用以接收所述软核微CPU下发的完整配置参数集合，并分发给对应模块，所述触发控制子模块用以接收所述软核微CPU的触发指令，并将该触发指令分发给对应模块。

此设置，可针对性地应对软核微CPU的指令，分类分发指令，保证软核微CPU的指令能够到达对应模块。

进一步地，所述逻辑控制模块还包括旁路控制子模块，所述旁路控制子模块用以接收所述软核微CPU的旁路控制指令，并将该旁路控制指令分发给对应模块，所述混频模块、所述低通滤波模块、所述降采样模块、所述数字TVG输出模块以及所述PWM信号生成模块分别接收该旁路控制指令，各模块分别依据该旁路控制指令判断是否旁路本模块或是否输出信号。此外除了分时复用特性之外，还可对信号处理链路中间的各个处理步骤进行旁路控制，增强了信号处理链路的配置灵活性。

此设置，与现有的测流仪只能固定输出流速计算结果数据相比，本申请引入旁路控制子模块，可通过上位机命令配置将其中任意模块的处理环节的数据直接输出或绕过，可极大地提升扩展性，对不少有需求的用户具有极大的价值，特别是最前端ADC原始数据可用于开展除测流之外的其他应用的研究，扩展了本声学多普勒测流仪架构的适用范围。

进一步地，所述软核微CPU通过所述FPGA内部数据总线与上位机进行通信，接收命令及发送测流结果数据；根据用户命令计算所述完整配置参数集合、控制触发信号周期以及时序。

此设置，软核微CPU又称为（SOPC FPGA）软核处理器，嵌入式处理器一种。其是使用FPGA的逻辑和资源搭建的一个软核CPU系统，由于是使用FPGA的通用逻辑搭建的CPU，因此具有一定的灵活性，用户可以根据自己的需求对CPU进行定制裁剪，增加一些专用功能，例如除法或浮点运算单元，用于提升CPU在某些专用运算方面的性能，或者删除一些在系统里面使用不到的功能，以节约逻辑资源。而且，如果单个的软核CPU无法满足用户需求，可以添加多个CPU软核，搭建多核系统，通过多核CPU协同工作，让系统拥有更加灵活便捷的控制能力。因此与现有技术相比，本申请可最大程度利用资源，大幅度节省了硬件成本。

进一步地，所述FPGA内部数据总线外部连接DDR存储器、以太网及串口，且所述软核微CPU通过所述以太网或所述串口与上位机通信，所述第三信号通过所述DDR存储器存储。

进一步地，所述降采样模块通过解复用模块与所述FPGA内部数据总线连接。

进一步地，所述数字TVG输出模块外部连接DAC器件，所述PWM信号生成模块外部连接D类功放模块。

附图说明

图1是本发明的架构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本基于FPGA的声学多普勒测流仪架构包括依次连接的采集模块、混频模块、低通滤波模块以及降采样模块，还包括数字TVG输出模块、PWM信号生成模块、逻辑控制模块、软核微CPU及FPGA内部数据总线，其中数字TVG输出模块、PWM信号生成模块、采集模块、混频模块、低通滤波模块、降采样模块、软核微CPU以及FPGA内部数据总线均与逻辑控制模块连接。其中图1中省略了后面的“模块”和“子模块”字样。

在本实施例中，软核微CPU通过FPGA逻辑资源创建而成，用以完成外部通信、工作循环控制及数据计算功能，其中软核微CPU具有微CPU的功能，完成外部通信、工作循环控制、数据计算功能。外部通信功能主要指通过网口/串口与上位机进行通信，接收命令及发送测流结果数据；工作循环控制功能主要是指根据用户命令计算完整配置参数集合、控制触发信号周期与时序，数据计算功能主要是指进行信号互相关运算及测流结果计算。

软核微CPU（SOPC FPGA）是使用FPGA的逻辑和资源搭建的一个软核CPU系统，由于是使用FPGA的通用逻辑搭建的CPU，因此具有一定的灵活性，用户可以根据自己的需求对CPU进行定制裁剪，增加一些专用功能，例如除法或浮点运算单元，用于提升CPU在某些专用运算方面的性能，或者删除一些在系统里面使用不到的功能，以节约逻辑资源。而且，如果单个的软核CPU无法满足用户需求，可以添加多个CPU软核，搭建多核系统，通过多核CPU协同工作，让系统拥有更加灵活便捷的控制能力。因此与现有技术相比，本申请可最大程度利用资源，大幅度节省了硬件成本。

在本实施例中，逻辑控制模块用以接收软核微CPU的指令集并分发至对应模块，其中，逻辑控制模块包含参数配置、触发控制及旁路控制三个子模块。参数配置子模块的参数来自于软核微CPU下发的完整配置参数集合，并分发给其他各个模块；触发控制子模块接收软核微CPU的触发命令，并将触发信号同步分发至其他各模块；旁路控制子模块接收软核微CPU的旁路控制命令，并将旁路控制信号同步分发至其他各模块。

在本实施例中，采集模块由若干路ADC（模拟数字转换器）采集子模块组成，每个ADC采集子模块的输入端连接外部ADC器件，每个ADC采集子模块的输出端通过复用控制模块连接混频模块，每个ADC采集子模块的控制端连接逻辑控制模块。ADC采集子模块接收参数配置子模块下发的配置参数（完整配置参数集合中的部分），配置自身以及外部ADC器件的采样参数，接收触发信号（通过触发控制模块生成）开始工作采集原始采样数据转发给混频模块，不接收旁路控制子模块的旁路控制命令。

在本实施例中，混频模块用以通过分时复用方式对每路原始采样数据进行频谱搬移成第一信号并输出至低通滤波模块，其中，混频模块由一个sin相乘器和一个cos相乘器组成，两个相乘器的输入端均通过复用控制模块连接采集模块，两个相乘器的输出端均连接低通滤波模块，两个相乘器的控制端均连接逻辑控制模块。sin相乘器和cos相乘器对原始采样数据进行频谱搬移，输出两路数据（第一信号）至低通滤波器模块。混频模块接收参数配置子模块下发的配置参数（完整配置参数集合中的部分），配置两个相乘器步进参数，接收触发控制子模块的触发信号开始工作，接收旁路控制子模块的旁路控制信号决定是否旁路本模块。其中，旁路本模块（bypass），即跳过这一级的处理，直接把输入数据给到输出。

在本实施例中，低通滤波模块用以通过分时复用方式将每路第一信号解调处理形成第二信号，两个相乘器输出的两路数据经过低通滤波器处理形成解调后的基带正交I、Q两路信号（第二信号），低通滤波模块的输入端连接混频模块，低通滤波模块的输出端连接降采样模块，控制端连接逻辑控制模块。低通滤波模块接收参数配置子模块下发的配置参数（完整配置参数集合中的部分），配置低通滤波器系数，接收触发控制子模块的触发信号开始工作，接收旁路控制子模块的旁路控制信号决定是否旁路本模块。其中，I、Q两路信号可以组成一个复信号。

在本实施例中，降采样模块用以通过分时复用方式对每路第二信号进行抽取降采样处理形成第三信号并存储，其中，降采样模块的输入端连接滤波器模块，降采样模块的输出端通过解复用模块连接FPGA内CPU部数据总线，降采样模块的控制端连接逻辑控制模块。通过对基带正交I、Q两路信号（第二信号）进行抽取的方式实现降采样，降采样后数据经由FPGA内部数据总线存储至外部DDR存储器。本模块接收参数配置子模块下发的配置参数（完整配置参数集合中的部分），配置降采样倍数，接收触发控制子模块的触发信号开始工作，接收旁路控制子模块的旁路控制信号决定是否旁路本模块。其中，降采样处理相比通带信号，可以采用更低的采样率，从而减少最终处理的数据量，缩短计算时间。

如此，混频模块、低通滤波模块、降采样模块三个模块被设计成多路信号复用形式，可分时对多路信号进行处理，输入端接收多路信号的复用输入，输出端进行解复用处理后输出多路基带正交I、Q信号。

在本实施例中，FPGA内部数据总线负责FPGA内外部模块的高带宽数据交互传输，该模块内部连接逻辑控制模块、降采样模块及软核微CPU，用以实现声学多普勒测流仪架构内部模块之间以及内部与外部设备（DDR存储器、以太网、串口）的数据交换传输功能。

在本实施例中，数字TVG输出模块用以依据逻辑控制模块的指令生成数字TVG曲线，其中数字TVG输出模块的输出端连接至外部TVG模块，数字TVG输出模块的控制端连接逻辑控制模块。通过数字TVG输出模块能够连接外部DAC（数模转换器）器件的TVG（TimeVariableGain，时变增益）模块，进而输出模拟TVG信号，用以动态调节模拟接收电路的增益。本模块接收参数配置子模块下发的配置参数（完整配置参数集合中的部分），配置TVG曲线斜率与时长，接收触发控制子模块的触发信号开始工作，接收旁路控制子模块的旁路控制信号决定是否输出模拟TVG信号。

在本实施例中，PWM信号生成模块用以依据逻辑控制模块的指令配置PWM信号的波形，从而输出两路反相的PWM方波信号，其中，PWM信号生成模块的输出端连接至外部D类功放模块，PWM信号生成模块的控制端连接逻辑控制模块。通过PWM信号生成模块连接外部D类功放模块，从而通过输出两路反相的PWM方波信号驱动D类功放模块。本模块接收参数配置子模块下发的配置参数（完整配置参数集合中的部分），配置PWM信号的波形，接收触发控制子模块的触发信号开始工作，接收旁路控制子模块的旁路控制信号决定是否输出两路反相的PWM方波信号。

综上，本发明在一块FPGA芯片内部用逻辑资源设计了软核微CPU以及其他模块，使得形成了一个完整的测流数据架构，无需额外DSP或MCU便可完成测流仪控制与计算；信号处理链路采用复用技术，节省了FPGA逻辑资源和计算资源；设计多个模块的旁路控制，可单独灵活控制各个模块的旁路设置，便于输出不同处理环节数据，扩展了仪器使用范围；各模块可进行动态参数配置。

本发明未详述部分为现有技术，故本发明未对其进行详述。

用于实现本方案实施例方法的服务器的计算机系统包括中央处理单元CPU)，其可以根据存储在只读存储器（ROM）中的程序或者从存储部分加载到随机访问存储器（RAM）中的程序而执行各种适当的动作和处理。在RAM中，还存储有系统操作所需的各种程序和数据。CPU、ROM以及RAM 通过总线彼此相连。输入/输出（I/O）接口也连接至总线。

以下部件连接至I/O接口：包括键盘、鼠标等的输入部分；包括诸如阴极射线管（CRT)、液晶显示器（LCD）等以及扬声器等的输出部分；包括硬盘等的存储部分；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分。通信部分经由诸如因特网的网络执行通信处理。驱动器也根据需要连接至I/O接口。可拆卸介质，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器上，以便于从其上读出的计算机程序根据需要被安装入存储部分。

特别地，根据本发明公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。在该计算机程序被中央处理单元（CPU）执行时，执行本发明的系统中限定的上述功能。

需要说明的是，本发明所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质地更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器（EPROM或闪存）、光纤、便携式紧凑磁盘只读存储器（CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本发明实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的模块也可以设置在处理器中。

作为另一方面，本发明还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的设备中所包含的；也可以是单独存在，而未装配入该设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该设备执行时，使得该设备执行以下方法所对应过的流程步骤。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所做的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.基于FPGA的声学多普勒测流仪架构，其特征在于，包括依次连接的采集模块、混频模块、低通滤波模块以及降采样模块，还包括逻辑控制模块、软核微CPU及FPGA内部数据总线；所述采集模块、所述混频模块、所述低通滤波模块、所述降采样模块、所述软核微CPU以及所述FPGA内部数据总线均与所述逻辑控制模块连接；

所述逻辑控制模块用以接收所述软核微CPU的指令集并分发至对应模块；

所述采集模块包括多路ADC采集子模块，每路所述ADC采集子模块分别连接ADC器件、所述混频模块以及所述逻辑控制模块，用以接收所述逻辑控制模块的指令开始运行，将每路所述ADC采集子模块采集的原始采样数据转发给所述混频模块；

所述混频模块用以通过分时复用方式对每路所述原始采样数据进行频谱搬移成第一信号并输出至所述低通滤波模块；

所述低通滤波模块用以通过分时复用方式将每路所述第一信号解调处理形成第二信号；

所述降采样模块用以通过分时复用方式对每路所述第二信号进行抽取降采样处理形成第三信号并存储；

所述软核微CPU通过FPGA逻辑资源创建而成，用以完成外部通信、工作循环控制及数据计算功能；

所述FPGA内部数据总线内部连接所述逻辑控制模块、所述降采样模块及软核微CPU，用以实现声学多普勒测流仪架构内部模块之间以及内部与外部设备的数据交换传输功能。

2.根据权利要求1所述的基于FPGA的声学多普勒测流仪架构，其特征在于，还包括与所述逻辑控制模块连接的数字TVG输出模块，所述数字TVG输出模块用以依据所述逻辑控制模块的指令生成数字TVG曲线。

3.根据权利要求2所述的基于FPGA的声学多普勒测流仪架构，其特征在于，还包括与所述逻辑控制模块连接的PWM信号生成模块，所述PWM信号生成模块用以依据所述逻辑控制模块的指令配置PWM信号的波形，从而输出两路反相的PWM方波信号。

4.根据权利要求1所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述混频模块包括sin相乘器和cos相乘器，所述sin相乘器和所述cos相乘器的输入端均通过复用控制模块连接每路所述ADC采集子模块，所述sin相乘器和所述cos相乘器分别对每路所述原始采样数据进行频谱搬移，输出两路数据至所述低通滤波模块，其中每路所述第一信号包括所述两路数据。

5.根据权利要求3所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述逻辑控制模块包括参数配置子模块和触发控制子模块，所述参数配置子模块用以接收所述软核微CPU下发的完整配置参数集合，并分发给对应模块，所述触发控制子模块用以接收所述软核微CPU的触发指令，并将该触发指令分发给对应模块。

6.根据权利要求5所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述逻辑控制模块还包括旁路控制子模块，所述旁路控制子模块用以接收所述软核微CPU的旁路控制指令，并将该旁路控制指令分发给对应模块，所述混频模块、所述低通滤波模块、所述降采样模块、所述数字TVG输出模块以及所述PWM信号生成模块分别接收该旁路控制指令，各模块分别依据该旁路控制指令判断是否旁路本模块或是否输出信号。

7.根据权利要求6所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述软核微CPU通过所述FPGA内部数据总线与上位机进行通信，接收命令及发送测流结果数据；根据用户命令计算所述完整配置参数集合、控制触发信号周期以及时序。

8.根据权利要求1-7任意一项所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述FPGA内部数据总线外部连接DDR存储器、以太网及串口，且所述软核微CPU通过所述以太网或所述串口与上位机通信，所述第三信号通过所述DDR存储器存储。

9.根据权利要求4-7任意一项所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述降采样模块通过解复用模块与所述FPGA内部数据总线连接。

10.根据权利要求3所述的基于FPGA的声学多普勒测流仪架构，其特征在于，所述数字TVG输出模块外部连接DAC器件，所述PWM信号生成模块外部连接D类功放模块。

Images