CN113922839A - 一种收发单元、收发组件及相控阵天线结构 - Google Patents

Abstract

本发明提供了一种收发单元、收发组件及相控阵天线结构，收发组件包括腔体、第一收发单元、第二收发单元以及若干射频连接器和矩形连接器，收发单元包括多层数字微波混合板、射频放大链路、射频幅相调制电路、功分合路网络、电源模块、波控模块、温度检测模块以及存储模块，多层数字微波混合板集成有TR‑A芯片、矢量调制器、TR‑B芯片、DAC‑VM芯片、DAC‑VG芯片以及FPGA芯片，相控阵天线包括堆叠设置的阵列天线层、微流道冷板、收发组件层、驱动馈电网络、波控母板、电源母板。本发明相控阵天线采用砖瓦混合方式集成，收发单元中通过FPGA和DAC‑VG适时动态控制各TR射频放大器的放大倍数、开启或关断状态。

Description

一种收发单元、收发组件及相控阵天线结构

技术领域

本发明涉及微波通信、相控阵雷达技术领域，特别涉及一种收发单元、收发组件及相控阵天线结构。

背景技术

随着相控阵天线技术的不断发展，目前对相控阵天线的核心部件--相控阵TR组件的性能、组阵灵活性、功耗控制、体积、重量等方面提出更严苛的要求。

常规有源相控阵天线TR组件架构大致可分为瓦式TR组件和砖式TR组件两种。瓦式TR组件体积小、重量轻，集成度高，但缺点是层叠互联结构复杂、装配难度高、对多合一复杂多功能TR芯片集成度要求高、散热性能有限等。砖式TR组件则与瓦式TR组件相反，它体积稍大、散热性能优良、TR芯片集成度要求低、装配难度小等。需要一种新的集成方式来同时结合砖式TR组件和瓦式TR组件的相关优点。

常规相控阵天线通常采用MOS管电源开关去控制TR射频放大器漏极电源Vds，TR射频放大器的状态控制则只具备开启或关闭两种状态。鲜有在高集成度相控阵天线中同时具备对每个通道每个TR射频放大器的放大倍数、开启状态、关断状态进行单独控制的。然而在相控阵天线中有着数量众多的TR射频放大器芯片，如果每个TR射频放大器芯片的工作状态都可以被适时独立精确控制，势必对相控阵天线的性能、功耗控制、组阵方式的灵活性有较大的提升。

如专利文献CN104052515A《高集成度的TR射频组件》提出了一种由2个1×8通道组件对扣组合成2×8通道组件。1×8通道组件可完成信号分配和合路功能，信号放大功能、幅度和相位控制功能，不具备对每个通道的每个TR射频放大器的放大倍数、开启状态、关断状态进行单独控制的功能。且TR组件纵向尺寸较大，1×8通道TR组件俯视图长宽比接近于1比1，组阵后的体积重量均较大，集成度有待提高。

发明内容

本发明提供了一种收发单元、收发组件及相控阵天线结构，设计了一种高度集成的相控阵天线，采用砖瓦混合集成收发组件，整合了传统瓦式结构和砖式结构的的优势，其中还设计了一种收发组件结构，实现对每个通道每个TR射频放大器的放大倍数、开启状态、关断状态进行单独控制。

本发明提供了一种收发单元，所述收发单元包括多层数字微波混合板、射频放大链路、射频幅相调制电路、功分合路网络、电源模块、波控模块、温度检测模块以及存储模块，所述功分合路网络以带状线结构嵌入在所述多层数字微波混合板，所述射频放大链路、射频幅相调制电路和波控模块集成在所述多层数字微波混合板上；

所述多层数字微波混合板通过微波层压板介质层、普通层压板介质层构成L1-L19层的叠层结构，集成有TR-A芯片、矢量调制器、TR-B芯片、DAC-VM芯片、DAC-VG芯片以及FPGA芯片，所述TR-A芯片为驱动级射频集成收发芯片，所述TR-B芯片为末级射频集成收发芯片，所述DAC-VM芯片与DAC-VG芯片均为多路输出的负压DAC芯片；

其中，L1-L7以及L9-L19各层之间分别为普通层压板介质层，L7-L9层各层之间为微波层压板介质层；

L1层到L9层贯通设有金属化盲孔、L1层到L19层贯通设有金属化通孔、L7层到L9层贯通设有金属化埋孔、L9层到L19层贯通设有金属化盲孔，且以阵列的方式分布在TR-B芯片底部；

所述DAC-VG芯片、DAC-VM芯片、FPGA芯片装配在L1层，所述TR-A芯片、矢量调制器、TR-B芯片装配在多层数字微波混合板的开槽区域的L9层上；将功分合路网络嵌入在L8层；

所述FPGA芯片与所述TR-A芯片和TR-B芯片的开关控制端连接用于切换射频链路收发状态，所述FPGA芯片与所述DAC-VG芯片的控制端口连接，所述DAC-VG芯片的负压输出端分别连接TR-A芯片和TR-B芯片中集成的放大器的栅源电压输入端，所述DAC-VM芯片的负压输出端口与所述矢量调制器连接，构成所述射频幅相调制电路，每4个负压输出端口对应控制连接一片矢量调制器，所述TR-A芯片与所述矢量调制器和TR-B芯片通过所述功分合路网络连接构成了所述射频放大链路。

所述波控模块为FPGA芯片和DAC-VM芯片组成的波控子系统功能电路，用于控制一个收发单元的每个射频通道矢量调制器的幅度和相位；

所述TR-A芯片内部包含1个发射驱动放大器、1个接收驱动放大器、2个收发切换开关；TR-B芯片内部包含1个发射通道末级功放、1个接收低噪放、2个收发切换开关；

所述DAC-VM芯片为10位DAC芯片，具有32路独立负压输出端口，每个输出端口输出电压范围0V至-2V，用于控制矢量调制器完成各个射频通道的幅度和相位的调制；所述DAC-VG芯片为8位DAC芯片，具有18路独立负压输出端口；每个输出端口输出电压范围0V至-5V，用于给TR-A芯片和TR-B芯片内部集成的射频放大器提供栅源电压Vgs；

进一步的，所述微波层压板介质层采用TSM-DS3或RO4350B、RT/duroid5880微波混压介质材料，所述普通层压板介质层采用FR-4介质材料。

微波层压板介质层，即用做微波射频传输的PCB介质层，在微波高频环境下有较低的介质传输损耗；普通层压板介质层，即用做供电、控制信号等多层PCB的介质层。

本发明还提供了一种收发组件，所述收发组件包括腔体、第一收发单元、第二收发单元，还包括若干射频连接器和矩形连接器；

所述腔体包括方向相反的正反凹腔，所述凹腔内分别置有所述第一收发单元和所述第二收发单元，所述第一收发单元与所述第二收发单元均设置有1×8个射频通道，所述第一收发单元与所述第二收发单元为上述所述的收发单元；

所述射频连接器分别设置连接在收发单元射频链路的公共端和天线端；

所述矩形连接器包括外部矩形连接器和内部矩形连接器，所述外部矩形连接器用于连接外部供电及控制单元，所述内部矩形连接器用于连接所述第一收发单元和所述第二收发单元。

进一步的，所述射频连接器设有18个，其中，在射频链路公共端设有2个，天线端设有16个。

进一步的，所述收发组件还设有两个盖板，分别封设在所述凹腔上密封，构成正反两个气密型腔体。

本发明还提供了一种高集成度相控阵天线结构，包括：堆叠设置的阵列天线层、微流道冷板、收发组件层、驱动馈电网络、波控母板、电源母板，所述收发组件层包括若干个收发组件；

其中，所述收发组件层中各所述收发组件并行均匀排列设置，排列方向与堆叠方向相互垂直。

进一步的，所述收发组件层中所述收发组件设有8个，所述收发组件层可在当前收发组件所述排列方向进行扩展增设收发组件。

进一步的，所述收发组件的与延展方向和堆叠方向垂直的边长与堆叠方向边长的尺寸比例为2.5:1。

本发明的有益效果如下：

1、本发明相控阵天线采用砖瓦混合集成方式，集成了砖式和瓦式的优势，使相控阵天线的体积重量可以与传统瓦式相控阵天线相比拟，同时又具有砖式TR组件的芯片低成本、易装配、功率容量大的优点。

2、本发明的相控阵天线通过FPGA芯片+DAC-VG芯片的方式适时动态控制各TR射频放大器的放大倍数、开启或关断状态，能适时动态调整阵元的组阵方式（如：改变为稀布阵、八分之一阵、四分之一阵、线阵等）；可将需要关断的射频通道通过幅相调制VM芯片（矢量调节器）将射频信号的幅度衰减到最小的同时，再彻底夹断TR射频放大器漏极电流，大大降低了功耗。

3、本发明的相控阵天线可动态独立控制各射频放大器的放大倍数，配合温度传感器芯片和FPGA芯片，使得射频链路更加简洁，节省了空间和材料成本，可根据温度情况适时调整射频放大器的放大倍数，以此动态平衡温度偏移带来的TR射频链路增益波动，且提高了增益补偿范围。

4、本发明的相控阵天线采用多层数字微波混合板将1×8通道TR组件的微波电路、波控子板、电源网络高度集成在一块板上，再用2块1×8通道TR组件背靠背的方式装入一个双凹腔结构腔体中形成气密2×8通道的TR组件，在达到小体积、高集成度的同时，尽可能地减少了零部件数量，减小了装配复杂度，避免使用瓦片TR组件常用的毛纽扣弹性结构，提高了TR组件的可靠性。

5、本发明的相控阵天线采用砖瓦混合式TR组件集成方式在达到与瓦片TR组件相比拟的小体积、高集成度的同时，使用的是砖式TR组件常用的单通道TR芯片，避免了使用瓦片TR组件常用的四合一复杂多功能TR芯片，大幅提高了芯片流片的成品率，大大降低了芯片成本，同时单通道TR芯片分开布局更有利于提高各TR通道间的射频隔离度。

附图说明

图1是本发明的砖瓦混合式相控阵天线结构示意图；

图2是本发明的收发组件结构示意图；

图3是本发明的收发单元集成结构示意图；

图4是本发明的多层数字微波混合板叠层结构示意图；

图5是本发明的射频集成收发芯片内部框图示意图。

附图标记：101-阵列天线、102-微流道冷板、103-TR组件、104-驱动馈电网络、105-波控母板、106-电源母板；

1-盖板、2-第一收发单元、3-腔体、4-第二收发单元、5-射频连接器、6-外部矩形连接器、7-外部矩形连接器；

201-多层数字微波混合板、202-DAC-VG芯片、203-DAC-VM芯片、204-FPGA芯片、205-TR-A芯片、206-矢量调制器、207-TR-B芯片、208-功分合路网络、209-微带线、210-电源控制焊盘、211-电源控制焊盘、212-温度传感器芯片、213-存储芯片；

2011-微波层压板介质层、2012-普通层压板介质层、2013-第一金属化盲孔、2014-金属化通孔、2015-金属化埋孔、2016-第二金属化盲孔；

2051-发射射频放大器、2052-接收射频放大器、2053-射频收发开关。

具体实施方式

在下面的描述中对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本发明的实施例提供了一种收发单元，如图3所示，所述收发单元包括多层数字微波混合板201、功分合路网络208、电源模块、温度检测模块以及存储模块，所述功分合路网络208以带状线结构嵌入在所述多层数字微波混合板201，所述功分合路网络即为信号功分和合路的传输链路；

所述电源模块包括两个电源控制焊盘210及对应的周边电路，所述温度检测模块采用温度传感器芯片212及周边电路构成，所述存储模块采用存储芯片211及周边电路构成；

结合图4所示，所述多层数字微波混合板201通过微波层压板介质层2011、普通层压板介质层2012构成L1-L19层的叠层结构，集成有TR-A芯片205、矢量调制器206、TR-B芯片207、DAC-VM芯片203、DAC-VG芯片202以及FPGA芯片204；

其中，L1-L7以及L9-L19各层之间分别为微波层压板介质层2011，L7-L9层各层之间为普通层压板介质层2012；

L1层到L9层贯通设有第一金属化盲孔2013，将L1层的控制信号送达到L8层，完成L1层数字控制芯片与L9层射频芯片的互联、L1层到L19层贯通设有金属化通孔2014，所述金属化通孔为信号孔或电源孔时，底部采用背钻工艺防止信号孔或电源孔与L19层地短路，实现L1层至L18层各层间电源与控制信号互联；所述第一金属化盲孔2013和所述金属化通孔2014为地孔时不背钻，提高板内电磁屏蔽效果。

L7层到L9层为射频底层贯通设有金属化埋孔2015为所述功分合路网络208的带状线提供屏蔽地孔，本实施例中，L8层内还埋入有薄膜电阻给功分合路网络208的功分器用做隔离电阻、L9层到L19层贯通设有第二金属化盲孔2016，且以阵列的方式分布在射频芯片TR-B底部，为射频芯片TR-B提供接地和散热路径。

所述DAC-VG芯片202、DAC-VM芯片203、FPGA芯片204装配在L1层，所述TR-A芯片205、矢量调制器206、TR-B芯片207通过导电银胶或焊料装配在多层数字微波混合板201的开槽区域的L9层上，其对应的电源控制焊盘和射频焊盘设置在所述多层数字微波混合板201的L8层，通过金丝键合将焊盘和芯片连接；将功分合路网络208以带状线的形式嵌入嵌入在L8层。

所述DAC-VM芯片203为10位DAC芯片，具有32路独立负压输出端口，每个输出端口输出电压范围0V至-2V，用于控制矢量调制器完成各个射频通道的幅度和相位的调制；

所述DAC-VG芯片202为8位DAC芯片，具有18路独立负压输出端口；每个输出端口输出电压范围0V至-5V，用于给TR-A芯片205和TR-B芯片207内部集成的射频放大器提供栅源电压Vgs；

如图5所示，所述TR-A芯片205为驱动级射频集成收发芯片，内部包含1个发射驱动放大器、1个接收驱动放大器、2个收发切换开关；

所述TR-B芯片207为末级射频集成收发芯片，内部包含1个发射通道末级功放、1个接收低噪放、2个收发切换开关。

本实施例中，所述矢量调制器206还可采用数控衰减器和数控移相器的组合；所述L9层到L19层金属化盲孔2016采用金属化过孔填铜浆料烧结工艺，提高导热效果；过孔填充浆料还可采用金或银等金属浆料；TR-A芯片205、矢量调制器206、TR-B芯片207开槽处还粘贴有一层吸波材料在L1层上，以提高各射频通道间的电磁屏蔽效果，提高射频通道间的隔离度，防止射频链路自激；L1层的数字芯片区域还设有金属屏蔽罩，以增强数字电路与射频电路间的电磁屏蔽效果。

其中，1×8通道的收发单元包含1片8位数模转换DAC-VG芯片202，且具有18个独立负电压输出端，每个电压输出端的电压输出范围为0V至-5V，所述DAC-VG芯片每路负压输出端则具有5V/(2⁸-1)≈19.6mV的输出电压分辨率；

所述FPGA芯片204连接控制所述DAC-VG芯片202任意一负压输出端，在0V至-5V电压范围内产生256组以19.6mV为步进的负电压，且18个负压输出端口均同时独立具有256组输出负电压的能力。

所述TR-A芯片205和所述TR-B芯片207的放大器均为金属-半导体场效应管（MESFET），TR-A芯片205和TR-B芯片207各包含一个发射放大器栅源电压Vgs输入端和一个接收放大器栅源电压Vgs输入端，则1×8通道的收发单元包含9个发射放大器栅源电压Vgs输入端和9个接收放大器栅源电压Vgs输入端，共18个放大器栅源电压Vgs输入端；

所述DAC-VG芯片202的18个负压输出端各连接一个1×8通道的收发单元的TR芯片放大器的栅源电压Vgs输入端，则1×8通道的收发单元的每个TR芯片放大器均具有256组栅源Vgs电压的选择。

TR芯片放大器均为场效应管，其漏源电流Ids受栅源电压Vgs控制，当栅源电压Vgs从0V向-5V不断减小时，放大器漏源电流Ids不断减小，放大器的放大倍数也不断减小，当栅源电压Vgs减小到场效应管的夹断电压Vp时，放大器漏源电流Ids为0，此时放大器被夹断，放大器的功耗只有栅源电流贡献，因栅源电流往往为µA级别,故夹断时的场效应管的功耗可以忽略不计。通过程控放大器的栅源电压Vgs，则可实时动态改变TR芯片放大器的放大倍数、开启状态、夹断状态，从而可实时动态控制各射频TR通道的有源增益、开启状态、关断状态；所述DAC-VG芯片的位数和输出电压范围、输出端口数量可根据需求做相应增减。

1×8通道的收发单元包含1片数模转换DAC-VM芯片203,所述DAC-VM芯片203包含32个负压输出端口，每4个负压输出端口去控制一片矢量调制器206，可使8个TR通道均具有独立调制收发射频芯片幅度和相位的能力。

1×8通道的收发单元包含1片FPGA芯片204及其附属电路，FPGA芯片204通过外部矩形连接器6与波控母板105通信；

所述波控母板105对所述FPGA芯片204下发波控解算命令，FPGA芯片204完成波控解算运算后下发对DAC-VG芯片202、DAC-VM芯片203、TR-A芯片205、TR-B芯片207操作指令，然后再将DAC-VG芯片202、DAC-VM芯片203回传的信号上传给波控母板105；

其中所述FPGA芯片204控制DAC-VG芯片202产生TR-A芯片205和TR-B芯片207所需要的栅源电压Vgs；FPGA芯片204控制DAC-VM芯片203产生32路负压输出，分别去调制8路射频链路中的矢量调制器206，以完成对8路射频信号的幅度和相位调制；FPGA芯片204控制TR-A芯片205、TR-B芯片207的收发切换开关完成射频链路收发切换操作；

所述FPGA芯片204附属电路还包含一个温度传感器芯片212用于实时采集1×8通道的收发单元的温度，所述FPGA芯片204附属电路还包含存储芯片213用于存储波控FPGA芯片204完成快速解算所用到的数据信息。

优选的，所述微波层压板介质层2011采用TSM-DS3或RO4350B、RT/duroid5880微波混压介质材料，所述普通层压板介质层2012采用FR-4介质材料。

实施例2

本发明的实施例2提供了一种收发组件，如图2所示，所述收发组件包括腔体3、第一收发单元2、第二收发单元4，还包括若干射频连接器5和矩形连接器；

所述腔体3包括方向相反的正反凹腔，所述第一收发单元2和所述第二收发单元4用导电银胶或焊料分别装配至所述腔体3正反面的凹腔内，所述第一收发单元与所述第二收发单元均设置有1×8个射频通道，其中，所述第一收发单元2包括两个背靠背设置的1×8射频通道；

所述射频连接器5设有18个，分别设置连接在收发单元射频链路的公共端和天线端，其中，在射频链路公共端设有2个，天线端设有16个；

所述矩形连接器包括外部矩形连接器6和内部矩形连接器7，所述外部矩形连接器6用于连接外部供电及控制单元，所述内部矩形连接器7用于连接所述第一收发单元2和所述第二收发单元4；所述射频连接器6、外部矩形连接器7、内部矩形连接器8、射频连接器9分别采用定制焊环共晶烧结在所述腔体3上，共晶烧结的焊缝保证腔体3与各连接器间的气密。

所述收发组件还设有两个盖板1，分别封设在所述腔体3正反面的凹腔上用激光封焊，使所述盖板1与所述腔体3构成正反两个气密型腔体。

实施例3

本发明的实施例3提供了一种高集成度相控阵天线结构，如图1所示，包括：堆叠设置的阵列天线层、微流道冷板102、收发组件层、驱动馈电网络104、波控母板105、电源母板106，所述收发组件层包括若干个收发组件；

其中，所述收发组件层中各所述收发组件103（TR组件）并行均匀排列设置，排列方向与堆叠方向相互垂直，本实施例中，所述收发组件设有8个，在X方向上以砖式集成形成TR组件阵列，所述收发组件层可在当前收发组件所述排列方向进行扩展增设收发组件，即可在X和Y方向上通过设置TR组件的数量进行扩展组合；

阵列天线层101、微流道冷板102、TR组件阵列、驱动馈电网络104、波控母板105、电源母板106在Z方向上采用瓦式堆叠方式集成，所述收发组件的与延展方向和堆叠方向垂直的边长与堆叠方向边长的尺寸比例为2.5:1，即在Z轴方向上压缩尺寸，使 Y方向尺寸与Z方向尺寸之比接近2.5比1。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (8)

1.一种收发单元，其特征在于，所述收发单元包括多层数字微波混合板、射频放大链路、射频幅相调制电路、功分合路网络、电源模块、波控模块、温度检测模块以及存储模块，所述功分合路网络以带状线结构嵌入在所述多层数字微波混合板，所述射频放大链路、射频幅相调制电路和波控模块集成在所述多层数字微波混合板上；

所述多层数字微波混合板通过微波层压板介质层、普通层压板介质层构成L1-L19层的叠层结构，集成有TR-A芯片、矢量调制器、TR-B芯片、DAC-VM芯片、DAC-VG芯片以及FPGA芯片，所述TR-A芯片为驱动级射频集成收发芯片，所述TR-B芯片为末级射频集成收发芯片，所述DAC-VM芯片与DAC-VG芯片均为多路输出的负压DAC芯片；

其中，L1-L7以及L9-L19各层之间分别为普通层压板介质层，L7-L9层各层之间为微波层压板介质层；

L1层到L9层贯通设有金属化盲孔、L1层到L19层贯通设有金属化通孔、L7层到L9层贯通设有金属化埋孔、L9层到L19层贯通设有金属化盲孔，且以阵列的方式分布在TR-B芯片底部；

所述DAC-VG芯片、DAC-VM芯片、FPGA芯片装配在L1层，所述TR-A芯片、矢量调制器、TR-B芯片装配在多层数字微波混合板的开槽区域的L9层上；将功分合路网络嵌入在L8层；

所述FPGA芯片与所述TR-A芯片和TR-B芯片的开关控制端连接，所述FPGA芯片与所述DAC-VG芯片的控制端口连接，所述DAC-VG芯片的负压输出端分别连接TR-A芯片和TR-B芯片中集成的放大器的栅源电压输入端，所述DAC-VM芯片的负压输出端口与所述矢量调制器连接，构成所述射频幅相调制电路，每4个负压输出端口对应控制连接一片矢量调制器，所述TR-A芯片与所述矢量调制器和TR-B芯片通过所述功分合路网络连接构成了所述射频放大链路。

2.根据权利要求1所述的收发单元，其特征在于，所述微波层压板介质层采用TSM-DS3或RO4350B或RT/duroid5880微波混压介质材料，所述普通层压板介质层采用FR-4介质材料。

3.一种收发组件，其特征在于，所述收发组件包括腔体、第一收发单元、第二收发单元，还包括若干射频连接器和矩形连接器；

所述腔体包括方向相反的正反凹腔，所述凹腔内分别置有所述第一收发单元和所述第二收发单元，所述第一收发单元与所述第二收发单元均设置有1×8个射频通道，所述第一收发单元与所述第二收发单元为权利要求1-2任一所述的集成收发单元；

所述射频连接器分别设置连接在收发单元射频链路的公共端和天线端；

所述矩形连接器包括外部矩形连接器和内部矩形连接器，所述外部矩形连接器用于连接外部供电及控制单元，所述内部矩形连接器用于连接所述第一收发单元和所述第二收发单元。

4.根据权利要求3所述的收发组件，其特征在于，所述射频连接器设有18个，其中，在射频链路公共端设有2个，天线端设有16个。

5.根据权利要求3所述的收发组件，其特征在于，所述收发组件还设有两个盖板，分别封设在所述凹腔上密封，构成正反两个气密型腔体。

6.一种高集成度相控阵天线结构，其特征在于，包括：堆叠设置的阵列天线层、微流道冷板、收发组件层、驱动馈电网络、波控母板、电源母板，所述收发组件层包括若干个收发组件；

其中，所述收发组件层中各所述收发组件并行均匀排列设置，排列方向与堆叠方向相互垂直。

7.根据权利要求1所述的相控阵天线结构，其特征在于，所述收发组件层中所述收发组件设有8个，所述收发组件层可在当前收发组件所述排列方向进行扩展增设收发组件。

8.根据权利要求1所述的相控阵天线结构，其特征在于，所述收发组件的与延展方向和堆叠方向垂直的边长与堆叠方向边长的尺寸比例为2.5:1。

Images