CN113921542A - 图像传感器的像素结构及其形成方法 - Google Patents
图像传感器的像素结构及其形成方法 Download PDFInfo
- Publication number
- CN113921542A CN113921542A CN202010660129.0A CN202010660129A CN113921542A CN 113921542 A CN113921542 A CN 113921542A CN 202010660129 A CN202010660129 A CN 202010660129A CN 113921542 A CN113921542 A CN 113921542A
- Authority
- CN
- China
- Prior art keywords
- pixel
- array
- sub
- pixel sub
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000002955 isolation Methods 0.000 claims abstract description 107
- 238000005468 ion implantation Methods 0.000 claims abstract description 47
- 238000003491 array Methods 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 238000002513 implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000007943 implant Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种图像传感器的像素结构及其形成方法,通过在像素子阵列之间设置有背面深槽隔离结构,同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构,使得像素子阵列内部相邻像素单元之间的高能离子注入隔离可以取消或者变窄,减少了高能离子注入所带来的缺陷和噪声,提高了图像传感器的信噪比。像素子阵列内部允许离子注入隔离区域深度小于感光二极管深度,让感光二极管底部相互连接,以增加感光二极管的体积,进而提高像素单元的满阱容量。像素子阵列之间的背面深槽隔离和高能离子注入的显影周期放大到像素尺寸的数倍大小,显影后光阻与衬底之间的接触面积明显增加,因此显影过程光阻倒伏的现象可以得到明显改善,提高了工艺可靠性。
Description
技术领域
本发明涉及一种图像传感器的像素结构及其形成方法。
背景技术
CMOS图像传感器作为将光信号转化为数字电信号的器件单元,广泛应用于智能手机、平板电脑、汽车、医疗等各类新兴领域。典型的图像传感器通过像素阵列将入射光子转换成电子或空穴,当一个积分周期完成,收集的电荷通过模拟电路和数字电路转换成数字信号,传输到传感器的输出终端。
通常在图像传感器的相邻像素单元之间通过离子注入进行隔离,用以分隔相邻像素单元的感光二极管,减少像素单元之间的串扰。随着图像传感器制备工艺的提升,像素尺寸在不断下降。随着图像传感器的像素尺寸降低到亚微米范围,单个像素单元的面积显著降低。为了让每个像素单元继续提供与原来大尺寸像素单元类似的性能(特别是满阱容量),图像传感器的感光二极管(PD, Photodiode)区域深度随之提升,以保持适当的感光体积。增加的PD深度对像素单元之间隔离注入的深度提出了更高的要求。虽然现有技术可以在隔离区域对应的晶圆背面位置制作背面深槽隔离结构(BDTI, Backside Deep TrenchIsolation),但是深槽的刻蚀会给半导体衬底材料引入缺陷,需要搭配正面的p型掺杂的离子注入以进行表面钝化,因为如果采用背面离子注入再在后道工艺中进行热激活会有较大的工艺挑战,比如热激活工艺所带来的掺杂原子扩散问题,以及后道工艺形成的介质层、金属硅化物不耐热的问题。另外,如果采用背面激光退火的激活方式会存在激活深度不足的缺点,导致硅的体内产生明显暗电流。因此,一般隔离注入均采取正面注入并激活的方式进行。由于PD深度随工艺发展不断提升,深层的隔离注入所使用的注入能量也随之增加。高能离子注入会对硅晶体带来无法避免的晶格损伤,这种损伤位点容易在硅的能隙中产生缺陷能级,成为额外的噪声源。
另一方面,高能的深层隔离注入需要使用厚光阻。PD体积的增加使隔离注入深度随之增加,用于阻挡非注入区域的光阻厚度也随之增长,搭配像素尺寸的降低,会使显影后剩余光阻变得细而高。如此形貌的光阻块重心过高,底部与衬底的接触面积小,粘附力很难固定住整个光阻,因此显影过程的溶液流动很可能造成光阻块的倒伏,造成后续的离子注入失败。
此外,背面深槽隔离结构的制备也需要使用光刻,随着像素尺寸的减小,显影后剩余光阻同样会面临底部接触面积减小,粘附力降低所带来的显影过程光阻倒伏现象,工艺可靠性较差。
因此,减少像素单元之间隔离工艺的步骤,增加隔离结构的图案周期,是优化小像素尺寸图像传感器制造工艺所希望的。但是,取消像素单元之间的隔离会使像素单元之间的串扰(Crosstalk)增加,降低图像传感器的分辨能力。这是当前业界仍旧普遍在像素阵列中的所有像素单元之间制备完整的隔离注入以及BDTI结构的原因。然而,目前小像素尺寸图像传感器往往阵列尺寸巨大,对图像性能以及读取速度的要求使实际应用中图像传感器主要工作在像素融合(Binning)模式。此模式下,属于同一像素子阵列的多个像素单元的信号将会被同时读出作为单一像素处理,所以子阵列内部的像素单元之间的串扰不会对读出图像产生影响。同时,像素融合提高了图像信号的信噪比,并等效增加了满阱容量。基于此工作模式,子阵列内的像素隔离工艺也可以被进一步优化,从而降低工艺难度并得到更高的满阱容量。因此提出了本发明,以解决小像素尺寸图像传感器的一些制造和性能问题,并提升图像传感器在大多数场景下的性能表现。同时,针对本方案可能带来的一些不良影响也准备了一系列优化方法。
发明内容
本发明的目的在于提供一种图像传感器的像素结构及其形成方法,减少高能离子注入引入的缺陷以及噪声,提高图像传感器的信噪比,改善工艺可靠性。
基于以上考虑,本发明的一个方面提供一种图像传感器的像素结构,包括多个像素子阵列,每个像素子阵列中包括多个像素单元;其中,像素子阵列之间设置有背面深槽隔离结构;同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构。
优选的,所述像素子阵列之间既有背面深槽隔离结构,又有离子注入隔离区域以钝化背面深槽隔离结构表面,减少刻蚀所带来的暗电流;所述同一像素子阵列内部的多个像素单元之间仅有离子注入隔离区域,用以分隔相邻像素单元的感光二极管,减少像素单元之间的串扰。
优选的,所述像素子阵列内部的多个像素单元之间的离子注入隔离区域的深度小于像素单元的感光二极管的深度,以使所述像素子阵列内部的多个像素单元的感光二极管底部相互连接,增加感光二极管体积,提高满阱容量。
优选的,对某一像素子阵列内部的各像素单元进行读取时,基于读取时间的先后顺序,设置相应的转移晶体管和浮置扩散区的电压,在读出对应感光二极管电荷的同时,减少读出同一像素子阵列中其他感光二极管的电荷。
优选的,同一像素子阵列在不同帧中,所述同一像素子阵列中的各像素单元的读出顺序可改变,将多帧图像数据运用图像算法进行修正,以提高图像传感器的分辨率。
优选的,使用图像算法的方法来修正像素单元积分过程中相邻像素单元之间的串扰所带来的图像干扰。
优选的,所述像素子阵列内部的多个像素单元分别具有相同的微透镜,或者分别具有不同的微透镜,或者共用一个微透镜。
优选的,所述像素子阵列内部的多个像素单元呈M×N阵列排布,M和N为大于等于2的自然数。
优选的,所述像素子阵列内部的多个像素单元具有相同或不同的滤光层。
优选的,所述像素子阵列之间的背面深槽隔离结构处于离子注入隔离区域之中。
优选的,所述离子注入隔离区域为P型掺杂区域。
本发明的另一方面提供一种图像传感器的像素结构的形成方法,包括:形成多个像素子阵列,每个像素子阵列中包括多个像素单元;在所述像素子阵列之间形成背面深槽隔离结构;同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构。
优选的,所述像素子阵列之间既有背面深槽隔离结构,又有离子注入隔离区域以钝化背面深槽隔离结构表面,减少刻蚀所带来的暗电流;所述同一像素子阵列内部的多个像素单元之间仅有离子注入隔离区域,用以分隔相邻像素单元的感光二极管,减少像素单元之间的串扰。
优选的,所述像素子阵列内部的多个像素单元之间的离子注入隔离区域的深度小于像素单元的感光二极管的深度,以使所述像素子阵列内部的多个像素单元的感光二极管底部相互连接,增加感光二极管体积,提高满阱容量。
优选的,对所述像素子阵列内部的多个像素单元进行读取时,通过设置特定的转移晶体管电压和浮置扩散区电压的时间序列,使每次读取时对感光二极管的控制范围不同,以实现分批读取积分电子,进而减少读取过程中相邻像素单元之间的干扰。
优选的,用于读取所述像素子阵列内部的多个像素单元的转移晶体管电压和浮置扩散区电压的时间序列可随读取过程改变,利用不同时间序列分别读出多组数据,进而运用图像算法进行修正,以弥补制备工艺过程的偏差在像素单元上产生的性能变动对读取结果产生的影响。
优选的,使用图像算法的方法来修正像素单元积分过程中相邻像素单元之间的串扰所带来的图像干扰。
优选的,所述像素子阵列内部的多个像素单元分别具有相同的微透镜,或者分别具有不同的微透镜,或者共用一个微透镜。
优选的,所述像素子阵列内部的多个像素单元呈M×N阵列排布,M和N为大于等于2的自然数。
优选的,所述像素子阵列内部的多个像素单元具有相同或不同的滤光层。
优选的,所述像素子阵列之间的背面深槽隔离结构处于离子注入隔离区域之中。
优选的,所述离子注入隔离区域为P型掺杂区域。
本发明的图像传感器的像素结构及其形成方法,通过在像素子阵列之间设置有背面深槽隔离结构,同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构,使得像素子阵列内部相邻像素单元之间的高能离子注入隔离可以取消或者变窄,减少了高能离子注入所带来的缺陷和噪声,提高了图像传感器的信噪比。像素子阵列内部允许离子注入隔离区域深度小于感光二极管深度,让感光二极管底部相互连接,以增加感光二极管的体积,进而提高像素单元的满阱容量。像素子阵列之间的背面深槽隔离和高能离子注入的显影周期放大到像素尺寸的数倍大小,显影后光阻与衬底之间的接触面积明显增加,因此显影过程光阻倒伏的现象可以得到明显改善,提高了工艺可靠性。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述,本发明的其它特征、目的和优点将会变得更明显。
图1为本发明的图像传感器的像素结构的示意图;
图2为沿图1中B-B’线的剖视图。
在图中,贯穿不同的示图,相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
具体实施方式
为解决上述现有技术中的问题,本发明提供一种图像传感器的像素结构及其形成方法,通过在像素子阵列之间设置有背面深槽隔离结构,同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构,使得像素子阵列内部相邻像素单元之间的高能离子注入隔离可以取消或者变窄,减少了高能离子注入所带来的缺陷和噪声,提高了图像传感器的信噪比。像素子阵列内部允许离子注入隔离区域深度小于感光二极管深度,让感光二极管底部相互连接,以增加感光二极管的体积,进而提高像素单元的满阱容量。像素子阵列之间的背面深槽隔离和高能离子注入的显影周期放大到像素尺寸的数倍大小,显影后光阻与衬底之间的接触面积明显增加,因此显影过程光阻倒伏的现象可以得到明显改善,提高了工艺可靠性。
在以下优选的实施例的具体描述中,将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解,在不偏离本发明的范围的前提下,可以利用其他实施例,也可以进行结构性或者逻辑性的修改。因此,以下的具体描述并非限制性的,且本发明的范围由所附的权利要求所限定。
下面结合具体实施例对本发明进行详细阐述。
如图1所示,本发明的图像传感器的像素结构包括多个像素子阵列,在此仅示出两个像素子阵列11、12(分别由虚线框11、12包围)作为示例而非限制,其中,每个像素子阵列中包括多个像素单元,例如,像素子阵列11包括由点划线11’作为分界线的呈2×2阵列排布的四个像素单元11A、11B、11C、11D。其中,21、22、23、24分别是四个像素单元11A、11B、11C、11D的转移晶体管(Tx,Transfer Gate),31、32、33、34分别是四个像素单元11A、11B、11C、11D的感光二极管。
在本实施例中,以包括2×2阵列排布的四个像素单元11A、11B、11C、11D的像素子阵列11为例,该相邻的2×2阵列的四个像素单元11A、11B、11C、11D具有相同的滤光层且共用一个微透镜,因此在同一时间一般会接收到同样的信号。同时,控制此2×2阵列的四个像素单元11A、11B、11C、11D的转移晶体管21、22、23、24也将会同时开启和关闭。后续方案也以此作为例子进行描述,但实际像素子阵列的大小并不仅限于2×2,具有3×3、4×4或者更多像素单元的像素子阵列,甚至阵列长宽不对称的像素子阵列,例如M×N阵列排布(M和N为大于等于2的自然数)的像素子阵列均可以适用于本发明。
另外,在其他优选实施例中,所述像素子阵列内部的多个像素单元可以分别具有相同的微透镜,或者分别具有不同的微透镜,或者共用一个微透镜。所述像素子阵列内部的多个像素单元可以具有相同或不同的滤光层。
图2是沿图1中B-B’线的剖视图。为实现像素子阵列11、12之间的彻底隔离,像素子阵列11、12之间设置有背面深槽隔离结构4,并且需要搭配深层的离子注入隔离区域2(优选为P型掺杂区域)以钝化背面深槽隔离结构4表面,减少刻蚀所带来的暗电流。其中,像素子阵列11、12之间的离子注入隔离区域2的深度大于像素单元11A、11B、11C、11D的感光二极管31、32、33、34的深度,背面深槽隔离结构4处于离子注入隔离区域2之中。
而同一像素子阵列11内部的多个像素单元11A、11B、11C、11D之间,取消了现有技术中常见的背面深槽隔离结构,仅设置有离子注入隔离区域1(优选为P型掺杂区域),用以分隔相邻像素单元的感光二极管31、32、33、34,减少像素单元11A、11B、11C、11D之间的串扰。其中,像素子阵列11内部的多个像素单元11A、11B、11C、11D之间的离子注入隔离区域1的深度可以小于,等于或者大于像素单元11A、11B、11C、11D的感光二极管31、32、33、34的深度。
本申请的发明人研究发现,对于小像素尺寸、大像素数目的图像传感器,像素阵列常会出现过采样的情况,特别是在视角较小的移动设备场景下,因此可以通过像素单元融合输出,在基本不丢失分辨能力的前提下提高读出信号的信噪比,此时,在融合输出的子阵列内部,像素单元之间的隔离要求并不高,因此可以对子阵列内部像素单元的隔离策略进行调整,更好的克服背景技术部分所述的技术问题。具体来说,由于同一像素子阵列11内部的多个像素单元11A、11B、11C、11D之间没有了背面深槽隔离结构,同一像素子阵列11内部的多个像素单元11A、11B、11C、11D之间的离子注入隔离区域1的深度可以小于像素单元11A、11B、11C、11D的感光二极管31、32、33、34的深度,以使所述像素子阵列11内部的多个像素单元11A、11B、11C、11D的感光二极管31、32、33、34底部相互连接,增加感光二极管31、32、33、34体积,提高满阱容量。图2中的虚线框31’、32’是感光二极管31、32中实际耗尽区的可能边界,此部分为满阱容量的主要贡献区域。由感光二极管31、32、33、34的读取电势需求所控制,感光二极管31、32、33、34中掺杂浓度从浅层到深层呈现逐渐下降的趋势。因此在原本深层隔离所对应的深度,感光二极管31、32、33、34的掺杂浓度相当低,以至于此位置会一直保持耗尽状态,深层感光二极管31、32、33、34的耗尽区对于满阱容量基本没有贡献,因此深层感光二极管31、32、33、34的结构改变对传感器性能影响可以忽略。而由于此处原本具有的深层隔离注入被取消,高能掺杂离子所带来的缺陷也一并消失。这可以明显降低像素单元的暗电流,显著提高图像阵列的信噪比。此外,在未示出的其他优选实施例中,也可以使得同一像素子阵列内部的多个像素单元之间的高能隔离注入的宽度相对现有技术变窄,同样具有减少高能离子注入所带来的缺陷和噪声,提高图像传感器的信噪比的效果。
当同一像素子阵列内部的多个像素单元之间的背面深槽隔离和高能隔离注入被取消时,像素子阵列11、12之间的背面深槽隔离和高能隔离注入的显影周期放大到了像素尺寸的数倍大小,显影后光阻与衬底之间的接触面积明显增加,因此显影过程光阻倒伏的现象可以得到明显改善,提高了工艺可靠性。
优选的,基于本发明的图像传感器的像素结构,可以在对某一像素子阵列11内部的各像素单元11A、11B、11C、11D进行读取时,基于读取时间的先后顺序,设置相应的转移晶体管和浮置扩散区的电压,在读出对应感光二极管电荷的同时,减少读出同一像素子阵列中其他感光二极管的电荷,以减少读取过程中相邻像素单元之间的干扰。并且,同一像素子阵列在不同帧中,所述同一像素子阵列中的各像素单元的读出顺序可改变,将多帧图像数据运用图像算法进行修正,以提高图像传感器的分辨率,弥补制备工艺过程的偏差在像素单元上产生的性能变动对读取结果产生的影响。此外,还可以使用图像算法的方法来修正像素单元积分过程中相邻像素单元之间的串扰所带来的图像干扰。
参见图1、图2,本发明的另一方面提供一种图像传感器的像素结构的形成方法,包括:形成多个像素子阵列11、12,每个像素子阵列11中包括多个像素单元11A、11B、11C、11D;在所述像素子阵列11、12之间形成背面深槽隔离结构4;同一像素子阵列11内部的多个像素单元11A、11B、11C、11D之间没有背面深槽隔离结构。
因此,所述像素子阵列11、12之间既有背面深槽隔离结构4,又有离子注入隔离区域2以钝化背面深槽隔离结构4表面,减少刻蚀所带来的暗电流;优选的,所述像素子阵列11、12之间的背面深槽隔离结构4处于离子注入隔离区域2之中。所述同一像素子阵列11内部的多个像素单元11A、11B、11C、11D之间仅有离子注入隔离区域1,用以分隔相邻像素单元11A、11B、11C、11D的感光二极管,减少像素单元11A、11B、11C、11D之间的串扰。优选的,所述离子注入隔离区域1、2为P型掺杂区域。
优选的,所述像素子阵列内部的多个像素单元11A、11B、11C、11D之间的离子注入隔离区域1的深度小于像素单元11A、11B、11C、11D的感光二极管31、32、33、34的深度,以使所述像素子阵列内部的多个像素单元11A、11B、11C、11D的感光二极管31、32、33、34底部相互连接,增加感光二极管31、32、33、34体积,提高满阱容量。并且由于此处原本具有的深层隔离注入被取消,高能掺杂离子所带来的缺陷也一并消失,这可以明显降低像素单元的暗电流,显著提高图像阵列的信噪比。
此外,由于像素子阵列11、12之间的背面深槽隔离和高能隔离注入的显影周期放大到了像素尺寸的数倍大小,显影后光阻与衬底之间的接触面积明显增加,因此显影过程光阻倒伏的现象可以得到明显改善,提高了工艺可靠性。
优选的,基于本发明的图像传感器的像素结构,可以在对某一像素子阵列11内部的各像素单元11A、11B、11C、11D进行读取时,基于读取时间的先后顺序,设置相应的转移晶体管和浮置扩散区的电压,在读出对应感光二极管电荷的同时,减少读出同一像素子阵列中其他感光二极管的电荷,以减少读取过程中相邻像素单元之间的干扰。并且,同一像素子阵列在不同帧中,所述同一像素子阵列中的各像素单元的读出顺序可改变,将多帧图像数据运用图像算法进行修正,以提高图像传感器的分辨率,弥补制备工艺过程的偏差在像素单元上产生的性能变动对读取结果产生的影响。此外,还可以使用图像算法的方法来修正像素单元积分过程中相邻像素单元之间的串扰所带来的图像干扰。
本领域技术人员可以理解,在未示出的其他实施例中,所述像素子阵列内部的多个像素单元可以呈M×N阵列排布,M和N为大于等于2的自然数。所述像素子阵列内部的多个像素单元分别具有相同的微透镜,或者分别具有不同的微透镜,或者共用一个微透镜。所述像素子阵列内部的多个像素单元具有相同或不同的滤光层。所述像素子阵列内部的多个像素单元之间的离子注入隔离区域的深度也可以等于或者大于像素单元的感光二极管的深度。
综上所述,本发明的图像传感器的像素结构及其形成方法,通过在像素子阵列之间设置有背面深槽隔离结构,同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构,使得像素子阵列内部相邻像素单元之间的高能离子注入隔离可以取消或者变窄,减少了高能离子注入所带来的缺陷和噪声,提高了图像传感器的信噪比。像素子阵列内部允许离子注入隔离区域深度小于感光二极管深度,让感光二极管底部相互连接,以增加感光二极管的体积,进而提高像素单元的满阱容量。像素子阵列之间的背面深槽隔离和高能离子注入的显影周期放大到像素尺寸的数倍大小,显影后光阻与衬底之间的接触面积明显增加,因此显影过程光阻倒伏的现象可以得到明显改善,提高了工艺可靠性。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论如何来看,均应将实施例看作是示范性的,而且是非限制性的。此外,明显的,“包括”一词不排除其他元素和步骤,并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一,第二等词语用来表示名称,而并不表示任何特定的顺序。
Claims (22)
1.一种图像传感器的像素结构,其特征在于,
包括多个像素子阵列,每个像素子阵列中包括多个像素单元;
其中,像素子阵列之间设置有背面深槽隔离结构;
同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构。
2.如权利要求1所述的图像传感器的像素结构,其特征在于,所述像素子阵列之间既有背面深槽隔离结构,又有离子注入隔离区域以钝化背面深槽隔离结构表面,减少刻蚀所带来的暗电流;所述同一像素子阵列内部的多个像素单元之间仅有离子注入隔离区域,用以分隔相邻像素单元的感光二极管,减少像素单元之间的串扰。
3.如权利要求2所述的图像传感器的像素结构,其特征在于,所述像素子阵列内部的多个像素单元之间的离子注入隔离区域的深度小于像素单元的感光二极管的深度,以使所述像素子阵列内部的多个像素单元的感光二极管底部相互连接,增加感光二极管体积,提高满阱容量。
4.如权利要求3所述的图像传感器的像素结构,其特征在于,对某一像素子阵列内部的各像素单元进行读取时,基于读取时间的先后顺序,设置相应的转移晶体管和浮置扩散区的电压,在读出对应感光二极管电荷的同时,减少读出同一像素子阵列中其他感光二极管的电荷。
5.如权利要求4所述的图像传感器的像素结构,其特征在于,同一像素子阵列在不同帧中,所述同一像素子阵列中的各像素单元的读出顺序可改变,将多帧图像数据运用图像算法进行修正,以提高图像传感器的分辨率。
6.如权利要求3-5中任意一项所述的图像传感器的像素结构,其特征在于,使用图像算法的方法来修正像素单元积分过程中相邻像素单元之间的串扰所带来的图像干扰。
7.如权利要求1所述的图像传感器的像素结构,其特征在于,所述像素子阵列内部的多个像素单元分别具有相同的微透镜,或者分别具有不同的微透镜,或者共用一个微透镜。
8.如权利要求1所述的图像传感器的像素结构,其特征在于,所述像素子阵列内部的多个像素单元呈M×N阵列排布,M和N为大于等于2的自然数。
9.如权利要求1所述的图像传感器的像素结构,其特征在于,所述像素子阵列内部的多个像素单元具有相同或不同的滤光层。
10.如权利要求2所述的图像传感器的像素结构,其特征在于,所述像素子阵列之间的背面深槽隔离结构处于离子注入隔离区域之中。
11.如权利要求2所述的图像传感器的像素结构,其特征在于,所述离子注入隔离区域为P型掺杂区域。
12.一种图像传感器的像素结构的形成方法,其特征在于,包括:
形成多个像素子阵列,每个像素子阵列中包括多个像素单元;
在所述像素子阵列之间形成背面深槽隔离结构;
同一像素子阵列内部的多个像素单元之间没有背面深槽隔离结构。
13.如权利要求12所述的图像传感器的像素结构的形成方法,其特征在于,所述像素子阵列之间既有背面深槽隔离结构,又有离子注入隔离区域以钝化背面深槽隔离结构表面,减少刻蚀所带来的暗电流;所述同一像素子阵列内部的多个像素单元之间仅有离子注入隔离区域,用以分隔相邻像素单元的感光二极管,减少像素单元之间的串扰。
14.如权利要求12所述的图像传感器的像素结构的形成方法,其特征在于,所述像素子阵列内部的多个像素单元之间的离子注入隔离区域的深度小于像素单元的感光二极管的深度,以使所述像素子阵列内部的多个像素单元的感光二极管底部相互连接,增加感光二极管体积,提高满阱容量。
15.如权利要求14所述的图像传感器的像素结构的形成方法,其特征在于,对所述像素子阵列内部的多个像素单元进行读取时,通过设置特定的转移晶体管电压和浮置扩散区电压的时间序列,使每次读取时对感光二极管的控制范围不同,以实现分批读取积分电子,进而减少读取过程中相邻像素单元之间的干扰。
16.如权利要求15所述的图像传感器的像素结构的形成方法,其特征在于,用于读取所述像素子阵列内部的多个像素单元的转移晶体管电压和浮置扩散区电压的时间序列可随读取过程改变,利用不同时间序列分别读出多组数据,进而运用图像算法进行修正,以弥补制备工艺过程的偏差在像素单元上产生的性能变动对读取结果产生的影响。
17.如权利要求14-16中任意一项所述的图像传感器的像素结构的形成方法,其特征在于,使用图像算法的方法来修正像素单元积分过程中相邻像素单元之间的串扰所带来的图像干扰。
18.如权利要求12所述的图像传感器的像素结构的形成方法,其特征在于,所述像素子阵列内部的多个像素单元分别具有相同的微透镜,或者分别具有不同的微透镜,或者共用一个微透镜。
19.如权利要求12所述的图像传感器的像素结构的形成方法,其特征在于,所述像素子阵列内部的多个像素单元呈M×N阵列排布,M和N为大于等于2的自然数。
20.如权利要求12所述的图像传感器的像素结构的形成方法,其特征在于,所述像素子阵列内部的多个像素单元具有相同或不同的滤光层。
21.如权利要求13所述的图像传感器的像素结构的形成方法,其特征在于,所述像素子阵列之间的背面深槽隔离结构处于离子注入隔离区域之中。
22.如权利要求13所述的图像传感器的像素结构的形成方法,其特征在于,所述离子注入隔离区域为P型掺杂区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010660129.0A CN113921542A (zh) | 2020-07-10 | 2020-07-10 | 图像传感器的像素结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010660129.0A CN113921542A (zh) | 2020-07-10 | 2020-07-10 | 图像传感器的像素结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113921542A true CN113921542A (zh) | 2022-01-11 |
Family
ID=79231980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010660129.0A Pending CN113921542A (zh) | 2020-07-10 | 2020-07-10 | 图像传感器的像素结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113921542A (zh) |
-
2020
- 2020-07-10 CN CN202010660129.0A patent/CN113921542A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10103190B2 (en) | Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate | |
US7385272B2 (en) | Method and apparatus for removing electrons from CMOS sensor photodetectors | |
US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
US8304354B2 (en) | Methods to avoid laser anneal boundary effect within BSI CMOS image sensor array | |
TW201208053A (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
WO2006073800A2 (en) | Method and apparatus for proximate cmos pixels | |
US20200091212A1 (en) | Image sensor having p-type isolation structure | |
US7800145B2 (en) | Method and apparatus for controlling charge transfer in CMOS sensors with a transfer gate work function | |
US7504278B2 (en) | Image sensor and method for manufacturing the same | |
US7755116B2 (en) | Method and apparatus for controlling charge transfer in CMOS sensors with an implant by the transfer gate | |
US10096633B2 (en) | Transistor and image sensor having the same | |
US8044444B2 (en) | CMOS image sensor and fabricating method thereof | |
CN111564459B (zh) | 图像感测装置及其形成方法 | |
CN212967705U (zh) | 图像传感器的像素结构 | |
JP2010098315A (ja) | イメージセンサ及びその製造方法 | |
WO2006073836A2 (en) | Method and apparatus for controlling charge transfer in cmos sensors with a graded transfer gate work function | |
CN113921542A (zh) | 图像传感器的像素结构及其形成方法 | |
CN111312693B (zh) | 一种图像传感器结构 | |
US7323671B1 (en) | Method and apparatus for varying a CMOS sensor control voltage | |
US8754456B2 (en) | Miniature image sensor | |
CN219123237U (zh) | 像素结构及图像传感器 | |
US20240186359A1 (en) | Image sensor and manufacturing method of the same | |
KR100388461B1 (ko) | 광감도를 향상시킬 수 있는 이미지 센서 및 그 제조 방법 | |
CN118281013A (zh) | 改善电荷传输的像素结构及其制备方法、图像传感器 | |
US20170098681A1 (en) | Image sensor and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |