CN113918378A - 数据存储方法、存储系统、存储设备及存储介质 - Google Patents
数据存储方法、存储系统、存储设备及存储介质 Download PDFInfo
- Publication number
- CN113918378A CN113918378A CN202010851132.0A CN202010851132A CN113918378A CN 113918378 A CN113918378 A CN 113918378A CN 202010851132 A CN202010851132 A CN 202010851132A CN 113918378 A CN113918378 A CN 113918378A
- Authority
- CN
- China
- Prior art keywords
- check
- units
- data
- storage
- check matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请实施例公开了一种数据存储方法、存储系统、存储设备及存储介质,属于数据存储技术领域。在本申请实施例中,第一介质层和第二介质层的性能不同,基于此,在第一介质层和第二介质层中按照不同的纠删码配比来进行数据存储。由于不同的纠删码配比对应的写放大不同,所导致的存储空间利用率也不同,因此,根据介质层的性能的不同选取不同的纠删码配比进行数据存储能够更好的发挥相应介质层的存储性能,有效的提高存储空间利用率。
Description
本申请要求于2020年7月10日提交的申请号为202010661972.0、申请名称为“数据存储方法以及存储设备”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本申请实施例涉及数据存储技术领域,特别涉及一种数据存储方法、存储系统、存储设备及存储介质。
背景技术
在存储系统中,提升有效存储容量是降低存储成本的有力武器,而纠删码(erasure code,EC)技术就能够提升存储系统的有效存储容量。当前,EC技术被广泛的应用于多级介质存储系统中。所谓多级介质存储系统是指包括多种不同性能的存储介质的存储系统。例如,由动态随机存取存储器(dynamic random access memory,DRAM)、存储级内存(storage class memory,SCM)和Nand闪存三种存储介质组成的存储系统,其中,DRAM具有较高的性能和较低的时延,SCM的性能和时延介于DRAM和Nand闪存之间,通常将DRAM和SCM称为高性能介质层,将Nand Flash称为低性能介质层。在诸如此类的多级介质存储系统中,在高性能介质层和低性能介质层中采用相同的纠删码配比来进行数据存储,这样,存在着存储空间利用率低的问题。
发明内容
本申请实施例提供了一种数据存储方法、存储系统、存储设备及存储介质,能够提高存储系统的存储空间利用率。所述技术方案如下:
第一方面,提供了一种数据存储方法,所述方法应用于存储系统中,所述存储系统包括第一介质层和第二介质层,所述第一介质层的性能不同于所述第二介质层的性能,所述方法包括:在所述第一介质层中,按照第一纠删码配比存储数据;当设定条件满足时,将所述第一介质层中存储的所述数据按照第二纠删码配比迁移至所述第二介质层;其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。
其中,N不等于X,M可以等于Y,也可以不等于Y。
第一介质层的性能不同于第二介质层的性能。一种情况下,第一介质层的性能高于第二介质层的性能,在第一介质层中按照第一纠删码配比存储数据。当设定条件满足时,将第一介质层中存储的数据按照第二纠删码配比迁移至第二介质层。第一介质层可以是DRAM或者SCM等作为内存使用的存储介质,第二介质层可以是固态硬盘或者机械硬盘等持久化存储介质。另一种情况下,在某些应用场景中,需要将低性能的存储介质中存储的数据还原至高性能的存储介质中,相应地,纠删码配比也会随着数据迁移发生变化,以匹配该存储介质的性能。例如,当第一介质层的性能低于第二介质层的性能时,在第一介质层中按照第一纠删码配比存储数据,并将第一介质层中存储的数据按照第二纠删码配比迁移至第二介质层这个过程则是一个数据读取过程。也即,待读取的数据在第一介质层中按照第一纠删码配比存储,在设定条件满足之后,将第一介质层中存储的数据读取至第二介质层,第二介质层中按照第二纠删码配比存储数据。之后,将读取到第二介质层中的数据反馈给用户。
上面说的介质层的性能通过该介质层的读写速度和时延等参数来表征。
在一种实现方式中,所述第一介质层的性能高于所述第二介质层的性能,N和M的比值小于X和Y的比值。其中,N小于X。也就是说,在高性能介质层采用较小的纠删码配比来存储数据,而在低性能介质层采用较大的纠删码配比来存储数据。由于高性能介质层接收到的输入输出(input/output,IO)粒度比较小,所以,通过较小的纠删码配比来存储数据,容易凑满分条,降低了写放大,提高了存储空间利用率。另外,在低性能介质层采用较大的纠删码配比来存储数据,能够减少冗余数据在存储空间中的占比,从而提高存储空间利用率。
在一种实现方式中,所述第一介质层存储的所述数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括所述N个数据单元和所述M个校验单元。因此,在该实现中,提供了一种具体的数据存储方式,所谓校验矩阵是一个分条所包含的所有数据单元和校验单元的集合,矩阵中包含多个元素,每个元素即一个数据单元或一个校验单元。本实施例中,第一校验矩阵是指存储在第一介质层中的数据所对应的矩阵,第二校验矩阵是指存储在第二介质层中的数据所对应的矩阵。示例性的,第一介质层存储有4个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括6个数据单元和2个校验单元。
在一种实现方式中,将所述第一介质层中存储的所述数据按照第二纠删码配比迁移至所述第二介质层的实现过程为:根据每个第一校验矩阵所包含的N个数据单元获得所述X个数据单元,所述X是所述N的整数倍;计算获得Y个校验单元以生成第二校验矩阵,所述第二校验矩阵包括所述X个数据单元和所述Y个校验单元;将所述第二校验矩阵写入所述第二介质层中。示例性的,第二介质层存储有一个或多个第二校验矩阵,其中,有一个第二校验矩阵是来自于第一介质层中的4个第一校验矩阵。具体的,所述第二校验矩阵包括24个数据单元(即X=24)和2个校验单元(即Y=2)。其中,这24个数据单元则直接来自上述每个第一校验矩阵的6个数据单元。
在本申请实施例中,在第一介质层中按照第一纠删码配比存储的数据能够直接合并为符合第二纠删码配比的数据,进而存储至第二介质层,也即,数据在不同介质层间可以合并或拆分,节省了存储系统的计算资源。
在一种实现方式中,所述计算获得Y个校验单元包括根据所述X个数据单元计算获得所述Y个校验单元。按照这种计算方式,Y个校验单元是根据X个数据单元计算获得的,那么第二校验矩阵中校验单元的数量相对比较灵活,不局限于前面描述的第一校验矩阵中校验单元的数量(M)。换言之,Y可以等于M,也可以不等于M。
在一种实现方式中,所述计算获得Y个校验单元包括根据每个第一校验矩阵所包含的M个校验单元计算所述Y个校验单元,所述Y等于所述M。按照这种计算方式,通过第一校验矩阵中包括的校验单元生成第二校验矩阵中的校验单元,相较于重新通过X数据单元来计算Y个校验单元,能够减小计算量。例如来说,第二校验矩阵中的Y个校验单元可以以各个第一校验矩阵中的M个校验单元为基础,通过简单的异或运算获得,因此计算量较小。按照这种计算方式,大部分情况下Y的值与M的值相等,但也不排除某些场景下Y不等于M。
在一种实现方式中,每个第一校验矩阵中的所述M个校验单元均存储在所述存储系统的第一存储节点中,所述方法还包括:从所述第一存储节点中获取每个第一校验矩阵中的M个校验单元。由于每个第一校验矩阵的M个校验单元均存储在第一存储节点中,因此,在通过各个第一校验矩阵的M个校验单元计算第二校验矩阵中的Y个校验单元时,即能够直接从第一存储节点中获取到所有的第一校验矩阵中的校验单元,相较于将各个第一校验矩阵中的校验单元分散存储,能够有效的减少网络通信次数,节省带宽资源。第一存储节点是指存储系统所包含的任意一个存储节点。
在一种实现方式中,当M大于或等于2时,所述M个校验单元包括校验单元p和校验单元q,其中,每个第一校验矩阵中的校验单元p均存储在所述存储系统的第一存储节点中,每个第一校验矩阵中的校验单元q均存储在所述存储系统的第二存储节点中,所述方法还包括:从所述第一存储节点获取每个第一校验矩阵中的校验单元p;从所述第二存储节点获取每个第一校验矩阵中的校验单元q;所述根据每个第一校验矩阵所包含的M个校验单元计算所述Y个校验单元具体包括:根据每个第一校验矩阵中的校验单元p和每个第一校验矩阵中的校验单元q计算获得所述Y个校验单元,所述Y个校验单元包括所述校验矩阵中的校验单元p’和校验单元q’。
将每个第一校验矩阵的M个校验单元中的校验单元p存储在第一存储节点中,将每个第一校验矩阵的M个校验单元中的校验单元q存储在第二存储节点中,这样,在通过各个第一校验矩阵的M个校验单元中的校验单元p计算第二校验矩阵中的Y个校验单元中的校验单元p’时,即能够直接从第一存储节点中获取到所有的第一校验矩阵中的校验单元p。同理,在通过各个第一校验矩阵的M个校验单元中的校验单元q计算第二校验矩阵中的Y个校验单元中的校验单元q’时,即能够直接从第二存储节点中获取到所有的第一校验矩阵中的校验单元q相较于将各个第一校验矩阵中的校验单元p分散存储,校验单元q分散存储,能够有效的减少网络通信次数,节省带宽资源。
在一种实现方式中,根据所述存储系统的拓扑结构和所述存储系统的容错能力确定所述第一纠删码配比或所述第二纠删码配比,其中,所述拓扑结构用于指示所述存储系统所包含的存储节点的数量所述容错能力用于指示所述存储系统容忍出错的存储节点的数量。
其中,第一纠删码配比和第二纠删码配比可以均根据存储系统的拓扑结构和容错能力确定得到,或者,第一纠删码配比根据存储系统的拓扑结构和容错能力确定得到,第二纠删码配比根据第一纠删码配比获得,或者,第二纠删码配比根据存储系统的拓扑结构和容错能力确定得到,第一纠删码配比根据第二纠删码配比获得,本申请实施例对此不作限定。另外,该存储系统容忍出错的存储节点的数量等于第一纠删码配比对应的校验单元的数量,或者第二纠删码配比对应的校验单元的数量。
示例性地,本申请实施例中由管理节点获取存储系统的拓扑结构以及容错能力,之后,通过公式N≤(k*M)-M来确定第一纠删码配比中的数据单元的数量的取值范围。其中,N为第一纠删码配比对应的数据单元的数量。k为存储系统中包含的节点的数量,当安全级别为服务器级安全时,上述节点指服务器,当安全级别为机柜级安全时,上述节点为机柜。M为容错能力所指示的该存储系统能够容忍出错的节点的数量,也即,第一纠删码配比中的校验单元的数量。需要说明的是,M可以是默认值,也可以是由用户自定义的值,且M为大于或等于1的整数,例如,M=2。在确定出第一纠删码配比中的数据单元的数量的取值范围之后,管理节点根据该取值范围和M,确定得到多个第一候选纠删码配比,每个候选纠删码配比对应所述取值范围的一个值。之后,从多个第一候选纠删码配比中选择对应的写放大值最小的纠删码配比作为第一纠删码配比。
需要说明的是,写放大是指存储节点实际写入的数据量大于从计算节点接收到的数据量。对于任一个第一候选纠删码配比而言,该第一候选纠删码配比对应的写放大值等于该第一候选纠删码配比对应的数据单元和校验单元的总数量与数据单元的数量之间的比值。例如,对于纠删码配比6:2而言,该纠删码配比对应的写放大值即为(6+2)/6。
或者,本申请实施例可以由管理节点获取存储系统的拓扑结构以及容错能力,之后,通过公式X≤(i*Y)-Y来确定第二纠删码配比中的数据单元的数量的取值范围,进而根据该数据单元的数量的取值范围和Y确定第二纠删码配比。其中,X为第二纠删码配比对应的数据单元的数量,且X大于N。i为该存储系统包含的节点的子节点的数量,其中,当安全级别为服务器级安全时,i为该存储系统包含的服务器的子节点的数量,其中,服务器的子节点可以是指该服务器连接的物理硬盘或硬盘逻辑域。当安全级别为机柜级安全时,i为该存储系统包含的机柜的子节点的数量,其中,机柜的子节点是指该机柜包含的服务器的数量。Y为容错能力所指示的该存储系统能够容忍出错的节点的数量,也即,Y为第二纠删码配比对应的校验单元的数量。需要说明的是,Y可以是默认值,也可以是由用户自定义的值,且Y大于或等于1,例如,Y=2。另外,Y与M可以相等,也可以不相等,本申请实施例对此不作限定。
需要说明的是,上面所述的安全级别可以是由用户配置后管理节点获取的,或者,也可以是管理节点根据该存储系统的拓扑结构按照预设原则确定得到的,其中,该预设原则是指能够保证该存储系统的可靠性的计算原则,本申请实施例对此不作限定。其中,安全级别包括服务器级安全、机柜级安全等。其中,服务器级安全用于指示存储系统最多能够容忍t个服务器出现故障。机柜级安全用于指示该存储系统最多能够容忍t个机柜出现故障。
在一种实现方式中,所述设定条件包括第一介质层的可用容量达到容量阈值。假设第一介质层的性能高于第二介质层的性能,那么第一介质层的容量往往小于第二介质层的容量,第一介质层也比第二介质层更加珍贵,因为存储在第一介质层中的数据读写的速度更快,时延更小。因此,当第一介质层的可用容量达到容量阈值时,第一介质层中的数据会被迁移至第二介质层中,以便于第一介质层腾出空间处理更多的数据。所谓迁移至第二介质层是指,数据被复制到第二介质层,而并不要求原来存储在第一介质层中的数据是否被立即删除。
在一种实现方式中,所述设定条件包括所述第一介质层存储的数据的访问频率低于热度阈值。继续假设第一介质层的性能高于第二介质层的性能,采用这种实现可以使得访问频率高的数据继续保留在第一介质层中,而访问频率低的数据则迁移至第二介质层中,既节省了高性能的存储介质的存储空间,又提高了访问频率高的数据的读写性能。
第二方面,提供了一种存储系统,所述存储系统包括第一介质层和第二介质层,所述第一介质层的性能不同于所述第二介质层的性能,在所述第一介质层中,数据是按照第一纠删码配比存储的;当设定条件满足时,所述第一介质层中的所述数据被按照第二纠删码配比迁移至所述第二介质层;其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。其中,N不等于X,M可以等于Y,也可以不等于Y。
第二方面所提供的存储系统既可以是一种分布式的存储系统,也可以是一种集中式的存储系统。以分布式的存储系统为例,存储系统包括多个存储节点。每个存储节点包括内存和硬盘。内存是第一介质层,例如DRAM和/或SCM,硬盘是第二介质层,例如是固态硬盘也可以是机械硬盘。在某些实施方式中,内存也可以由固态硬盘充当,而这种情况下第二介质层是指机械硬盘或者其他性能更低的存储介质。示例性的,每个存储节点包括的内存作为第一介质层,每个存储节点包括的硬盘作为第二介质层,第一介质层的性能高于第二介质层。所述多个存储节点中的任意一个存储节点都可以接收主机或客户端发送的数据,以第一存储节点为例,数据被临时存储在第一存储节点的内存中,当所述第一存储节点的内存中的数据量达到第一校验矩阵所包含的数据单元的尺寸时,所述第一存储节点按照第一纠删码配比将这些数据划分为N个数据单元,并计算N个数据单元的M个校验单元,然后将这N个数据单元和M个数据单元,分散地存储在所述存储系统的各个存储节点(可以包含第一存储节点自己)中。同理,所述第一存储节点继续接收客户端发送的数据,当其内存中的数据达到第一校验矩阵所包含的数据单元的尺寸时,继续将该数据所对应的N个数据单元和M个单元分散地存储在各个存储节点中。当设定条件满足时,每个存储节点都可以将其内存中的数据迁移至硬盘中,这意味着每个存储节点的内存中所包含的数据单元均被迁移至了硬盘中。第一存储节点可以按照第二纠删码配比获取这些数据单元(例如X个数据单元)所对应的Y个校验单元,并将所述Y个校验单元写入硬盘(可以是第一存储节点本地的硬盘,也可以是其他存储节点的硬盘),由此即实现了在第二介质层中按照第二纠删码配比存储数据。
在一些实现方式中,Y个校验单元可以由X个数据单元计算获得,在另一些实现方式中,Y个校验单元可以由多个第一校验矩阵中的M个数据单元计算获得。
在一种实现方式中,所述第一介质层的性能高于所述第二介质层的性能,N和M的比值小于X和Y的比值。其中,N小于X。也就是说,在高性能介质层采用较小的纠删码配比来存储数据,而在低性能介质层采用较大的纠删码配比来存储数据。由于高性能介质层接收到的输入输出(input/output,IO)粒度比较小,所以,通过较小的纠删码配比来存储数据,容易凑满分条,降低了写放大,提高了存储空间利用率。另外,在低性能介质层采用较大的纠删码配比来存储数据,能够减少冗余数据在存储空间中的占比,从而提高存储空间利用率。
在一种实现方式中,所述第一介质层存储的所述数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括所述N个数据单元和所述M个校验单元。也即,在该种实现方式中,校验矩阵是一个分条所包含的所有数据单元和校验单元的集合,矩阵中包含多个元素,每个元素即一个数据单元或一个校验单元。本实施例中,第一校验矩阵是指存储在第一介质层中的数据所对应的矩阵,第二校验矩阵是指存储在第二介质层中的数据所对应的矩阵。示例性的,第一介质层存储有4个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括6个数据单元和2个校验单元
在一种实现方式中,所述第二介质层中的所述数据对应第二校验矩阵,所述第二校验矩阵包括所述X个数据单元和所述Y个校验单元;其中,所述X个数据单元来自每个第一校验矩阵所包含的N个数据单元,所述X是所述N的整数倍。具体地,以第一介质层为各个存储节点的内存,第二介质层为各个存储节点的硬盘为例,多个第一校验矩阵中的数据单元和校验单元被分散的存储在存储系统的各个存储节点的内存中。当设定条件满足之后,各个存储节点将自身内存中存储第一校验矩阵所包含的数据单元存储至自身的硬盘中,这些数据单元组成第二校验矩阵中的X数据单元。除此之外,多个存储节点中的某个存储节点还可以根据第一校验矩阵中的校验单元生成Y个校验单元,并将Y个校验单元存储至自身的硬盘中,如此,即实现了将第一介质层存储的数据按照第二纠删码配比存储至第二介质层中。
在本申请实施例中,在第一介质层中按照第一纠删码配比存储的数据能够直接合并为符合第二纠删码配比的数据,进而存储至第二介质层,也即,数据在不同介质层间可以合并拆分,节省了存储系统的计算资源。
在一种实现方式中,所述Y个校验单元是根据所述X个数据单元计算获得的。其中,存储系统中的某个存储节点,以第一存储节点为例,第一存储节点获取X个数据单元,并根据该X个数据单元计算得到对应的Y个校验单元,在这种情况下,计算得到的校验单元的数量比较灵活,也即,Y可以等于第一校验矩阵中的校验单元的数量M,也可以不等于M。
在一种实现方式中,所述Y个校验单元是根据每个第一校验矩阵所包含的M个校验单元计算获得的,所述Y等于所述M。具体的,仍以第一存储节点为例,第一存储节点获取各个第一校验矩阵所包含的M个校验单元,以获取到的第一校验矩阵中所包含的校验单元为基础,通过简单的异或运算计算得到Y个校验单元,这样,相较于通过X数据单元来计算Y个校验单元,能够减小计算量。并且,在该种实现方式中,大部分情况下Y的值与M的值相等,但也不排除某些场景下Y不等于M。
在一种实现方式中,每个第一校验矩阵中的所述M个校验单元均存储在所述存储系统的第一存储节点中,所述第一存储节点用于获取每个第一校验矩阵中的M个校验单元,并根据每个第一校验矩阵所包含的M个校验单元计算获得所述Y个校验单元。
由于每个第一校验矩阵的M个校验单元均存储在第一存储节点中,因此,在通过各个第一校验矩阵的M个校验单元计算第二校验矩阵中的Y个校验单元时,即能够直接从第一存储节点中获取到所有的第一校验矩阵中的校验单元,相较于将各个第一校验矩阵中的校验单元分散存储,能够有效的减少网络通信次数,节省带宽资源。
在一种实现方式中,所述第一纠删码配比或所述第二纠删码配比是根据所述存储系统的拓扑结构和所述存储系统的容错能力确定的,其中,所述拓扑结构用于指示所述存储系统所包含的存储节点的数量所述容错能力用于指示所述存储系统容忍出错的存储节点的数量。
其中,在分布式的存储系统中,可以由管理节点来根据存储系统的拓扑结构和容错能力确定第一纠删码配比或第二纠删码配比。其中,该管理节点可以为该存储系统的多个存储节点中的任一存储节点,或者是,该管理节点为该存储系统中独立于存储节点之外用于对各个存储节点进行管理的一个节点。在本实施例中,该管理节点可以在初始化时获取第一纠删码配比和第二纠删码配比,也可以在存储系统运行过程中获取第一纠删码配比和第二纠删码配比。其中,第一纠删码配比和第二纠删码配比可以均根据存储系统的拓扑结构和容错能力确定得到,或者,第一纠删码配比根据存储系统的拓扑结构和容错能力确定得到,第二纠删码配比根据第一纠删码配比获得,或者,第二纠删码配比根据存储系统的拓扑结构和容错能力确定得到,第一纠删码配比根据第二纠删码配比获得,本申请实施例对此不作限定。另外,该存储系统容忍出错的存储节点的数量等于第一纠删码配比对应的校验单元的数量,或者第二纠删码配比对应的校验单元的数量。
示例性地,管理节点获取存储系统的拓扑结构以及容错能力,之后,通过公式N≤(k*M)-M来确定第一纠删码配比中的数据单元的数量的取值范围。其中,N为第一纠删码配比对应的数据单元的数量。k为存储系统中包含的节点的数量,当安全级别为服务器级安全时,上述节点指服务器,当安全级别为机柜级安全时,上述节点为机柜。M为容错能力所指示的该存储系统能够容忍出错的节点的数量,也即,第一纠删码配比中的校验单元的数量。需要说明的是,M可以是默认值,也可以是由用户自定义的值,且M为大于或等于1的整数,例如,M=2。在确定出第一纠删码配比中的数据单元的数量的取值范围之后,管理节点根据该取值范围和M,确定得到多个第一候选纠删码配比,每个候选纠删码配比对应所述取值范围的一个值。之后,从多个第一候选纠删码配比中选择对应的写放大值最小的纠删码配比作为第一纠删码配比。
需要说明的是,写放大是指存储节点实际写入的数据量大于从计算节点接收到的数据量。对于任一个第一候选纠删码配比而言,该第一候选纠删码配比对应的写放大值等于该第一候选纠删码配比对应的数据单元和校验单元的总数量与数据单元的数量之间的比值。例如,对于纠删码配比6:2而言,该纠删码配比对应的写放大值即为(6+2)/6。
或者,管理节点获取存储系统的拓扑结构以及容错能力,之后,通过公式X≤(i*Y)-Y来确定第二纠删码配比中的数据单元的数量的取值范围,进而根据该数据单元的数量的取值范围和Y确定第二纠删码配比。其中,X为第二纠删码配比对应的数据单元的数量,且X大于N。i为该存储系统包含的节点的子节点的数量,其中,当安全级别为服务器级安全时,i为该存储系统包含的服务器的子节点的数量,其中,服务器的子节点可以是指该服务器连接的物理硬盘或硬盘逻辑域。当安全级别为机柜级安全时,i为该存储系统包含的机柜的子节点的数量,其中,机柜的子节点是指该机柜包含的服务器的数量。Y为容错能力所指示的该存储系统能够容忍出错的节点的数量,也即,Y为第二纠删码配比对应的校验单元的数量。需要说明的是,Y可以是默认值,也可以是由用户自定义的值,且Y大于或等于1,例如,Y=2。另外,Y与M可以相等,也可以不相等,本申请实施例对此不作限定。
需要说明的是,上面所述的安全级别可以是由用户配置后管理节点获取的,或者,也可以是管理节点根据该存储系统的拓扑结构按照预设原则确定得到的,其中,该预设原则是指能够保证该存储系统的可靠性的计算原则,本申请实施例对此不作限定。其中,安全级别包括服务器级安全、机柜级安全等。其中,服务器级安全用于指示存储系统最多能够容忍t个服务器出现故障。机柜级安全用于指示该存储系统最多能够容忍t个机柜出现故障。
在一种实现方式中,所述设定条件包括第一介质层的可用容量达到容量阈值。
在一种实现方式中,所述设定条件包括所述第一介质层存储的数据的访问频率低于热度阈值。
另外,第二方面提供的存储系统也可以是一种集中式的存储系统,例如是个存储阵列或者其他存储设备。以存储阵列为例,所述存储阵列包含一个或多个控制器,每个控制器和硬盘框耦合。每个控制器中的内存构成第一介质层,硬盘框中的硬盘构成第二介质层。任意一个控制器都可以接收主机或客户端发送的数据,以第一控制器为例,数据被临时存储在第一控制器的内存中,当所述第一控制器的内存中的数据量达到第一校验矩阵所包含的数据单元的尺寸时,所述第一控制器按照第一纠删码配比将这些数据划分为N个数据单元,并计算N个数据单元的M个校验单元,然后将这N个数据单元和M个数据单元,分散地存储在所述存储系统的各个控制器(可以包含第一控制器自己)中。同理,所述第一控制器继续接收主机发送的数据,当其内存中的数据达到第一校验矩阵所包含的数据单元的尺寸时,继续将该数据所对应的N个数据单元和M个单元分散地存储在各个控制器中。当设定条件满足时,每个控制器都可以将其内存中的数据迁移至硬盘中,这意味着每个控制器的内存中所包含的数据单元均被迁移至了硬盘中。第一控制器可以按照第二纠删码配比获取这些数据单元(例如X个数据单元)所对应的Y个校验单元,并将所述校验单元写入硬盘,由此即实现了在第二介质层中按照第二纠删码配比存储数据。
第三方面提供一种存储设备,所述存储设备可以是一个第二方面提供的分布式存储系统中的存储节点,也可以是一个独立的服务器,还可以是一个硬盘框等既具有存储能力又具有计算能力的设备。它包括第一介质层、第二介质层和处理器。所述处理器用于:接收数据;按照第一纠删码配比将所述数据存储在所述第一介质层中;当设定条件满足时,所述处理器从所述第一介质层中获取所述数据,将所述数据按照第二纠删码配比迁移至所述第二介质层;其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。其中,N不等于X,M可以等于Y,也可以不等于Y。
在一种实现方式中,所述第一介质层的性能高于所述第二介质层的性能,N和M的比值小于X和Y的比值。
在一种实现方式中,所述第一介质层存储的所述数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括所述N个数据单元和所述M个校验单元。
在一种实现方式中,所述将所述数据按照第二纠删码配比迁移至所述第二介质层包括:根据每个第一校验矩阵所包含的N个数据单元获得所述X个数据单元,所述X是所述N的整数倍;计算获得Y个校验单元以生成第二校验矩阵,所述第二校验矩阵包括所述X个数据单元和所述Y个校验单元;将所述第二校验矩阵写入所述第二介质层中。
在一种实现方式中,所述计算获得Y个校验单元包括根据所述X个数据单元计算获得所述Y个校验单元。
在一种实现方式中,所述计算获得Y个校验单元包括根据每个第一校验矩阵所包含的M个校验单元计算所述Y个校验单元,所述Y等于所述M。
在一种实现方式中,所述设定条件包括第一介质层的可用容量达到容量阈值。
在一种实现方式中,所述设定条件包括所述第一介质层存储的数据的访问频率低于热度阈值。
第四方面,提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有指令,当其在计算机上运行时,使得计算机执行上述第一方面所述的数据存储方法。
第五方面,提供了一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行上述第一方面所述的数据存储方法。
第六方面,提供了一种数据处理装置,所述数据处理装置位于前面介绍的存储设备中,所述存储系统包括第一介质层、第二介质层和处理器,第一介质层的性能不同于第二介质层的性能。该装置包括存储模块1101和迁移模块1102,所述存储模块1101用于接收数据,按照第一纠删码配比将所述数据存储在所述第一介质层中。迁移模块1102用于当设定条件满足时,从所述第一介质层中获取所述数据,将所述数据按照第二纠删码配比迁移至所述第二介质层。其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。该装置的其他功能可参考第三方面的描述。
上述第二方面、第三方面、第四方面、第五方面和第六方面所获得的技术效果与第一方面中对应的技术手段获得的技术效果近似,在这里不再赘述。
附图说明
图1是本申请实施例提供的一种存储系统架构图;
图2是本申请实施例提供的另一种存储系统架构图;
图3是本申请实施例提供的一种存储设备的系统架构图;
图4是本申请实施例提供的一种数据存储方法的流程图;
图5是本申请实施例提供的一个第一校验矩阵中的各个单元在第一介质层中的分布示意图;
图6是本申请实施例提供的w个第一校验矩阵中的单元在第一介质层中的分布示意图;
图7是本申请实施例提供第二校验矩阵中的单元在第二介质层中的分布示意图;
图8是本申请实施例提供的一种根据w个第一校验矩阵合并得到第二校验矩阵的原理示意图;
图9是本申请实施例提供的一种获得第二校验矩阵的校验单元的示意图;
图10是本申请实施例提供的一种在第二介质层中按照第二纠删码配比写入数据的示意图;
图11是本申请实施例提供的一种数据存储装置的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
在对本申请实施例进行详细的解释说明之前,先对本申请实施例涉及的系统架构进行介绍。
图1是本申请实施例提供的一种存储系统的结构示意图。如图1所示,该存储系统包括计算机节点集群和存储节点集群。其中,计算节点集群包括一个或多个计算节点10(图1中示出了两个计算节点10,但不限于两个计算节点10)。计算节点10是用户侧的一种计算设备,如服务器、台式计算机等。在硬件层面,计算节点10中设置有处理器和内存(图1中未示出)。在软件层面,计算节点10上运行有应用程序(application)101(简称应用)和客户端程序102(简称客户端)。应用101是对用户呈现的各种应用程序的统称。客户端102用于接收由应用101触发的数据访问请求,并且与存储节点20交互,向存储节点20发送数据访问请求。客户端102还用于接收来自存储节点的数据,并向应用101转发该数据。应理解的是,当客户端102是软件程序时,客户端102的功能由计算节点10所包含的处理器运行内存中的程序来实现。客户端102也可以由位于计算节点10内部的硬件组件来实现。计算节点集群中的任意一个客户端102可以访问存储节点集群中的任意一个存储节点20。
存储节点集群包括一个或多个存储节点20(图1中示出了三个存储节点20,但不限于三个存储节点20),各个存储节点20之间可以互联。存储节点如服务器、台式计算机或者存储阵列的控制器、硬盘框等。在功能上,存储节点20主要用于对数据进行计算或处理等。
在硬件上,如图1所示,存储节点20至少包括处理器、存储器和网卡。
其中,处理器是中央处理器(central processing unit,CPU),用于处理来自存储节点20外部的数据,或者存储节点20内部生成的数据。
存储器,是指用于存储数据的装置。在本申请实施例中,存储器包括内存和硬盘。其中,内存是指与处理器直接交换数据的内部存储器,它可以随时读写数据,而且速度很快,作为操作系统或其他正在运行中的程序的临时数据存储器。内存包括一种或多种类型的存储器,例如内存既可以是随机存取存储器,也可以是只读存储器(Read Only Memory,ROM)。举例来说,随机存取存储器可以是动态随机存取存储器(Dynamic Random AccessMemory,DRAM),也可以是存储级存储器(Storage Class Memory,SCM)。DRAM是一种半导体存储器,与大部分随机存取存储器(Random Access Memory,RAM)一样,属于一种易失性存储器(volatile memory)设备。SCM是一种同时结合传统储存装置与存储器特性的复合型储存技术,SCM能够提供比硬盘更快速的读写速度,但运算速度上比DRAM慢,在成本上也比DRAM更为便宜。需要说明的是,处理器可以直接访问内存,例如,如图2中所示,处理器可以直接访问DRAM和SCM。
然而,DRAM和SCM在本实施例中只是示例性的说明,在一些可能的情况中,内存可以只包含DRAM和SCM中的其中一种。或者,内存还可以包括其他随机存取存储器,例如静态随机存取存储器(Static Random Access Memory,SRAM)等。而对于只读存储器,举例来说,可以是可编程只读存储器(Programmable Read Only Memory,PROM)、可抹除可编程只读存储器(Erasable Programmable Read Only Memory,EPROM)等。另外,内存还可以是双列直插式存储器模块或双线存储器模块(Dual In-line Memory Module,简称DIMM),即由动态随机存取存储器(DRAM)组成的模块。在后续的实施例中,均以内存包括一种存储器为例那个说明,但这并不构成对内存包括的存储器类型数量的限制。
硬盘读写数据的速度比内存慢,通常用于持久性地存储数据。以存储节点20a为例,其内部设置一个或多个硬盘;或者,在存储节点20的外部挂载一个硬盘框(如图2所示),在硬盘框中设置多个硬盘。无论哪一种部署方式,这些硬盘都可以视作存储节点20所包含的硬盘。其中,这里的硬盘可以是指物理硬盘,也可以是指一个包括多个物理硬盘的逻辑域或故障域,本申请实施例对此不作限定。另外,物理硬盘的类型为固态硬盘、机械硬盘,或者其他类型的硬盘。
需要说明的是,内存包括的存储器与硬盘是完全不同的两种存储介质,二者的性能完全不同。其中,相较于硬盘,内存的数据读取速度更快,时延更小,也即,内存的性能高于硬盘的性能。基于此,在本申请实施例中,如图1和2中所示,将各个存储节点20中的内存称为第一介质层,将各个存储节点20中的硬盘称为第二介质层。其中,第一介质层的性能高于第二介质层。当然,也可以将各个存储节点20中的内存称为第二介质层,将各个存储节点20中的硬盘称为第一介质层。此时,第一介质层的性能低于第二介质层。可选地,当内存包括多种性能不同的存储介质时,也可以将内存中的每种存储介质作为一个介质层,例如,如图1和图2中,各个存储节点中的DRAM组成一个介质层,SCM组成一个介质层,硬盘组成一个介质层。可选地,在一些可能的情况中,第一介质层可以是固态硬盘(solid state disk,SSD),第二介质层可以为硬盘驱动器(hard disk drvie,HDD)。后续实施例中将以内存中包括一种存储介质,将各个存储节点的内存中的该种存储介质作为第一介质层、硬盘作为第二介质层为例进行说明。
网卡用于与其他存储节点进行通信,或者,用于与该存储节点耦合的硬盘框进行通信。另外,网卡可以直接访问存储节点的内存,如图2所示,网卡可以直接访问DRAM和SCM。
图3是本申请实施例提供的另一种存储系统的结构示意图。图3所示的存储系统为一个存储阵列,该存储阵列包括至少一个控制器(如图3所示的控制器11)和多个硬盘22。控制器11通过存储区域网络(英文:storage area network,SAN)与主机(图中未示出)连接。控制器11可以是一种计算设备,如服务器、台式计算机等等。在控制器11上安装有操作系统以及应用程序。控制器11可以接收来自主机的输入输出(I/O)请求。控制器11还可以存储I/O请求中携带的数据(如果有的话),并且将该数据写入硬盘22中。其中,硬盘22为机械硬盘或固态硬盘,固态硬盘是以闪存(英文:flash memory)芯片为介质的存储器,又名固态驱动器(Solid State Drive,SSD)。
图3仅是示例性说明,在实际应用中存储阵列可包含两个或两个以上控制器,每个控制器的物理结构和功能与控制器11类似,并且本实施例并不限定控制器之间,以及任意一个控制器与硬盘22之间的连接方式。只要各个控制器之间,以及各个控制器和硬盘22之间能够相互通信。另外,在本实施例中,硬盘可以是指物理硬盘,也可以是指一个包括多个物理硬盘的逻辑域或故障域,本申请实施例对此不作限定。
如图3所示,控制器11包括接口卡110、处理器112和接口卡113。
接口卡110用于和主机通信,控制器11通过接口卡110接收主机的操作指令。处理器112可能是一个中央处理器(英文:central processing unit,CPU)。在本申请实施例中,处理器112用于接收来自主机的I/O请求、处理所述I/O请求。所述I/O请求是写数据请求或者读数据请求,处理器112还可以将写数据请求中的数据发送给硬盘22。接口卡113,用于和硬盘22通信,控制器11通过接口卡113将写数据请求(包括数据、数据的逻辑地址以及数据的虚拟地址)发送给硬盘22存储。
可选地,控制器11还包括内存111。内存111用于临时存储从主机接收的数据或从硬盘22读取的数据。控制器11接收主机发送的多个写数据请求时,可以将多个写数据请求中的数据暂时保存在内存111中。当内存111的容量达到一定阈值时,将内存111存储的数据、数据的虚拟地址以及为数据分配的逻辑地址发送给硬盘22。硬盘22存储接收到的数据。内存111包括易失性存储器,闪存芯片或其组合。易失性存储器例如为随机访问存储器(英文:random-access memory,RAM)。闪存芯片例如软盘、硬盘、光盘等各种可以存储程序代码的机器可读介质。内存111具有保电功能,保电功能是指系统发生掉电又重新上电时,内存111中存储的数据也不会丢失。
需要说明的是,控制器11包括的内存111与硬盘22为完全不同的两种存储介质。其中,相较于硬盘,内存的数据读取速度更快,时延更小,也即,内存的性能高于硬盘的性能。在本申请实施例中,将性能更高的内存111称为第一介质层,将性能相对内存而言较低的的多个硬盘22称为第二介质层,也即,第一介质层的性能高于第二介质层。或者,将性能更高的内存111称为第二介质层,将性能相对内存而言较低的的多个硬盘22称为第一介质层。此时,第一介质层的性能低于第二介质层。
纠删码是一种数据冗余技术,相对于多副本策略,纠删码具有更高的磁盘利用率。例如Reed-Solomon码就是一种常见的纠删码。纠删码技术主要是通过纠删码算法将原始的数据进行编码得到冗余,并将数据和冗余一并存储起来,以达到容错的目的。其基本思想是将n块原始的数据元素(数据单元)通过一定的计算,得到m块冗余元素(校验单元),磁盘利用率为n/(n+m)。对于这n+m块的元素,当其中任意的m块元素出错(包括原始的数据元素和冗余元素)时,均可以通过对应的重构算法恢复出原来的n块数据元素。生成校验的过程被成为编码(encoding),恢复丢失的数据元素的过程被称为解码(decoding)。本申请所提到的纠删码配比是指数据元素n与冗余元素m的比值。接下来对本申请实施例提供的数据存储方法进行介绍。
图4是本申请实施例提供的一种数据存储方法的流程图。该方法可以应用于图1或图2所示的存储系统中,也可以应用于图3所示的存储系统中。参见图4,该方法包括以下步骤:
步骤401:在第一介质层中,按照第一纠删码配比存储数据。
由前述图1至图3中的介绍可知,存储系统中包括多种不同的存储介质,本申请实施例中以存储系统包括两种不同的存储介质且第一介质层的性能高于第二介质层的性能为例对该数据存储方法进行解释说明。例如,第一介质层是DRAM,第二介质层是硬盘。所谓第一介质层的性能高于第二介质层的性能是指第一介质层比第二介质层的读写速度更快、时延更小。
在本申请实施例中,针对第一介质层和第二介质层,可以分别获取第一介质层对应的第一纠删码配比和第二介质层对应的第二纠删码配比,进而在第一介质层中,按照第一纠删码配比存储数据,而在第二介质层中按照第二纠删码配比存储数据。
其中,如果该数据存储方法应用于图1或图2所示的存储系统中,则可以由存储系统中的管理节点获取第一纠删码配比和第二纠删码配比。其中,该管理节点为该存储系统的多个存储节点中的任一存储节点,或者是,该管理节点为该存储系统中独立于存储节点之外用于对各个存储节点进行管理的一个节点。另外,该管理节点可以在初始化时获取第一纠删码配比和第二纠删码配比,也可以在存储系统运行过程中获取第一纠删码配比和第二纠删码配比,本申请实施例对此不做限定。如果该数据存储方法应用于图3所示的存储系统中,则可以由存储系统中的控制器来获取第一纠删码配比和第二纠删码配比。接下来以管理节点获取第一纠删码配比和第二纠删码配比为例来进行介绍。
在一种可能的实现方式中,管理节点根据该存储系统的拓扑结构和容错能力确定第一纠删码配比或第二纠删码配比。其中,第一纠删码配比和第二纠删码配比可以均根据存储系统的拓扑结构和容错能力确定得到,或者,第一纠删码配比根据存储系统的拓扑结构和容错能力确定得到,第二纠删码配比根据第一纠删码配比获得,或者,第二纠删码配比根据存储系统的拓扑结构和容错能力确定得到,第一纠删码配比根据第二纠删码配比获得,本申请实施例对此不作限定。另外,拓扑结构用于指示存储系统所包含的存储节点的数量,容错能力用于指示存储系统容忍出错的存储节点的数量。其中,该存储系统容忍出错的存储节点的数量等于第一纠删码配比对应的校验单元的数量,或者第二纠删码配比对应的校验单元的数量。
其中,管理节点首先获取存储系统的拓扑结构。示例性地,管理节点中可以存储有存储系统的拓扑结构,或者,接收由其他设备发送的该存储系统的拓扑结构,或者,接收用户输入的存储系统的拓扑结构。该拓扑结构能够指示存储系统的组成,例如,该存储系统内所包含的存储节点数量,每个存储节点包括的子节点的数量。其中,当存储节点为一台服务器时,存储节点的子节点的数量是指服务器包括的物理硬盘的数量或者对相应存储节点包括的物理硬盘进行划分得到的硬盘逻辑域的数量。当存储节点为一个机柜时,存储节点的子节点的数量是指机柜内包括的服务器的数量。通常,一个机柜包括多个服务器。
例如,假设存储系统内包括4个服务器,每个服务器包括60个物理硬盘,其中,每15个物理硬盘划分为1个硬盘逻辑域,则根据该拓扑结构可知,该存储系统包括4个存储节点,每个服务器即为一个存储节点。每个存储节点包括4个硬盘逻辑域,也即,每个存储节点包括的子节点的数量为4。
除了获取存储系统的拓扑结构,管理节点还获取该存储系统的安全级别和容错能力。在一种可能的实现方式中,管理节点上显示有配置界面,该配置界面包括安全级别配置项和容错能力配置选项。用户在该安全级别配置项中输入所需的安全级别,并在容错能力配置选项中输入允许出错的节点数量t,t为大于或等于的整数。管理节点获取用户输入的安全级别和允许出错的节点数量t。其中,安全级别包括服务器级安全、机柜级安全等。其中,服务器级安全用于指示存储系统最多能够容忍t个服务器出现故障。机柜级安全用于指示该存储系统最多能够容忍t个机柜出现故障。可选地,管理节点也可以根据该存储系统的拓扑结构,按照预设原则确定该存储系统的安全级别,其中,该预设原则是指能够保证该存储系统的可靠性的计算原则,本申请实施例对此不作限定。另外,该存储系统的容错能力也可以是一个系统默认值,本申请实施例对此不作限定。
在获取到存储系统的拓扑结构、容错能力和安全级别之后,管理节点通过下述公式(1)确定第一纠删码配比中的数据单元的数量的取值范围。
N≤(k*M)- M (1)
其中,N为第一纠删码配比对应的数据单元的数量。k为存储系统中包含的节点的数量,当安全级别为服务器级安全时,上述节点指服务器,当安全级别为机柜级安全时,上述节点为机柜。M为容错能力所指示的该存储系统能够容忍出错的节点的数量,也即,第一纠删码配比中的校验单元的数量。需要说明的是,M可以是默认值,也可以是由用户自定义的值,且M为大于或等于1的整数,例如,M=2。
在确定出第一纠删码配比中的数据单元的数量的取值范围之后,管理节点根据该取值范围和M,确定得到多个第一候选纠删码配比,每个候选纠删码配比对应所述取值范围的一个值。之后,从多个第一候选纠删码配比中选择对应的写放大值最小的纠删码配比作为第一纠删码配比。
其中,写放大是指存储节点实际写入的数据量大于从计算节点接收到的数据量。在本申请实施例中,写放大通过写放大值来表征,对于任一个第一候选纠删码配比而言,该第一候选纠删码配比对应的写放大值等于该第一候选纠删码配比的数据单元和校验单元的总数量与数据单元的数量之间的比值。例如,对于纠删码配比6:2而言,该纠删码配比用于表征每6个数据单元对应2个校验单元,如此,该纠删码配比对应的写放大值即为(6+2)/6。
示例性地,假设根据该存储系统的拓扑结构指示该存储系统包括4个服务器,用户输入的安全级别为服务器级安全,则k=4。假设该存储系统能够容忍出错的存储节点的数量为2个,也即,M=2。根据上述公式(1)可得,第一纠删码配比的数据单元的数量取值范围为N≤4*2-2,也即,N≤6。在确定第一纠删码配比的数据单元的数量取值范围之后,根据该取值范围和校验单元的数量可得到常用的多个第一候选纠删码配比分别为6:2、4:2和2:2。由于6:2这一配比是三个配比中写放大最小的,因此,将6:2这一配比作为第一纠删码配比。
除了第一纠删码配比之外,管理节点还用于根据该存储系统的拓扑结构和容错能力获取第二纠删码配比。具体的,管理节点通过下述公式(2)确定第二纠删码配比中的数据单元的数量取值范围。
X≤(i*Y)-Y (2)
其中,X为第二纠删码配比对应的数据单元的数量,且X大于N。i为该存储系统包含的节点的子节点的数量,其中,当安全级别为服务器级安全时,i为该存储系统包含的服务器的子节点的数量,其中,服务器的子节点可以是指该服务器连接的物理硬盘或硬盘逻辑域。当安全级别为机柜级安全时,i为该存储系统包含的机柜的子节点的数量,其中,机柜的子节点是指该机柜包含的服务器的数量。Y为容错能力所指示的该存储系统能够容忍出错的节点的数量,也即,Y为第二纠删码配比对应的校验单元的数量。需要说明的是,Y可以是默认值,也可以是由用户自定义的值,且Y大于或等于1,例如,Y=2。另外,Y与M可以相等,也可以不相等,本申请实施例对此不作限定。还需要说明的是,安全级别可以由前述介绍的配置方式由用户进行配置,在这种情况下,管理节点直接获取用户配置的安全级别。或者,该安全级别也可以是管理节点根据该存储系统的拓扑结构按照预设原则确定得到的,其中,该预设原则是指能够保证该存储系统的可靠性的计算原则,本申请实施例对此不作限定。
在确定出第二纠删码配比中的数据单元的数量取值范围之后,管理节点根据该取值范围和Y,确定第二纠删码配比。
例如,仍以前述的包含4个服务器的存储系统为例,假设每个服务器包括4个硬盘逻辑域,则在安全级别为服务器级安全时,该存储系统中包含的每个服务器下有4个子节点,这样,4个服务器的子节点的总数量为16。假设容错能力所指示的该存储系统能够容忍出错的节点的数量为2,也即Y=2,则根据上述公式(2)可得,X≤(16*2)-2,也即,X≤30。根据该取值范围,考虑到系统可靠性约束机制,管理节点可选择数据单元的数量为24,此时,第二纠删码配比即为24:2。
由上文可知,第一纠删码配比中的N和第二纠删码配比中的X不相等,且N小于X。另外,第一纠删码配比中的M和第二纠删码配比中的Y可以相等也可以不等。除此之外,N和M的比值不等于X和Y的比值。
上述介绍了分别根据存储系统的拓扑结构和容错能力确定第一纠删码配比和第二纠删码配比的实现过程。在一些可能的实现方式中,在参考上述方式确定得到第一纠删码配比之后,管理节点根据第一纠删码配比N:M和预设的w确定第二纠删码配比X:Y。其中,X等于w*N,Y等于M或大于M。或者,在参考上述方式确定得到第二纠删码配比之后,管理节点根据第二纠删码配比X:Y和预设的w确定第一纠删码配比N:M。其中,N等于X/w,M等于Y或小于Y。
管理节点获得了第一纠删码配比和第二纠删码配比之后,计算第二纠删码配比中的数据单元的数量X和第一纠删码配比中的数据单元的数量N之间的比值,该比值就等于在第一介质层中按照第一纠删码配比存储的数据包括的第一校验矩阵的个数w。例如,当第二纠删码配比中的数据单元的数量X=24,第一纠删码配比中的数据单元的数量N=6,则可以确定在第一介质层中按照第一纠删码配比存储的数据包括的第一校验矩阵的个数w=4。由此可见,在前述根据第一纠删码配比获得第二纠删码配比或者是根据第二纠删码配比获得第一纠删码配比的实现方式中,预设的w实际上就是在第一介质层中按照第一纠删码配比存储的数据包括的第一校验矩阵的个数。
在获得第一纠删码配比、第二纠删码配比以及w之后,后续,当存储节点接收到计算节点发送的写数据请求时,存储节点按照第一纠删码配比和w在第一介质层中写入数据。其中,写数据请求包括待写入的数据。接下来以存储系统中的目标存储节点接收计算节点发送的写数据请求为例对该过程进行说明。
示例性地,目标存储节点接收计算节点发送的写数据请求,当接收的待写入数据的数据量达到N个数据单元的尺寸时,目标存储节点将这些待写入数据划分成N个数据单元,并根据该N个数据单元生成M个校验单元。所述N个数据单元和M个校验单元构成一个子数据,该子数据对应一个第一校验矩阵,其中,该第一校验矩阵包括该N个数据单元和M个校验单元。之后,目标存储节点将第一校验矩阵包含的N个数据单元和M个校验单元存储至该存储系统的第一介质层中。与此同时,目标存储节点继续接收计算节点发送的写数据请求,按照上述方式获得另一个第一校验矩阵,并存储至所述第一介质层。如此,当按照上述方式该目标存储节点将该w个第一校验矩阵包括的数据单元和校验单元作为写入至第一介质层后,即可以执行后续步骤402。
例如,第一纠删码配比为6:2,也即,N=6,M=2,且w=4,当目标存储节点接收到计算节点发送的待写入数据的数量达到6个数据单元的尺寸时,将这些待写入数据划分成6个数据单元,根据这6个数据单元生成2个校验单元,之后,生成包括6个数据单元和2个校验单元的第一校验矩阵。将第一校验矩阵包括的8个单元存储至该存储系统中的各个存储节点的内存中。
具体的,目标存储节点可以将各个第一校验矩阵包括的校验单元分布在同一个存储节点上,对于各个第一校验矩阵包括的数据单元,则可按照平均分布的原则分布在各个存储节点中。
参见图5,假设该存储系统包括的存储节点为4个服务器,这4个服务器包括的内存为第一介质层。第一纠删码配比为6:2,也即,N=6,M=2,并且,w=4。由于M=2,所以每个服务器的内存中最多允许存储第一校验矩阵的8个单元中的2个单元,基于此,目标存储节点在获得一个第一校验矩阵之后,将第一校验矩阵包括的2个校验单元存储至自身内存中,而将剩余的6个数据单元转发至其他3个服务器中存储,例如,参见图5,在其他3个服务器中的每个服务器上各存储2个数据单元。如此,在将4个第一校验矩阵存储至第一介质层后,4个校验矩阵包含的32个单元在存储系统的存储节点的分布如图6所示。
图5和图6仅是本申请实施例示例性的给出的一种第一校验矩阵中各个单元的可能分布。可选地,目标存储节点也可以根据存储系统每个存储节点最多允许分布的单元数量和第一校验矩阵包括的单元的数量,随机将多个单元平均分布在各个存储节点中。也即,不限制校验单元在同一个存储节点上。例如,在上述的示例中,可以将一个第一校验矩阵中的1个数据单元和1个校验单元存储在目标存储节点上,另外一个校验单元和一个数据单元存储至另外一个存储节点中,这样,还剩余4个数据单元,这4个数据单元分别存储在剩余的两个存储节点上。进一步地,当第一校验矩阵中的两个校验单元为校验单元p和校验单元q时,4个第一校验矩阵中的4个校验单元p存储在一个存储节点中,4个校验单元q存储在一个存储节点中,且4个校验单元p所在的存储节点和4个校验单元q所在的存储节点可以不同。
上述介绍了存储系统为图1或图2所示的存储系统时,在第一介质层中按照第一纠删码配比写入数据的过程。可选地,当存储系统为图3所示的存储阵列中,可以由存储阵列中的控制器来确定第一纠删码配比、第二纠删码配比和第一介质层中存储的数据包括的第一校验矩阵的个数w,确定的方法参考前述介绍的方法,本申请实施例在此不再赘述。在确定第一纠删码配比、第二纠删码配比和w之后,控制器可以按照第一纠删码配比和w在第一介质层中写入数据,其中,第一介质层即为存该存储系统包括的控制器的内存。需要说明的是,控制器参考前述介绍的方法生成w个第一校验矩阵。根据该存储系统包括的控制器的数量和/或每个控制器包括的内存的数量,参考前述的方法将每个第一校验矩阵包括的数据单元和校验单元分布存储至各个控制器的内存中。
步骤402:当设定条件满足时,将第一介质层中存储的数据按照第二纠删码配比迁移至第二介质层。
在按照第一纠删码配比在第一介质层中写入的数据达到设定条件时,存储节点或控制器将达到设定条件的这部分数据,按照第二纠删码配比写入至第二介质层。其中,第二纠删码配比为X:Y,也即,写至第二介质层中的数据包括X个数据单元和Y个校验单元。
其中,设定条件包括第一介质层的可用容量达到容量阈值,或者,设定条件包括第一介质层存储的数据的访问频率低于热度阈值,或者,设定条件包括到达了一个写入周期的结束时刻,当然,设定条件也可以是其他条件,本申请实施例对此不做限定。其中,可用容量等于第一介质层的总容量减去已存储的数据的数据量。当第一介质层的可用容量达到容量阈值时,将第一介质层中的数据迁移至第二介质层中,有利于第一介质层腾出空间处理更多的数据。
接下来仍以该数据存储方法应用于图1或图2所示的存储系统中为例来对本步骤进行说明。在该存储系统中,第二介质层包括该存储系统内的存储节点所包括的硬盘。
示例性地,在凑齐w个第一校验矩阵,也即在将w个第一校验矩阵包括的数据单元和校验单元写入至第一介质层后,根据第一介质层中存储的数据包括的w个第一校验矩阵中每个第一校验矩阵所包含的N个数据单元获得X个数据单元,X是N的整数倍;计算获得Y个校验单元以生成第二校验矩阵,第二校验矩阵包括X个数据单元和Y个校验单元;将第二校验矩阵写入第二介质层中。其中,上述过程可以通过以下几种不同的实现方式来实现。
第一种实现方式:目标存储节点在通过上述步骤401凑齐w个第一校验矩阵之后,根据w个第一校验矩阵包括的w×N个数据单元计算得到第二校验矩阵中的Y个校验单元。之后,目标存储节点将计算得到的Y个校验单元存储至第二介质层。对于其他存储节点而言,各个存储节点在满足设定条件时,将自身存储的属于w个第一校验矩阵的数据单元存储至第二介质层。如此,存储至第二介质层中的w×N个数据单元即为第二校验矩阵的X个数据单元,目标存储节点计算得到的Y个校验单元即为第二校验矩阵包括的Y个校验单元。
其中,目标存储节点在将自身存储的数据单元和Y个校验单元存储至第二介质层中时,如果第二介质层包括的硬盘的数量大于第二校验矩阵所包含的单元的总数量,则目标存储节点根据计算得到的校验单元的数量Y,从自身所包括的多个硬盘中选择Y个硬盘。然后目标存储节点将Y个校验单元写入至选择的硬盘中,其中,每个硬盘上写入一个单元。可选地,如果目标存储节点上还存储有属于w个第一校验矩阵的数据单元,则目标存储节点从自身所包括的硬盘中为每个数据单元选择一个硬盘,并将数据单元写入至选择的硬盘上,其中,每个硬盘上也同样写入一个单元。
可选地,如果第二介质层包括的硬盘的数量不大于第二校验矩阵所包含的单元的总数量,则存储节点根据第二校验矩阵包括的校验单元的数量,确定第二介质层中每个硬盘上允许分布的最大单元数。之后,如果目标存储节点上还存储有属于w个第一校验矩阵的数据单元,则按照该最大单元数和自身存储的属于w个第一校验矩阵的数据单元的数量和Y从自身所包括的硬盘中选择多个硬盘,进而将存储的数据单元和校验单元写入至选择的多个硬盘中。当然,如果目标存储节点中未存储属于w个第一校验矩阵的数据单元,则按照最大单元数和Y从自身所包括的硬盘中选择多个硬盘,从而将Y个校验单元写入至选择的硬盘上。在这种情况下,一个硬盘上分布可能存储第二校验矩阵中的多个单元,但是,存储的单元的数量不超过硬盘允许分布的最大单元数。对于除目标存储节点之外的其他存储节点,均可参考上述方法将自身存储的属于w个第一校验矩阵的数据单元写入至第二介质层中。
例如,参见图7,假设第二介质层包括16个硬盘逻辑域,且16个硬盘逻辑域分属于4个存储节点,w个第一校验矩阵一共包括24个数据单元,也即,第二校验矩阵包括的数据单元的数量为24。目标存储节点计算得到的校验单元的数量为2。由于第二校验矩阵包括的校验单元的数量为2,因此可知每个硬盘逻辑域上允许分布的最大单元数为2,如此,各个存储节点在按照上述介绍的方式将24个数据单元和2个校验单元存储至第二介质层时,对于4个存储节点中的3个存储节点,这3个存储节点中每个存储节点的每个硬盘逻辑域内存储2个单元,也即,每个存储节点上一共存储8个单元,而对于另外一个存储节点,则可以在该存储节点的一个硬盘逻辑域上存储2个单元,或者是在该存储节点的两个硬盘逻辑域上各存储一个单元。
第二种实现方式:目标存储节点在凑齐w个第一校验矩阵之后,根据w个第一校验矩阵包括的w×M个校验单元获得第二校验矩阵中的Y个校验单元。之后,目标存储节点将计算得到的Y个校验单元存储至第二介质层。对于其他存储节点而言,各个存储节点在自身缓存中的数据量达到一定阈值时,将自身存储的属于w个第一校验矩阵的数据单元存储至第二介质层。
对于第二种实现方式,分别针对以下几种不同的情况进行说明。
(1)当w个第一校验矩阵包括的所有校验单元均存储在目标存储节点中时,目标存储节点获取自身存储的w×M个校验单元,进而根据该w×M个校验单元获得Y个校验单元。
举例来说,当每个第一校验矩阵包括的M个校验单元分别为校验单元p和校验单元q时,目标存储节点对存储的w个校验单元p进行异或运算或者其他计算方式得到第二校验矩阵中的校验单元p’,对存储的w个校验单元q进行异或运算或者其他计算方式得到第二校验矩阵中的校验单元q’。由此可见,本申请实施例中,通过直接对各个第一校验矩阵包括的M个校验单元进行计算即能够得到第二校验矩阵的校验单元,相较于根据w个第一校验矩阵中的所有数据单元重新计算校验单元,减少了计算量。并且,由于各个第一校验矩阵中的校验单元均存储在同一个存储节点上,因此,该存储节点能够直接获取存储的校验单元来获得第二校验矩阵中的校验单元,相较于将校验单元分布存储在各个存储节点中的情况,无需跨存储节点中获取校验单元,减少了网络转发量。
在计算获得Y个校验单元之后,目标存储节点参考前述第一种实施例中介绍的方法将Y个校验单元存储至第二介质层中,或者,将自身存储的属于w个校验矩阵的数据单元和Y个校验单元存储至第二介质层中。其他存储节点在满足设定条件之后,将各自存储的数据单元在存储至第二介质层中,如此,各个存储节点中存储的w个第一校验矩阵则合并为第二校验矩阵存储至了第二介质层中。
图8是本申请实施例示出的一种根据w个第一校验矩阵合并得到第二校验矩阵的原理示意图。如图8所示,w=4,第一个第一校验矩阵中的前六列元素a1至a6为6个数据单元,剩下两列元素p1和q1为2个校验单元。其中,p1为校验单元p,q1为校验单元q。同理,第二个第一校验矩阵中的a7至a12为6个数据单元,并且,剩下两列元素p2和q2为2个校验单元,以此类推。将每个校验矩阵的前6列元素取出,组成第二校验矩阵的24个数据单元。将每个第一校验矩阵中的校验单元p(也即p1至p4)取出,进行异或运算或者采用其他计算方式得到第二校验矩阵中的校验单元p’,将每个第一校验矩阵中的校验单元q(也即q1至q4)取出,进行异或运算,或者采用其他计算方式得到第二校验矩阵中的校验单元q’。
需要说明的是,图8示例性地说明了将w个第一校验矩阵合并为第二校验矩阵的过程,在一些可能的应用场景中,例如,当第一介质层的性能低于第二介质层的性能,将第一介质层中的数据读取到第二介质层的过程中,可能需要将第二校验矩阵拆分为w个第一校验矩阵,在这种情况下,只需将上述过程逆向执行即能够得到w个第一校验矩阵,本申请实施例对此不做限定。
可选地,当每个第一校验矩阵包括的M个校验单元为校验单元r时,目标存储节点对存储的w个校验单元r进行异或运算,增量计算得到第二校验矩阵中的校验单元r’,之后,目标存储节点可以获取自身以及其他存储节点上存储的各个第一校验矩阵中的数据单元,根据获取的w×N个数据单元计算得到校验单元p’和校验单元q’。将计算得到的校验单元r’、校验单元p’和校验单元q’作为第二校验矩阵中的Y个校验单元。由此可见,在该种实现方式中,Y和M不相等。并且,由于根据数据单元计算校验单元r’的过程较为复杂,因此,本申请实施例中根据各个第一校验矩阵中的校验单元r增量计算得到第二校验矩阵中的校验单元r’,减小了计算开销。另外,根据w×N个数据单元计算得到校验单元p’和校验单元q’,使得第二校验矩阵中包含了3个校验单元,提升了第二介质层中存储的数据的冗余度,使得容错能力得以提升。
例如,参见图9,假设有3个第一校验矩阵,每个第一校验矩阵包括7个数据单元和1个校验单元r,目标存储节点将存储的3个校验单元r进行异或运算得到第二校验矩阵中的校验单元r’。之后,目标存储节点获取自身及其他各个存储节点中存储的21个数据单元,根据这21个数据单元计算得到校验单元p’和校验单元q’。如此,第二校验矩阵包括的Y个校验单元即为生成的校验单元p’、校验单元q’和校验单元r’。由此可见,通过该种实现方式,能够提升第二介质层中存储的数据的冗余度,使得容错能力得以提升,同时还能够减少部分计算开销。
在计算获得Y个校验单元之后,目标存储节点同样参考前述第一种实现方式中介绍的方法将存储的数据单元和Y个校验单元存储至第二介质层中,其他存储节点在自身缓存中的数据量达到一定阈值之后,将各自存储的数据单元在存储至第二介质层中,本申请实施例在此不再赘述。
(2)当各个第一校验矩阵包括的M个校验单元分散存储在不同的存储节点中时,目标存储节点从各个存储节点中获取存储的校验单元,进而根据获取到的w×M个校验单元获得Y个校验单元。其中,目标存储节点根据获取到的w×M个校验单元获得Y个校验单元的实现方式参考上述(1)中的实现方式,本申请实施例不再赘述。在获得Y个校验单元之后,目标存储节点参考前述第一种实现方式中介绍的方法将存储的数据单元和Y个校验单元存储至第二介质层中,其他存储节点在自身缓存中的数据量达到一定阈值之后,将各自存储的数据单元在存储至第二介质层中,本申请实施例在此不再赘述。
第三种实现方式:目标存储节点在凑齐w个第一校验矩阵之后,将自身存储的属于w个第一校验矩阵的单元写入至第二介质层,其他各个存储节点在自身缓存存储的数量达到一定阈值之后,将自身存储的属于w个第一校验矩阵的单元也写入至第二介质层中。之后,目标存储节点获取写入至第二介质层中的w×M个校验单元,进而根据w×M个校验单元计算获得Y个校验单元,将计算得到的Y个校验单元作为第二校验矩阵的Y个校验单元写入至第二介质层中。
其中,如果第二介质层包括的硬盘的数量大于第二校验矩阵所包含的单元的总数量,则各个存储节点在将自身存储的属于w个第一校验矩阵的数据单元和校验单元写入至第二介质层时,对于数据单元,可以为每个数据单元选择一个硬盘,并将每个数据单元写入至为相应数据单元选择的硬盘中,其中,为不同的数据单元选择的硬盘也不同。这样,对于第二校验矩阵包括的X个数据单元,这X个数据单元将被写入至X个硬盘中。对于w个第一校验矩阵中的校验单元,各个存储节点可以将自身存储的校验单元存储至除上述的X个硬盘中的剩余硬盘中。
需要说明的是,在写入校验单元时,可以在每个硬盘上写入一个校验单元,这样,w×M个校验单元将被写入至w×M个硬盘中。或者,所有的校验单元可以写入至一个硬盘中。或者,可以在M个硬盘上写入w×M个校验单元,其中,M个硬盘中每个硬盘上写入的校验单元为第一校验矩阵中位于同一列的校验单元。例如,当M=2时,两个校验单元中的一个校验单元为校验单元p,另一个校验单元为校验单元q,则各个第一校验矩阵中的校验单元p写入至一个硬盘上,校验单元q写入至另一个硬盘上。
各个存储节点在将自身存储的属于w个第一校验矩阵的数据单元和校验单元写入至第二介质层中之后,目标存储节点从第二介质层中获取w×M个校验单元。其中,如果w×M个校验单元将被写入至w×M个硬盘中,则目标存储节点从这w×M个硬盘中读取w×M个校验单元。如果所有的校验单元被写入至一个硬盘中,则目标存储节点从该硬盘中一次性获取w×M个校验单元,这样,能够减少网络通信次数,节省带宽资源。如果w×M个校验单元被写入至M个硬盘中,且M个硬盘中每个硬盘上写入的校验单元为第一校验矩阵中位于同一列的校验单元,则目标存储节点从各个硬盘上读取位于相同列的校验单元,从而得到w×M个校验单元。如此,在一定程度上也可以减少网络通信次数,节省带宽资源。
在获取到w×M个校验单元之后,目标存储节点参考前述第一种实现方式中介绍的方法,根据该w×M个校验单元计算获得Y个校验单元,进而将这Y个计算单元分别写入至Y个硬盘,其中,每个硬盘上写入一个校验单元。并且,写入Y个校验单元的Y个硬盘不为前述写入数据单元的X个硬盘中的硬盘。
可选地,如果第二介质层包括的硬盘的数量不大于第二校验矩阵所包含的单元的总数量,则各个存储节点可参考前述第一种实现方式中介绍的方法,在一个硬盘上写入两个或两个以上的单元,只要不超出允许存储的最大单元数即可。同样的,在这种情况下,各个第一校验矩阵包括的M个校验单元中可以存储在同一个存储节点下的硬盘上,或者,各个第一校验矩阵包括的M个校验单元中位于同一列的校验单元可以存储在一个存储节点下的硬盘中,例如,存储在一个存储节点下的同一个硬盘逻辑域上,或者是存储在一个存储节点下的一个物理硬盘上,以此来减少计算第二校验矩阵中Y个校验单元时所需的网络转发次数。
举例说明,图10是本申请实施例提供的一种在第二介质层中按照第二纠删码配比写入数据的示意图。如图10所示,第一校验矩阵的个数w=4,每个第一校验矩阵包括6个数据单元和2个校验单元。2个校验单元分别为校验单元p和校验单元q。第二介质层包括分布在4个存储节点(a1至a4)上的16个硬盘逻辑域,每个存储节点上分布有4个硬盘逻辑域,每个硬盘逻辑域内包括16个物理硬盘。由于校验单元的数量为2,因此,每个硬盘逻辑域上最多允许分布第二校验矩阵中的2个单元。基于此,首先从16个硬盘逻辑域中选择两个硬盘逻辑域,例如,选择的两个硬盘逻辑域分别为存储节点a2上的硬盘逻辑域a21和存储节点a4上的硬盘逻辑域a41。之后,存储有各个第一校验矩阵的校验单元p的各个存储节点将自身存储的校验单元p写入至硬盘逻辑域a21的物理硬盘中,例如,每个第一校验矩阵中的校验单元p均写入至硬盘逻辑域a21的第一个物理硬盘中。同理,存储有各个第一校验矩阵的校验单元q的各个存储节点将自身存储的校验单元q写入至硬盘逻辑域a41的第一个物理硬盘中。之后,对于硬盘逻辑域a21,目标存储节点或存储节点a2对写入至硬盘逻辑域a21上的4个第一校验矩阵中的4个校验单元p进行异或运算,得到第二校验矩阵中的校验单元p’,将该校验单元p’存储在硬盘逻辑域a21上。由于每个硬盘逻辑域上最多允许存储第二校验矩阵中的两个单元,所以,在将计算得到的第二校验矩阵中的校验单元p’写入至硬盘逻辑域a21上之后,该硬盘逻辑域a21上最多还能再存储第二校验矩阵中的一个数据单元。同理,对于硬盘逻辑域a41,同样可以由目标存储节点或存储节点a4对其中存储的4个校验单元q进行异或运算,增量计算得到第二校验矩阵中的校验单元q’,并将其存储在硬盘逻辑域a41中,如此,硬盘逻辑域a41上最多也只能存储第二校验矩阵中的一个数据单元。之后,对于每个第一校验矩阵包括的6个数据单元,各个存储节点根据每个硬盘逻辑域上最多分布第二校验矩阵中的两个单元的原则,将24个数据单元分布在4个存储节点包括的16个硬盘逻辑域上。
上述介绍了存储系统为图1或图2所示的存储系统时,在第一介质层中按照第一纠删码配比写入数据的过程。可选地,当存储系统为图3所示的存储阵列中,则上述存储节点执行的操作可以由控制器来执行,从而将第一介质层中数据包括的w个第一校验矩阵中的数据单元和校验单元合并为第二校验矩阵写入至第二介质层中,本申请实施例对此不再赘述。
在按照上述的数据存储方法存储数据后,当第一介质层包括的节点或第二介质层包括的硬盘发生故障时,如果数据已经存入至了第二介质层,也即,第二校验矩阵已经生成,则根据故障点的个数、故障位置以及第二校验矩阵中各个单元的分布位置,从第二介质层中读取除故障点之外的其他位置上的数据单元和校验单元进行重构,从而恢复出故障点中的数据。可选地,如果数据已存入至第一介质层,但是还未存入至第二介质层,则根据故障点的个数、故障位置以及各个第一校验矩阵中各个单元的分布位置,从第一介质层中读取未发生故障的位置上的数据单元和校验单元进行重构,从而恢复出第一介质层中故障点中的数据。
在本申请实施例中,第一纠删码配比对应的数据单元的个数小于第二纠删码对应的数据单元的个数,也即,第一纠删码配比为小比例的配比,而第二纠删码配比为大比例的配比。在此基础上,在第一介质层中按照第一纠删码配比存储数据,在第二介质层中按照第二纠删码配比存储数据,而第一介质层的性能高于第二介质层,也就是说,在高性能介质层采用较小的纠删码配比来存储数据,而在低性能介质层采用较大的纠删码配比来存储数据。由于高性能介质层接收到的IO粒度比较小,所以,在高性能介质层通过较小的纠删码配比来存储数据时,每当接收到数据的尺寸达到该纠删码配比对应的N个数据单元的尺寸时,即可以凑满一个分条(N个数据单元和M个校验单元即可组成一个分条),相较于较大的纠删码配比而言,小的纠删码配比更容易凑满分条,从而使得分条中补0的数据量减少,降低了写放大,提高了存储空间利用率。例如,在高性能介质层中采用6:2的纠删码配比来存储数据,相较于采用24:2来存储数据,在指定的时间段内,根据接收到的小粒度的IO请求,凑齐6个数据单元比凑齐24个数据单元更为容易,这样,就不必在凑不齐24个数据单元时进行补0,也即,使得分条中补0的数据量减少,降低了分条中冗余数据量的占比,降低了写放大,提高了存储空间利用率。另外,在低性能介质层采用较大的纠删码配比来存储数据,能够减少冗余数据在存储空间中的占比,从而提高存储空间利用率。
另外,在本申请实施例中,在第一介质层中按照第一纠删码配比存储的一份数据能够直接转换为符合第二纠删码配比的一份数据,进而存储至第二介质层,也即,不同介质层的数据可以相互计算转换,节省了存储系统的计算资源。
上述实施例主要介绍了第一介质层性能高于第二介质层时,从第一介质层向第二介质层中写入数据的实现过程。当第一介质层性能低于第二介质层时,将第一介质层存储的数据迁移至第二介质层相当于是一个数据读取的过程,在这种情况下,第一纠删码配比中的N将大于第二纠删码配比中的X,相应地读取过程将是前述写入过程的逆过程,本申请实施例在此不再赘述。
接下来对本申请实施例提供的数据存储装置进行介绍。
参见图11,本申请实施例提供了一种数据存储装置,该装置应用于前述介绍的存储设备中,存储设备可以是图1或图2所示的存储系统中的任意一个存储节点,也可以是图3所示存储阵列等。该存储设备包括前面描述的第一介质层和第二介质层,第一介质层的性能不同于第二介质层的性能。该装置包括:
存储模块1101,用于接收数据,按照第一纠删码配比将所述数据存储在所述第一介质层中。具体可参考前述实施例中的步骤401。
迁移模块1102,用于用于当设定条件满足时,从所述第一介质层中获取所述数据,将所述数据按照第二纠删码配比迁移至所述第二介质层。其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。具体可参考前述实施例中的步骤402;存储模块1101和迁移模块1102可以由所述存储设备中的处理器运行存储器里的程序指令来实现。
可选地,第一介质层的性能高于第二介质层的性能,N和M的比值小于X和Y的比值。
可选地,第一介质层存储的数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括N个数据单元和M个校验单元。
可选地,迁移模块1102具体用于:
根据每个第一校验矩阵所包含的N个数据单元获得X个数据单元,X是N的整数倍;
计算获得Y个校验单元以生成第二校验矩阵,第二校验矩阵包括X个数据单元和Y个校验单元;
将第二校验矩阵写入第二介质层中。
可选地,计算获得Y个校验单元包括根据X个数据单元计算获得Y个校验单元。
可选地,迁移模块具体还用于:根据每个第一校验矩阵所包含的M个校验单元计算Y个校验单元,Y等于M。
可选地,每个第一校验矩阵中的M个校验单元均存储在存储系统的第一存储节点中,该装置还用于从第一存储节点中获取每个第一校验矩阵中的M个校验单元。
可选地,当M大于或等于2时,M个校验单元包括校验单元p和校验单元q,其中,每个第一校验矩阵中的校验单元p均存储在存储系统的第一存储节点中,每个第一校验矩阵中的校验单元q均存储在存储系统的第二存储节点中,该装置还用于:
从第一存储节点获取每个第一校验矩阵中的校验单元p;
从第二存储节点获取每个第一校验矩阵中的校验单元q;
根据每个第一校验矩阵所包含的M个校验单元计算Y个校验单元具体包括:根据每个第一校验矩阵中的校验单元p和每个第一校验矩阵中的校验单元q计算获得Y个校验单元,Y个校验单元包括校验矩阵中的校验单元p’和校验单元q’。
可选地,该装置还用于:根据存储系统的拓扑结构和存储系统的容错能力确定第一纠删码配比或第二纠删码配比,其中,拓扑结构用于指示存储系统所包含的存储节点的数量容错能力用于指示存储系统容忍出错的存储节点的数量。
可选地,设定条件包括第一介质层的可用容量达到容量阈值。
可选地,设定条件包括第一介质层存储的数据的访问频率低于热度阈值。
综上所述,在本申请实施例中,第一介质层和第二介质层的性能不同,基于此,在第一介质层和第二介质层中按照不同的纠删码配比来进行数据存储。由于不同的纠删码配比对应的写放大不同,所导致的存储空间利用率也不同,因此,根据介质层的性能的不同选取不同的纠删码配比进行数据存储能够更好的发挥相应介质层的存储性能,有效的提高存储空间利用率。
需要说明的是:上述实施例提供的数据存储装置在进行数据存储时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将设备的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的数据存储装置与数据存储方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意结合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如:同轴电缆、光纤、数据用户线(Digital Subscriber Line,DSL))或无线(例如:红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如:软盘、硬盘、磁带)、光介质(例如:数字通用光盘(Digital Versatile Disc,DVD))、或者半导体介质(例如:固态硬盘(Solid State Disk,SSD))等。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
应当理解的是,本文提及的“至少一个”是指一个或多个,“多个”是指两个或两个以上。在本文的描述中,除非另有说明,“/”表示或的意思,例如,A/B可以表示A或B;本文中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,为了便于清楚描述本申请实施例的技术方案,在本申请的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
以上所述并不用以限制本申请实施例,凡在本申请实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请实施例的保护范围之内。
Claims (28)
1.一种数据存储方法,其特征在于,所述方法应用于存储系统中,所述存储系统包括第一介质层和第二介质层,所述第一介质层的性能不同于所述第二介质层的性能,所述方法包括:
在所述第一介质层中,按照第一纠删码配比存储数据;
当设定条件满足时,将所述第一介质层中存储的所述数据按照第二纠删码配比迁移至所述第二介质层;
其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。
2.根据权利要求1所述的方法,其特征在于,所述第一介质层的性能高于所述第二介质层的性能,N和M的比值小于X和Y的比值。
3.根据权利要求2所述的方法,其特征在于,所述第一介质层存储的所述数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括所述N个数据单元和所述M个校验单元;
所述将所述第一介质层中存储的所述数据按照第二纠删码配比迁移至所述第二介质层包括:
根据每个第一校验矩阵所包含的N个数据单元获得所述X个数据单元,所述X是所述N的整数倍;
计算获得Y个校验单元以生成第二校验矩阵,所述第二校验矩阵包括所述X个数据单元和所述Y个校验单元;
将所述第二校验矩阵写入所述第二介质层中。
4.根据权利要求3所述的方法,其特征在于,所述计算获得Y个校验单元包括根据所述X个数据单元计算获得所述Y个校验单元。
5.根据权利要求3所述的方法,其特征在于,所述计算获得Y个校验单元包括根据每个第一校验矩阵所包含的M个校验单元计算所述Y个校验单元,所述Y等于所述M。
6.根据权利要求5所述的方法,其特征在于,每个第一校验矩阵中的所述M个校验单元均存储在所述存储系统的第一存储节点中,所述方法还包括:从所述第一存储节点中获取每个第一校验矩阵中的M个校验单元。
7.根据权利要求5所述的方法,其特征在于,当M大于或等于2时,所述M个校验单元包括校验单元p和校验单元q,其中,每个第一校验矩阵中的校验单元p均存储在所述存储系统的第一存储节点中,每个第一校验矩阵中的校验单元q均存储在所述存储系统的第二存储节点中,所述方法还包括:
从所述第一存储节点获取每个第一校验矩阵中的校验单元p;
从所述第二存储节点获取每个第一校验矩阵中的校验单元q;
所述根据每个第一校验矩阵所包含的M个校验单元计算所述Y个校验单元具体包括:根据每个第一校验矩阵中的校验单元p和每个第一校验矩阵中的校验单元q计算获得所述Y个校验单元,所述Y个校验单元包括所述第二校验矩阵中的校验单元p’和校验单元q’。
8.根据权利要求1-7任一所述的方法,其特征在于,所述方法还包括:根据所述存储系统的拓扑结构和所述存储系统的容错能力确定所述第一纠删码配比或所述第二纠删码配比,其中,所述拓扑结构用于指示所述存储系统所包含的存储节点的数量,所述容错能力用于指示所述存储系统容忍出错的存储节点的数量。
9.根据权利要求1-8任一所述的方法,其特征在于,所述设定条件包括所述第一介质层的可用容量达到容量阈值。
10.根据权利要求1-8任一所述的方法,其特征在于,所述设定条件包括所述第一介质层存储的数据的访问频率低于热度阈值。
11.一种存储系统,其特征在于,所述存储系统包括第一介质层和第二介质层,所述第一介质层的性能不同于所述第二介质层的性能;
在所述第一介质层中,数据是按照第一纠删码配比存储的;
当设定条件满足时,所述第一介质层中的所述数据被按照第二纠删码配比迁移至所述第二介质层;
其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。
12.根据权利要求11所述的系统,其特征在于,所述第一介质层的性能高于所述第二介质层的性能,N和M的比值小于X和Y的比值。
13.根据权利要求12所述的系统,其特征在于,所述第一介质层存储的所述数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括所述N个数据单元和所述M个校验单元;
所述第二介质层中的所述数据对应第二校验矩阵,所述第二校验矩阵包括所述X个数据单元和所述Y个校验单元;其中,所述X个数据单元来自每个第一校验矩阵所包含的N个数据单元,所述X是所述N的整数倍。
14.根据权利要求13所述的系统,其特征在于,所述Y个校验单元是根据所述X个数据单元计算获得的。
15.根据权利要求13所述的系统,其特征在于,所述Y个校验单元是根据每个第一校验矩阵所包含的M个校验单元计算获得的,Y等于M。
16.根据权利要求15所述的系统,其特征在于,每个第一校验矩阵中的所述M个校验单元均存储在所述存储系统的第一存储节点中,所述第一存储节点用于获取每个第一校验矩阵中的M个校验单元,并根据每个第一校验矩阵所包含的M个校验单元计算获得所述Y个校验单元。
17.根据权利要求11-16任一所述的系统,其特征在于,所述第一纠删码配比或所述第二纠删码配比是根据所述存储系统的拓扑结构和所述存储系统的容错能力确定的,其中,所述拓扑结构用于指示所述存储系统所包含的存储节点的数量,所述容错能力用于指示所述存储系统容忍出错的存储节点的数量。
18.根据权利要求11-17任一所述的系统,其特征在于,所述设定条件包括所述第一介质层的可用容量达到容量阈值。
19.根据权利要求11-17任一所述的系统,其特征在于,所述设定条件包括所述第一介质层存储的数据的访问频率低于热度阈值。
20.一种存储设备,其特征在于,所述存储设备包括第一介质层、第二介质层和处理器;
所述处理器用于:
接收数据;
按照第一纠删码配比将所述数据存储在所述第一介质层中;
当设定条件满足时,从所述第一介质层中获取所述数据,将所述数据按照第二纠删码配比迁移至所述第二介质层;
其中,所述第一纠删码配比对应N个数据单元和M个校验单元,N和M为大于或等于1的整数,所述第二纠删码配比对应X个数据单元和Y个校验单元,X和Y为大于或等于1的整数,N和M的比值不等于X和Y的比值。
21.根据权利要求20的存储设备,其特征在于,所述第一介质层的性能高于所述第二介质层的性能,N和M的比值小于X和Y的比值。
22.根据权利要求21的存储设备,其特征在于,所述第一介质层存储的所述数据包括多个子数据,每个子数据对应一个第一校验矩阵,每个第一校验矩阵包括所述N个数据单元和所述M个校验单元;
所述处理器在将所述数据按照第二纠删码配比迁移至所述第二介质层时具体用于:
根据每个第一校验矩阵所包含的N个数据单元获得所述X个数据单元,所述X是所述N的整数倍;
计算获得Y个校验单元以生成第二校验矩阵,所述第二校验矩阵包括所述X个数据单元和所述Y个校验单元;
将所述第二校验矩阵写入所述第二介质层中。
23.根据权利要求22的存储设备,其特征在于,所述处理器在计算获得Y个校验单元时具体用于根据所述X个数据单元计算获得所述Y个校验单元。
24.根据权利要求22的存储设备,其特征在于,所述处理器在计算获得Y个校验单元时具体用于根据每个第一校验矩阵所包含的M个校验单元计算所述Y个校验单元,所述Y等于所述M。
25.根据权利要求24的存储设备,其特征在于,每个第一校验矩阵中的所述M个校验单元均存储在所述第二介质层的同一个硬盘或同一个硬盘逻辑域中。
26.根据权利要求20-25任一所述的存储设备,其特征在于,所述设定条件包括所述第一介质层的可用容量达到容量阈值。
27.根据权利要求20-25任一所述的存储设备,其特征在于,所述设定条件包括所述第一介质层存储的数据的访问频率低于热度阈值。
28.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有指令,当所述指令在计算机上运行时,使得所述计算机执行权利要求1-10任一所述的数据存储方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/120835 WO2022007225A1 (zh) | 2020-07-10 | 2020-10-14 | 数据存储方法、存储系统、存储设备及存储介质 |
EP20944002.3A EP4170499A4 (en) | 2020-07-10 | 2020-10-14 | DATA STORAGE METHOD, STORAGE SYSTEM, STORAGE DEVICE AND STORAGE MEDIUM |
US18/149,288 US20230137007A1 (en) | 2020-07-10 | 2023-01-03 | Data storage method, storage system, storage device, and storage medium |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010661972 | 2020-07-10 | ||
CN2020106619720 | 2020-07-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113918378A true CN113918378A (zh) | 2022-01-11 |
Family
ID=79232468
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010851132.0A Pending CN113918378A (zh) | 2020-07-10 | 2020-08-21 | 数据存储方法、存储系统、存储设备及存储介质 |
CN202011148485.0A Pending CN113918083A (zh) | 2020-07-10 | 2020-10-23 | 分条管理方法、存储系统、分条管理装置及存储介质 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011148485.0A Pending CN113918083A (zh) | 2020-07-10 | 2020-10-23 | 分条管理方法、存储系统、分条管理装置及存储介质 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20230137007A1 (zh) |
EP (2) | EP4170499A4 (zh) |
CN (2) | CN113918378A (zh) |
WO (2) | WO2022007225A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024001126A1 (zh) * | 2022-06-28 | 2024-01-04 | 苏州元脑智能科技有限公司 | 一种纠删码融合方法、系统、电子设备及非易失性可读存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115686342A (zh) * | 2021-07-22 | 2023-02-03 | 华为技术有限公司 | 存储系统中的数据存储方法以及装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103577274B (zh) * | 2012-07-31 | 2016-07-06 | 国际商业机器公司 | 管理存储器阵列的方法和装置 |
US9584160B2 (en) * | 2014-02-20 | 2017-02-28 | Quantum Corporation | Dynamically configuring erasure code redundancy and distribution |
US9465692B2 (en) * | 2014-06-25 | 2016-10-11 | Quantum Corporation | High reliability erasure code distribution |
US9595979B2 (en) * | 2015-01-20 | 2017-03-14 | International Business Machines Corporation | Multiple erasure codes for distributed storage |
CN105487823B (zh) * | 2015-12-04 | 2018-06-05 | 华为技术有限公司 | 一种数据迁移的方法及装置 |
CN105630423B (zh) * | 2015-12-25 | 2018-11-27 | 华中科技大学 | 一种基于数据缓存的纠删码集群存储扩容方法 |
US9817713B2 (en) * | 2016-02-04 | 2017-11-14 | International Business Machines Corporation | Distributed cache system utilizing multiple erasure codes |
CN107484427B (zh) * | 2016-04-07 | 2020-11-06 | 华为技术有限公司 | 用于处理存储设备中分条的方法和存储设备 |
CN106201766B (zh) * | 2016-07-25 | 2018-03-20 | 深圳市中博科创信息技术有限公司 | 数据存储控制方法及数据服务器 |
CN107436733B (zh) * | 2017-06-29 | 2020-11-06 | 华为技术有限公司 | 分片管理方法和分片管理装置 |
CN109189326B (zh) * | 2018-07-25 | 2020-09-08 | 华为技术有限公司 | 分布式集群的管理方法和装置 |
CN110865901B (zh) * | 2018-08-28 | 2021-05-04 | 华为技术有限公司 | 组建ec条带的方法和装置 |
CN111176880B (zh) * | 2018-11-09 | 2021-08-13 | 杭州海康威视系统技术有限公司 | 磁盘分配方法、装置和可读存储介质 |
CN110531936B (zh) * | 2019-08-29 | 2021-05-28 | 西安交通大学 | 基于多种存储介质的分布式纠删码混合存储的林型存储结构及方法 |
-
2020
- 2020-08-21 CN CN202010851132.0A patent/CN113918378A/zh active Pending
- 2020-10-14 EP EP20944002.3A patent/EP4170499A4/en active Pending
- 2020-10-14 WO PCT/CN2020/120835 patent/WO2022007225A1/zh unknown
- 2020-10-23 CN CN202011148485.0A patent/CN113918083A/zh active Pending
-
2021
- 2021-07-12 EP EP21837389.2A patent/EP4174630A4/en active Pending
- 2021-07-12 WO PCT/CN2021/105640 patent/WO2022007968A1/zh unknown
-
2023
- 2023-01-03 US US18/149,288 patent/US20230137007A1/en active Pending
- 2023-01-09 US US18/151,848 patent/US20230163789A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024001126A1 (zh) * | 2022-06-28 | 2024-01-04 | 苏州元脑智能科技有限公司 | 一种纠删码融合方法、系统、电子设备及非易失性可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN113918083A (zh) | 2022-01-11 |
EP4170499A4 (en) | 2023-11-29 |
WO2022007225A1 (zh) | 2022-01-13 |
EP4170499A1 (en) | 2023-04-26 |
US20230163789A1 (en) | 2023-05-25 |
EP4174630A1 (en) | 2023-05-03 |
EP4174630A4 (en) | 2023-11-29 |
WO2022007968A1 (zh) | 2022-01-13 |
US20230137007A1 (en) | 2023-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11055188B2 (en) | Offloading error processing to raid array storage enclosure | |
US20200249869A1 (en) | Compression offloading to raid array storage enclosure | |
US20200249868A1 (en) | Write flow offloading to raid array storage enclosure | |
US10410693B2 (en) | Multiprocessor system with independent direct access to bulk solid state memory resources | |
US11079969B1 (en) | Disk array enclosure configured for metadata and data storage processing | |
US10852965B2 (en) | Write folding mechanism using reusable shared striping in a storage system | |
US11288119B2 (en) | Key value SSD | |
US10387307B2 (en) | Lock-free raid implementation in multi-queue architecture | |
US11494103B2 (en) | Memory-efficient processing of RAID metadata bitmaps | |
US11281386B2 (en) | Disk array enclosure with metadata journal | |
WO2017140262A1 (zh) | 数据更新技术 | |
US20230137007A1 (en) | Data storage method, storage system, storage device, and storage medium | |
CN110427156B (zh) | 一种基于分片的mbr的并行读方法 | |
US20190042365A1 (en) | Read-optimized lazy erasure coding | |
CN115793957A (zh) | 写数据的方法、装置及计算机存储介质 | |
CN109840051B (zh) | 一种存储系统的数据存储方法及装置 | |
Li et al. | Exploiting decoding computational locality to improve the I/O performance of an XOR-coded storage cluster under concurrent failures | |
CN111831230A (zh) | 一种面向高性能计算及大数据的智能存储系统 | |
Akutsu et al. | MEC: Network optimized multi-stage erasure coding for scalable storage systems | |
US11531470B2 (en) | Offload of storage system data recovery to storage devices | |
WO2024037010A1 (zh) | 数据存储方法、装置及存储介质 | |
WO2024001863A1 (zh) | 一种数据处理方法及相关设备 | |
US20230179423A1 (en) | Method and apparatus for storing blockchain transaction data and distributed storage system using the same | |
Rosenfeld et al. | Using disk add-ons to withstand simultaneous disk failures with fewer replicas | |
KR20230101405A (ko) | 분산 파일 시스템에서 이레이저 코딩을 가속화하는 전자 장치 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |