CN113901492A - 数据传输的加解密方法、装置、系统及设备 - Google Patents

Abstract

本公开涉及一种数据传输的加解密方法、装置、系统及设备，方法包括：通过通信接口接收上位机传输的处理指令和初始数据，将所述处理指令和初始数据存入缓存，所述处理指令为加密指令或解密指令，所述处理指令用于对所述初始数据进行加密或解密处理；通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据；所述装置、系统及设备用于实现上述方法。本公开简化了接收上位机下发的初始数据以及向上位机发送加解密数据的步骤，提高了数据加解密的效率。

Description

数据传输的加解密方法、装置、系统及设备

技术领域

本公开涉及数据传输加密技术领域，特别是涉及一种数据传输的加解密方法、装置、系统及设备。

背景技术

信息化是当今时代发展的大趋势，同时给信息安全带来了更大的挑战，关于信息安全应用也日益广泛。尤其在数据传输领域，数据加密仍是计算机系统对信息进行保护的一种最可靠的办法。它利用密码技术对信息进行加密，实现信息隐蔽，从而起到保护信息的安全的作用。

然而目前部分设备需要通过通信接口，用额外的加密处理器进行加解密运算。通常是上位机发送运算指令和数据，下位机通过CPU处理通信接口中断、指令解析、配置算法模型、把数据发向算法模型、处理算法模型中断并把数据读出/写入通信接口等。下位机的CPU处理的任务杂冗繁多，导致处理效率较低。因此，如何提高数据传输中加解密的效率已成为本领域技术人员亟待解决的技术问题。在其中一个实施例中，

发明内容

基于此，针对上述技术问题，本公开提供了一种数据传输的加解密方法、装置、系统、及设备、计算机程序产品及计算机存储介质。其中，一种数据传输的加解密方法，包括：

通过通信接口接收上位机传输的处理指令和初始数据，将所述处理指令和初始数据存入缓存，所述处理指令为加密指令或解密指令，所述处理指令用于对所述初始数据进行加密或解密处理；

通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；

通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据。

在其中一个实施例中，通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据包括：

从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令配置算法模型；

将所述初始数据输入至所述算法模型，获得所述算法模型输出的所述加解密数据。

在其中一个实施例中，所述通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据包括：

在根据所述处理指令获得所述加解密数据后，将所述加解密数据写入所述缓存；

在所述加解密指令写入所述缓存后，在所述处理指令中写入结束状态信息，或者在所述缓存中写入所述结束状态信息；所述结束状态信息用于被所述上位机读取后，触发所述上位机从所述缓存中读取所述加解密数据。

在其中一个实施例中，所述处理指令为包括若干加密或解密算法操作指令的描述符，所述描述符的首地址包括所述处理指令的特征信息，所述特征信息包括所述处理指令的长度、编号、使能位。

在其中一个实施例中，所述通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据还包括：

从所述缓存中读取所述处理指令，获取所述处理指令的编号，根据所述编号确定所述处理指令的优先处理等级；

根据所述处理指令的优先处理等级对应的处理顺序，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据。

本公开提供的一种数据传输的加解密装置，包括：

通信模块，用于通过通信接口接收上位机传输的处理指令和初始数据，将所述处理指令和初始数据存入缓存，所述处理指令为加密指令或解密指令，所述处理指令用于对所述初始数据进行加密或解密处理；

处理模块，用于通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；

数据写入模块，用于通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据。

在其中一个实施例中，所述处理模块包括：

解析单元，用于从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令配置算法模型；

运算单元，用于将所述初始数据输入至所述算法模型，获得所述算法模型输出的所述加解密数据。

在其中一个实施例中，所述数据写入模块包括：

加解密数据写入单元，用于在根据所述处理指令获得所述加解密数据后，将所述加解密数据写入所述缓存；

结束状态写入单元，用于在所述加解密指令写入所述缓存后，在所述处理指令中写入结束状态信息，或者在所述缓存中写入所述结束状态信息；所述结束状态信息用于被所述上位机读取后，触发所述上位机从所述缓存中读取所述加解密数据。

在其中一个实施例中，所述处理模块包括：

优先级单元，用于从所述缓存中读取所述处理指令，获取所述处理指令的编号，根据所述编号确定所述处理指令的优先处理等级；其中，所述处理指令为包括若干加密或解密算法操作指令的描述符，所述描述符的首地址包括所述处理指令的特征信息，所述特征信息包括所述处理指令的长度、编号、使能位；

算法操作单元，用于根据所述处理指令的优先处理等级对应的处理顺序，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据。

本公开提供的一种加解密片上系统，包括：

通信接口，用于连接上位机，与所述上位机实现通信；

缓存，用于存储所述上位机下发处理指令和初始数据，以及用于存储硬件加速器运算结束的加解密数据；

所述硬件加速器，用于从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；还用于将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据；

中央处理单元，用于配置所述通信接口和硬件加速器。

本公开提供的一种数据传输的加解密设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述数据传输的加解密方法的步骤。

本公开提供的一种计算机程序产品，所述计算机程序产品中包括指令，所述指令被执行时，能够执行上述数据传输的加解密方法的步骤。

本公开提供的一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述数据传输的加解密方法的步骤。

上述一种数据传输的加解密方法、装置、系统、设备、计算机程序产品、计算机存储介质，至少包括以下有益效果：

本公开通过将接收到的初始数据和处理指令存储至可以被上位机读取的缓存中，并将经过加密或解密处理后的加解密数据存储至缓存中，减少了数据接收和发送的中断操作，简化了接收上位机下发的初始数据以及向上位机发送加解密数据的步骤，提高了数据加解密的速率；另外，针对需要对大批量、高频次的数据进行加解密操作时，通过缓存中的合理划分地址空间实现了接收初始数据或发送加解密数据的同步处理，可以一边接收处理指令和初始数据，一边读取已存的处理指令和初始数据进行处理，实现了从输入到运算以及输出的全流水线过程，大大提高了数据加解密的效率。

附图说明

为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的数据传输的加解密方法的流程示意图；

图2为一实施例中提供的根据处理指令获得加解密数据的流程示意图；

图3为一实施例中提供的触发上位机获得加解密数据的流程示意图；

图4为一实施例中提供的确定处理指令优先处理等级的流程示意图；

图5为一实施例中提供的数据传输的加解密装置的框图；

图6为一实施例中提供的处理模块的框图；

图7为一实施例中提供的数据写入模块的框图；

图8为一实施例中提供的处理模块的另一框图；

图9为一实施例中提供的加解密片上系统的框图；

图10为一实施例中提供的数据传输的加解密设备的框图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。

以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

数据传输本质可以理解为数据从一个地方传送到另一个地方的通信过程。在这一过程中，存在被非授权的用户读取该数据甚至传播该数据给其他非授权的用户的风险，以及存在该数据被蓄意地修改、插入、删除等风险，导致信息被泄露和恶意篡改。因此对传输数据进行加密，成为对信息进行保护的一种最可靠的办法。通过对传输数据利用密码技术对信息进行加密，实现信息隐蔽，从而起到保护信息的安全的作用。但是，数据传输往往是高频次、大批量的传输过程，而现有的数据加密手段存在加密效率较低的局限性。为此，本公开提供了一种数据传输的加解密方法，现以具体数据加密应用场景进行阐述。

请参阅图1，本实施例提供了一种数据传输的加解密方法，包括：

步骤S100：通过通信接口接收上位机传输的处理指令和初始数据，将处理指令和初始数据存入缓存，处理指令为加密指令或解密指令，处理指令用于对初始数据进行加密或解密处理。

在上位机向其目标用户进行数据传输之前，可以先对数据进行加密，在将加密后的数据传输至目标用户。上位机在接收到目标用户传输的数据为加密后的数据，上位机可以对接收的加密数据进行解密。在此应用场景下，上位机本身不执行加密或解密的动作，在上位机需要对数据进行加密或者解密操作时，可以先通过通信接口接收上位机需要进行加密或解密的处理指令和初始数据，其中处理指令可以是指具体的加密指令或解密指令，初始数据可以是指上位机需要向目标用户传输数据，或者上位机需要接收目标用户的传输数据，初始数据是未经过加密或者解密之前的数据。

在接收上位机的处理指令和初始数据后，将处理指令和初始数据存入缓存，例如可以存入缓存中指定的第一地址空间。缓存可以是指用于进行高速数据交换的存储器，本实施例中缓存开放了被上位机读取的权限，即缓存可以被上位机读取。指定的第一地址空间可以是缓存中任意可用的存储空间，通过预先设定使得第一地址空间成为缓存中专门用于存储处理指令和初始数据的空间。初始数据和其对应的处理指令具有关联关系，即处理指令只用于对具有对应关系的初始数据进行加密或解密操作。

步骤S200：通过设置的硬件加速器从缓存中读取处理指令和初始数据，解析处理指令，根据解析后的处理指令对初始数据进行相应的加密或解密处理，得到加解密数据。

在将处理指令和初始数据存放至缓存后，处理指令可以触发启动加密或解密处理过程。通过设置的硬件加速器从缓存中读取处理指令和初始数据，解析处理指令，根据解析后的处理指令获得具体的加密或解密算法的操作步骤，根据加密或解密算法的操作步骤对初始数据进行运算处理，得到加解密数据。

步骤S300：通过硬件加速器将加解密数据写入缓存，以供上位机读取加解密数据。

在获得加解密数据后，通过硬件加速器将加解密数据写入缓存，例如可以写入缓存中指定的第二地址空间，本实施例中加解密数据写入的第二地址空间可以是步骤S100中存放初始数据的第一地址空间，将初始数据进行覆盖，存储加解密数据，或者保留存放初始数据的第一地址空间，开辟另外的第二地址空间用于存放加解密数据。存放于第二地址空间的加解密数据可以被上位机读取获得，经过上述步骤，上位机在下发第一地址空间初始数据和处理指令后，可以通过读取第二地址空间获得加解密数据。

本实施例提供的一种数据传输的加解密方法，将接收到的初始数据和处理指令存储至可以被上位机读取的缓存中，并将经过加密或解密处理后的加解密数据存储至缓存中，减少了数据接收和发送的中断操作，简化了接收上位机下发的初始数据以及向上位机发送加解密数据的步骤，提高了数据加解密的速率；另外，针对需要对大批量、高频次的数据进行加解密操作时，通过缓存中的合理划分地址空间实现了接收初始数据或发送加解密数据的同步处理，可以一边接收处理指令和初始数据，一边读取已存的处理指令和初始数据进行处理，实现了从输入到运算以及输出的全流水线过程，大大提高了数据加解密的效率。

在本公开的一些实施例中，请参阅图2，上述步骤S200包括：

步骤S202：从缓存中读取处理指令和初始数据，解析处理指令。

明确上位机传输的处理指令和初始数据的具体存储位置，从缓存中读取处理指令和初始数据，将处理指令解析成具体的加密或解密算法的操作步骤。

步骤S204：根据解析后的处理指令配置算法模型。

根据解析后的处理指令获得的具体的关于加密或解密算法的操作步骤的配置信息，通过配置信息来配置算法模型。算法模型可以是指通过配置具有加解密运算功能的模型，具体是指可以对一定规范的输入，在有限时间内获得所要求的输出的模型。算法模型中包括了一系列用于进行加解密运算的运算单元。

在本实施例中，硬件加速器可以解析处理指令获得配置信息。配置算法模型时可以通过获得的一条或多条配置信息进行配置，使得算法模型的配置过程更加灵活，适应性更广。且算法模型的数量可以是一个或多个，根据不同的处理指令进行配置，提高了初始数据进行加解密运算的多样性。

步骤S206：将初始数据输入至算法模型，获得算法模型输出的加解密数据。

配置好算法模型后，将读取到的初始数据输入至算法模型，算法模型对初始数据进行处理计算，进行加密处理或者解密处理，输出加密或解密后的加解密数据。加解密数据即为后续上位机需要进行数据传输的数据。

在本公开的一些实施例中，请参阅图3，上述步骤S400包括：

步骤S402：在根据处理指令获得加解密数据后，将加解密数据写入缓存。

硬件加速器对初始数据经过处理指令的运算获得加解密数据后，将加解密数据存入缓存。

步骤S404：在加解密指令写入缓存后，在处理指令中写入结束状态信息，或者在缓存中写入结束状态信息；结束状态信息用于被上位机读取后，触发上位机从缓存中读取加解密数据。

为使上位机可以触发读取缓存的加解密数据，通过结束状态信息使得上位机得知初始数据进行加密或解密操作结束。写入结束状态信息的方式有两种：

一种是写入处理指令上，处理指令可以采用状态位来表示处理结束的状态，例如处理指令的状态位初始值为“0”，表示加解密数据还未获得，当获得加解密数据并存储在缓存后，将处理指令的状态位修改为“1”，表示当前加解密数据已存储在缓存中。

另一种是写入缓存中，可以通过将缓存中某一地址空间定义为状态地址，写入在状态地址的数据用于表示处理结束的状态，同理，可以用“0”表示加解密数据还未获得，用“1”表示当前加解密数据已存储在缓存。

写入结束状态信息的方式并不仅限于这两种，还可以采用其他可以表示加解密数据已存储在第二地址空间的任何方式。上述两种写入结束状态信息的方式在实际应用中可以只采用一种，或者两者相结合。例如两者相结合时，写入处理指令上的结束状态信息可以用于表示单个处理指令对应的初始数据处理结束。写入缓存的结束状态信息可以用于表示某一批次的多个处理指令对应的初始数据处理结束。

上位机可以根据是否读取到结束状态信息，来触发从缓存中读取加解密数据。上位机读取结束状态信息的动作，可以是主动读取，也可以是被动读取。例如上位机按照设定周期读取用于存储结束状态信息的状态位。或者，当加解密数据存储在缓存后，向上位机发送结束状态信息，上位机在接收到结束状态信息后，触发从缓存中读取加解密数据。

本实施例提供的一种数据传输的加解密方法通过在处理指令或者缓存中写入结束状态信息，使得上位机可以及时获取初始数据的处理状态，进而及时读取缓存中的加解密数据，提高了数据加解密的效率。

在本公开的一些实施例中，处理指令为包括若干加密或解密算法操作指令的描述符，描述符的首地址包括处理指令的特征信息，特征信息包括处理指令的长度、编号、使能位。

处理指令是可以被上位机和硬件加速器所读取和处理的数据结构，具体可以是包括若干加密或解密算法操作指令的描述符。处理指令可以包括用字母、数字及其它数学符号建立起来的等式或不等式以及图表、图像、框图等描述客观事物的特征及其内在联系的结构表达式，是一系列列解决问题的清晰指令。特征信息可以是指处理指令本身的特征参数，例如包括处理指令的长度、编号、使能位。长度信息可以使得在存储处理指令至缓存时合理的分配空间。编号信息可以用于根据处理指令的唯一编号查询和管理处理指令，尤其在大批次的处理指令管理中，可以提高处理效率。使能位可以用于触发硬件加速器读取解析处理指令，实现了与上位机与硬件加速器的握手交互，可以通过上位机的访问控制启动硬件加速器读取解析处理指令，也可以通过硬件加速器在缓存中读取处理指后启动硬件加速器。

在本公开的一些实施例中，请参阅图4，步骤S200还包括：

步骤S208：从缓存中读取处理指令，获取处理指令的编号，根据编号确定处理指令的优先处理等级。

当上位机需要对大批次的初始数据进行加解密处理时，本实施例可以将收到的处理指令和初始数据统一存入缓存，避免造成传输拥堵。在对初始数据进行加解密操作时，可以先获取处理指令的编号，通过预设的配置规则根据编号确定处理指令的优先处理等级，即根据处理指令的编号确定该处理指令的优先级。

步骤S210：根据处理指令的优先处理等级对应的处理顺序，解析处理指令，根据解析后的处理指令对初始数据进行相应的加密或解密处理，得到加解密数据。

根据确定的处理指令对应的优先处理等级后，将大批次的处理指令按照优先处理等级对应的处理顺序依次处理执行。

本实施例提供的一种数据传输的加解密方法，采用了根据处理指令的特征信息包含的编号确定该处理指令的优先处理等级，使得在后续处理指令执行过程中避免拥堵，提高了数据加解密的效率。

应该理解的是，虽然图1-图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-图4中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

基于上述的数据传输的加解密方法实施例的描述，本公开还提供数据传输的加解密装置。装置可以包括使用了本说明书实施例方法的系统(包括分布式系统)、软件(应用)、模块、组件、服务器、客户端等并结合必要的实施硬件的装置。基于同一创新构思，本公开实施例提供的一个或多个实施例中的装置如下面的实施例。由于装置解决问题的实现方案与方法相似，因此本说明书实施例具体的装置的实施可以参见前述方法的实施，重复之处不再赘述。以下所使用的，术语“单元”或者“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图5是根据一示例性实施例示出的一种数据传输的加解密装置Z00框图。装置Z00可以为前述终端，也可以为服务器，或者集成于终端的模块、组件、器件、单元等。具体的可以参照图5，该装置可以包括：

通信模块Z10，用于通过通信接口接收上位机传输的处理指令和初始数据，将处理指令和初始数据存入缓存，处理指令为加密指令或解密指令，处理指令用于对初始数据进行加密或解密处理；

处理模块Z20，用于通过设置的硬件加速器从缓存中读取处理指令和初始数据，解析处理指令，根据解析后的处理指令对初始数据进行相应的加密或解密处理，得到加解密数据；

数据写入模块Z30，用于通过硬件加速器将加解密数据写入缓存，以供上位机读取加解密数据。

本公开的一示例性实施例中，请参阅图6，处理模块Z20包括：

解析单元Z202，用于从缓存中读取处理指令和初始数据，解析处理指令，根据解析后的处理指令配置算法模型；

运算单元Z204，用于将初始数据输入至算法模型，获得算法模型输出的加解密数据。

本公开的一示例性实施例中，请参阅图7，数据写入模块Z30包括：

加解密数据写入单元Z302，用于在根据处理指令获得加解密数据后，将加解密数据写入缓存；

结束状态写入单元Z304，用于在加解密指令写入缓存后，在处理指令中写入结束状态信息，或者在缓存中写入结束状态信息；结束状态信息用于被上位机读取后，触发上位机从缓存中读取加解密数据。

本公开的一示例性实施例中，请参阅图8，处理模块Z20包括：

优先级单元Z206，用于从缓存中读取处理指令，获取处理指令的编号，根据编号确定处理指令的优先处理等级；其中，处理指令为包括若干加密或解密算法操作指令的描述符，描述符的首地址包括处理指令的特征信息，特征信息包括处理指令的长度、编号、使能位；

算法操作单元Z208，用于根据处理指令的优先处理等级对应的处理顺序，解析处理指令，根据解析后的处理指令对初始数据进行相应的加密或解密处理，得到加解密数据。

需要说明的，上述的装置Z00根据方法实施例的描述还可以包括其它的实施方式，具体的实现方式可以参照前述数据传输的加解密方法的实施例的描述，在此不作一一赘述。上述数据传输的加解密装置Z00的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。需要说明的是，本公开实施例中对模块的划分是示意性的，仅仅为一种数据传输的加解密方法、装置逻辑功能划分，实际实现时可以有另外的划分方式。

基于前述方法实施例描述，请参阅图9，本公开提供的装置的另一个实施例中，提供了一种加解密片上系统X00，包括：

通信接口X10，用于连接上位机100，与上位机100实现通信；

缓存X20，用于存储上位机100下发处理指令和初始数据，以及用于存储硬件加速器X30运算结束的加解密数据；

硬件加速器X30，用于从缓存X20中读取处理指令和初始数据，解析处理指令，根据解析后的处理指令对初始数据进行相应的加密或解密处理，得到加解密数据；还用于将加解密数据写入缓存，以供上位机100读取加解密数据；

中央处理单元X40，用于配置通信接口X10和硬件加速器X30。

本实施例中，片上系统可以是指系统级芯片(System on Chip，简称SoC)，可以是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。通信接口X10、缓存X20、硬件加速器X30、中央处理单元X40均设置于SoC芯片上。

硬件加速器X30可以是指用于实现一系列处理操作并将结果返回硬件之外中央处理器的硬件设备。本系统X00与上位机100通过通信接口X10实现信号连通，上位机100下发的处理指令和初始数据由硬件加速器X30进行加解密处理，最后由上位机100从缓存X20中读取加解密数据，实现了上位机100与硬件加速器X30的直接交互，大大提高了上位机100与系统X00的交互效率，减少了上位机100以及中央处理单元X40的负担，提高了数据加解密的效率。

基于前述方法实施例描述，本公开提供的装置的另一个实施例中，提供了一种数据传输的加解密设备S00，包括存储器S22和处理器，存储器S22存储有计算机程序，处理器执行计算机程序时实现上述实施例中数据传输的加解密方法的步骤。

图10是根据一示例性实施例示出的一种数据传输的加解密设备S00的框图。例如，设备S00可以为一服务器。参照图10，设备S00包括处理组件S20，其进一步包括一个或多个处理器，以及由存储器S22所代表的存储器资源，用于存储可由处理组件S20的执行的指令，例如应用程序。存储器S22中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件S20被配置为执行指令，以执行上述数据传输的加解密方法的步骤。

设备S00还可以包括一个电源组件S24被配置为执行设备S00的电源管理，一个有线或无线网络接口S26被配置为将设备S00连接到网络，和一个输入输出(I/O)接口S28。设备S00可以操作基于存储在存储器S22的操作系统，例如Windows Server，Mac OS X，Unix，Linux，FreeBSD或类似。

基于前述方法实施例描述，本公开提供的装置的另一个实施例中，提供了一种计算机程序产品，计算机程序产品中包括指令，指令被执行时，能够执行上述实施例中数据传输的加解密方法的步骤。

基于前述方法实施例描述，本公开提供的装置的另一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中数据传输的加解密方法的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本公开所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种数据传输的加解密方法、装置。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random AccessMemory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

可以理解的是，本说明书中上述方法的各个实施例均采用递进的方式描述，各个实施例之间相同/相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。相关之处参见其他方法实施例的描述说明即可。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种数据传输的加解密方法，其特征在于，包括步骤：

通过通信接口接收上位机传输的处理指令和初始数据，将所述处理指令和初始数据存入缓存，所述处理指令为加密指令或解密指令，所述处理指令用于对所述初始数据进行加密或解密处理；

通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；

通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据。

2.如权利要求1所述的方法，其特征在于，通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据包括：

从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，

根据解析后的处理指令配置算法模型；

将所述初始数据输入至所述算法模型，获得所述算法模型输出的所述加解密数据。

3.如权利要求1所述的方法，其特征在于，所述通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据包括：

在根据所述处理指令获得所述加解密数据后，将所述加解密数据写入所述缓存；

在所述加解密指令写入所述缓存后，在所述处理指令中写入结束状态信息，或者在所述缓存中写入所述结束状态信息；所述结束状态信息用于被所述上位机读取后，触发所述上位机从所述缓存中读取所述加解密数据。

4.如权利要求1所述的方法，其特征在于，所述处理指令为包括若干加密或解密算法操作指令的描述符，所述描述符的首地址包括所述处理指令的特征信息，所述特征信息包括所述处理指令的长度、编号、使能位。

5.如权利要求4所述的方法，其特征在于，所述通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据还包括：

从所述缓存中读取所述处理指令，获取所述处理指令的编号，根据所述编号确定所述处理指令的优先处理等级；

根据所述处理指令的优先处理等级对应的处理顺序，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据。

6.一种数据传输的加解密装置，其特征在于，包括：

通信模块，用于通过通信接口接收上位机传输的处理指令和初始数据，将所述处理指令和初始数据存入缓存，所述处理指令为加密指令或解密指令，所述处理指令用于对所述初始数据进行加密或解密处理；

处理模块，用于通过设置的硬件加速器从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；

数据写入模块，用于通过所述硬件加速器将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据。

7.如权利要求6所述的装置，其特征在于，所述数据写入模块包括：

加解密数据写入单元，用于在根据所述处理指令获得所述加解密数据后，将所述加解密数据写入所述缓存；

结束状态写入单元，用于在所述加解密指令写入所述缓存后，在所述处理指令中写入结束状态信息，或者在所述缓存中写入所述结束状态信息；所述结束状态信息用于被所述上位机读取后，触发所述上位机从所述缓存中读取所述加解密数据。

8.如权利要求6所述的装置，其特征在于，所述处理模块包括：

优先级单元，用于从所述缓存中读取所述处理指令，获取所述处理指令的编号，根据所述编号确定所述处理指令的优先处理等级；其中，所述处理指令为包括若干加密或解密算法操作指令的描述符，所述描述符的首地址包括所述处理指令的特征信息，所述特征信息包括所述处理指令的长度、编号、使能位；

算法操作单元，用于根据所述处理指令的优先处理等级对应的处理顺序，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据。

9.一种加解密片上系统，其特征在于，包括：

通信接口，用于连接上位机，与所述上位机实现通信；

缓存，用于存储所述上位机下发处理指令和初始数据，以及用于存储硬件加速器运算结束的加解密数据；

所述硬件加速器，用于从所述缓存中读取所述处理指令和初始数据，解析所述处理指令，根据解析后的处理指令对所述初始数据进行相应的加密或解密处理，得到加解密数据；还用于将所述加解密数据写入所述缓存，以供所述上位机读取所述加解密数据；

中央处理单元，用于配置所述通信接口和硬件加速器。

10.一种数据传输的加解密设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至5中任一项所述的方法的步骤。

Images