CN113900978B - 数据传输方法、装置和芯片 - Google Patents
数据传输方法、装置和芯片 Download PDFInfo
- Publication number
- CN113900978B CN113900978B CN202111256254.6A CN202111256254A CN113900978B CN 113900978 B CN113900978 B CN 113900978B CN 202111256254 A CN202111256254 A CN 202111256254A CN 113900978 B CN113900978 B CN 113900978B
- Authority
- CN
- China
- Prior art keywords
- data
- path
- request
- information
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000003139 buffering effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 description 1
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
公开了一种数据传输方法、装置和芯片,该数据传输方法,其用于通过具有不同优先级的至少两个数据通路在数据收发组件和路由节点之间进行数据传输,对于数据收发组件,该方法包括:记录数据收发组件正在向路由节点进行数据回传的数据通路的通路信息,作为回传通路占用信息;接收来自路由节点的数据请求,并确定数据请求相对应的回传通路请求信息;在回传通路请求信息与回传通路占用信息存在重叠的情况下,阻止数据请求被发送至所述数据收发组件的从属设备。
Description
技术领域
本发明涉及集成电路领域,更具体地涉及一种数据传输方法、装置和芯片。
背景技术
总线是共享的传输介质和传输控制部件,其用于在部件或设备间传输数据,提供部件或设备之间的连接和交换信息通路。总线可以在芯片内各元件之间、芯片之间、板卡之间或计算机系统之间提供连接。
多优先级总线是芯片设计中常见的总线,通常会有两个以上的数据通路,用来传输实时性要求不同的数据。对于实时性要求较高的数据会利用高优先级的数据通路传输,实时性要求低的数据会使用低优先级的数据通路传输。但是,对多优先级总线使用不当会出现挂死(Hang)的场景。
发明内容
针对以上问题,本公开提供了一种数据传输方法、装置和芯片。利用本公开提供的数据传输方法既能避免多优先级总线的挂死场景,同时也保证了总线的传输带宽不会显著降低。
根据本公开的第一方面,提出了一种机器人控制方法,其用于通过具有不同优先级的至少两个数据通路在数据收发组件和路由节点之间进行数据传输,对于所述数据收发组件,所述方法包括:记录所述数据收发组件正在向所述路由节点进行数据回传的数据通路的通路信息,作为回传通路占用信息;接收来自所述路由节点的数据请求,并确定所述数据请求相对应的回传通路请求信息,所述回传通路请求信息用于指示向所述路由节点进行数据回传的数据通路的通路信息;在所述回传通路请求信息与所述回传通路占用信息存在重叠的情况下,阻止所述数据请求被发送至所述数据收发组件的从属设备,其中所述从属设备用于根据所述数据请求向所述数据收发组件发送用于进行数据回传的原始数据。
在一些实施例中,其中确定所述数据请求相对应的回传通路请求信息包括:根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;根据仲裁结果,从选中的所述数据请求中获取相对应的回传通路请求信息。
在一些实施例中,还包括在所述回传通路请求信息与所述回传通路占用信息不存在重叠的情况下,根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;根据仲裁结果,将选中的所述数据请求发送至所述数据收发组件的从属设备。
在一些实施例中,其中每个所述数据收发组件与所述路由节点之间传输的数据具有第一数据格式,所述第一数据格式包括数据头部、数据本体、数据尾部,所述数据头部包括数据传输开始标识和回传通路请求信息,所述数据本体包括用于进行数据回传的数据,所述数据尾部包括数据传输结束标识。
在一些实施例中,所述方法还包括:响应于检测到所述数据收发组件向所述路由节点回传的数据中具有所述数据传输结束标识,在所述回传通路占用信息中擦除所述回传的数据的数据通路的通路信息。
在一些实施例中,所述阻止所述数据请求被发送至所述数据收发组件的从属设备包括:生成第一信号,其中所述第一信号用于禁止所述数据请求对应的数据通路的导通。
根据本公开的第二方面,提供了一种数据传输装置,包括:至少两个数据请求缓存部件,分别与至少两个数据通路相对应,每个数据请求缓存部件用于缓存从路由节点接收的对于其对应的数据通路的数据请求;第一仲裁部件,其与所述至少两个数据请求缓存部件电性互联,用于从所述至少两个数据请求缓存部件获取所述数据请求,并基于所述数据请求对应的数据通路的优先级进行仲裁,输出具有更高优先级的数据通路的选通信号;选择器,其与所述第一仲裁部件和所述至少两个数据请求缓存部件电性互联,其根据从所述第一仲裁部件接收到的所述选通信号,获取选中的数据通路所对应的所述数据请求的回传通路请求信息;缓冲比对部件,其存储所述数据传输装置向所述路由节点进行数据回传的数据通路的通路信息,并将所述数据传输装置正在向所述路由节点进行数据回传的数据通路的通路信息标记为回传通路占用信息,并且将所述回传通路占用信息和所述回传通路请求信息进行比对,输出比对结果,其中所述比对结果表征所述回传通路请求信息与所述回传通路占用信息是否存在重叠;逻辑部件,其与所述请求缓存部件和所述缓冲比对部件电性互联,用于在所述比对结果为所述回传通路请求信息与所述回传通路占用信息存在重叠的情况下,阻止所述数据请求被发送至所述数据传输装置的从属设备,其中所述从属设备用于根据所述数据请求向所述数据传输装置发送用于进行数据回传的原始数据。
在一些实施例中,还包括:第二仲裁模块,其与所述逻辑部件电性互联,用于根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;根据仲裁结果,将选中的所述数据请求发送至所述数据传输装置的从属设备。
在一些实施例中,所述缓冲比对部件包括:缓冲器,其存储所述数据传输装置向所述路由节点进行数据回传的数据通路的通路信息,并将所述数据传输装置正在向所述路由节点进行数据回传的数据通路的通路信息标记为回传通路占用信息;比较器,其与所述缓冲器和所述选择器电性互联,用于从所述缓冲器中获取所述回传通路占用信息以及从所述选择器获取所述回传通路请求信息,并且将所述回传通路占用信息与所述回传通路请求信息进行逐一对比以判断所述回传通路占用信息与所述回传通路请求信息是否存在重叠;或门,其与所述比较器电性互联,并被配置为响应于所述数据回传路径信息与所述数据回传路径信息表中的任一项相同,生成第一信号,其中所述第一信号用于禁止所述数据请求对应的数据通路的导通。
在一些实施例中,其中每个所述数据收发组件与所述路由节点之间传输的数据具有第一数据格式,所述第一数据格式包括数据头部、数据本体、数据尾部,所述数据头部包括数据传输开始标识和回传通路请求信息,所述数据本体包括用于进行数据回传的数据,所述数据尾部包括数据传输结束标识。
在一些实施例中,所述缓冲比对部件进一步配置为:响应于检测到所述数据收发组件向所述路由节点回传的数据中具有所述数据传输结束标识,在所述回传通路占用信息中擦除所述回传的数据的数据通路的通路信息。
根据本公开的第三方面,提供了一种芯片,包括处理器、存储器和总线系统,所述总线系统包括根据本公开的第二方面的任一项所述的数据传输装置。
根据本公开实施例,通过将进入路由节点的数据请求中的回传通路请求信息与路由节点中存储的正在进行/即将进行的回传通路占用信息进行比对,从而避免了不同的数据收发组件对路由节点的数据通路占用的冲突问题,从而避免了总线挂死问题。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员而言,在没有做出创造性劳动的前提下,还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制,重点在于示出本发明的主旨。
图1示出了多优先级总线的一个示例的拓扑结构图;
图2示出了多优先级总线的挂死场景;
图3示出了现有技术中的数据收发组件的单通道方案的电路框图;
图4-1示出了主、从属设备之间通过握手信号来进行数据传输的示意图;
图4-2示出了根据本公开实施例的一种数据传输方法的流程示意图;
图4-3示出了根据本公开实施例的多优先级总线传输的数据格式的示例;
图5-1示出了根据本公开实施例的数据传输装置101的功能结构图;
图5-2示出了根据本公开实施例的数据收发组件的双通道电路框图。
具体实施方式
下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述,显而易见地,所描述的实施例仅仅是本发明的部分实施例,而不是全部的实施例。基于本发明实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,也属于本发明保护的范围。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
虽然本申请对根据本申请的实施例的系统中的某些模块做出了各种引用,然而,任何数量的不同模块可以被使用并运行在用户终端和/或服务器上。所述模块仅是说明性的,并且所述系统和方法的不同方面可以使用不同模块。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是,前面或下面操作不一定按照顺序来精确地执行。相反,根据需要,可以按照倒序或同时处理各种步骤。同时,也可以将其他操作添加到这些过程中,或从这些过程移除某一步或数步操作。
图1示出了多优先级总线的一个示例的拓扑结构图。如图1所示,该多优先级总线为2优先级总线,包括数据收发组件100、数据收发组件101、数据收发组件102、数据收发组件103、数据收发组件104和路由节点105。数据收发组件100、数据收发组件101、数据收发组件102、数据收发组件103、数据收发组件104之间可以互相发送数据请求,也可以进行数据回复。每个数据收发组件发送的数据请求经过路由节点105的转发和仲裁,可以发送到对应的数据收发组件。同时,每个数据收发组件回复的数据可以经过路由节点105回传到对应的数据收发组件。每个数据收发组件在两个虚拟数据通路上(即图1中的数据通路0和数据通路1)与路由节点105进行数据传输。每个数据收发组件可以支持猝发(Burst)传输(即连续进行多个连续地址的数据传输),即每个时钟节拍(例如每个CPU时钟周期)向路由节点105传输一个Burst大小的数据。每个时钟节拍传输的Burst大小的数据具有不同的优先级,优先级高的数据在数据通路0上传输,优先级低的数据在数据通路1上传输。数据收发组件100、数据收发组件101、数据收发组件102、数据收发组件103、数据收发组件104可以是下文即将予以详细描述的主设备。
图2示出了图1示出的多优先级总线的一个挂死场景的示意图,下面结合图2对多优先级总线的挂死场景进行说明。数据收发组件100和数据收发组件101依次响应4笔(分别对应时刻200、时刻201、时刻202、时刻203)来自数据收发组件102的数据读取请求(即读操作)。在时刻200,数据收发组件100正在将数据回传给数据收发组件102,占用了路由节点105到数据收发组件102的数据通路1(即图2中的“200VC1”)。在时刻201,数据收发组件101需要将数据通过数据收发组件101到路由节点105的数据通路1回传给数据收发组件102(即图2中的“201VC1”),但由于路由节点105到数据收发组件102的数据通路1被占用,发送的数据被暂时存放在路由节点105的数据收发组件101接收端口的数据通路1的先进先出队列(First Input First Output,FIFO)中,直到时刻200释放路由节点105到数据收发组件102的数据通路1。在时刻202,数据收发组件101有高优先级的数据发送给数据收发组件102,占用了路由节点105到数据收发组件102的数据通路0(即图2中的“202VC0”),此时数据收发组件101开始交替在数据收发组件101到路由节点105的数据通路0和数据通路1上向路由节点105发送数据。
由于数据收发组件101在每个时钟节拍只能传输一个Burst大小的数据,因此,数据收发组件101,在每个时钟节拍,要么在数据通路0上传输一个Burst的数据,要么在数据通路1上传输一个Burst的数据。由于存在时刻201中提到的情况,路由节点105的数据收发组件101接收端口的数据通路1的FIFO最终被填满,数据收发组件101将无法再在数据收发组件101到路由节点105的数据通路1上发送数据。当数据收发组件101到路由节点105的数据通路1被堵后,数据收发组件101无法预测下一笔要发送的数据是在数据通路0上发送还是在数据通路1上发送,于是数据收发组件101不仅停止在数据通道1上发送数据,也停止在数据通道0上发送数据。此时,数据收发组件101占用了路由节点105到数据收发组件102的数据通路0并停止发送数据,同时数据收发组件101到路由节点105的数据通路0被路由节点105的数据收发组件101接收端口的数据通路1的FIFO中的数据堵住。
在时刻203,数据收发组件100在数据收发组件100到路由节点105的数据通路0上发送高优先级数据给数据收发组件102(即图2中的“203VC0”),但由于时刻202中路由节点105到数据收发组件102的数据通路0已被数据收发组件101占用,数据收发组件100发送的数据只能存入路由节点105的数据收发组件100接收端口的数据通路0的FIFO中,此时数据收发组件100交替发送数据通路0和数据通路1的数据。
同理,由于数据收发组件100在每个时钟节拍只能传输一个Burst大小的数据,因此,数据收发组件100,在每个时钟节拍,要么在数据通路0上传输一个Burst的数据,要么在数据通路1上传输一个Burst的数据。由于存在时刻203的情况,路由节点105的数据收发组件100接收端口的数据通路0的FIFO最终被填满,数据收发组件100将无法再在数据收发组件100到路由节点105的数据通路0上发送数据。一旦数据收发组件100发现路由节点105的数据收发组件100接收端口的数据通路0的FIFO已被填满,数据收发组件100也停止在数据收发组件100到路由节点105的数据通路1上发送数据,并开始等待数据收发组件101将高优先级的数据发送给数据收发组件102的过程结束(以便释放路由节点105到数据收发组件102的数据通路0),于是数据收发组件100永久占用路由节点105到数据收发组件102的数据通路1。此时,200VC1堵住201VC1,201VC1堵住202VC0,202VC0堵住203VC0,203VC0堵住200VC1,死锁条件形成,最终导致多优先级总线挂死。
通过对图2示出的多优先级总线的挂死场景进行分析可知,导致多优先级总线挂死的原因为数据收发组件100的“200VC1”和“203VC0”的数据传输交替发生,同时数据收发组件101的“202VC0”和“201VC1”的数据传输交替发生,且这几笔数据传输全部是回传到数据收发组件102,数据传输路径会在路由节点105到数据收发组件102处重叠。
为了解决上述技术问题,提出了一种数据收发组件的单通道传输方案,图3示出了现有技术中的数据收发组件的单通道方案的电路框图。如图3所示,在最右侧,数据收发组件301从路由节点105接收到两个虚拟数据通路(例如,数据通路0和数据通路1)的数据读取请求,分别存放在数据请求缓存部件302(用于存放一个虚拟数据通路的数据请求,例如数据通路0)和数据请求缓存部件303(用于存放另一个虚拟数据通路的数据请求,数据通路1)。数据请求缓存部件302、数据请求缓存部件303分别和选择模块304电性互联,选择模块304用于从两个虚拟数据通路的数据读取请求中选中一个具有高优先级的数据读取请求并输出。选中数据请求缓存部件305的输入、输出分别与选择模块304、与门306电性互联。选中数据请求缓存部件305用于存放选择模块304选中的一个虚拟数据通路的数据读取请求,并将选中的数据读取请求传输至与门306。与门306的另一输入端与缓冲器308电性互联。与门306的输出端与FIFO 307电性互联,FIFO 307输出的数据读取请求为有效的数据读取请求,FIFO 307可以将有效的数据读取请求发送至下文即将予以详细描述的从属设备,同时FIFO307将有效的数据读取请求存放在缓冲器308中。数据收发组件301的从属设备根据有效的数据读取请求准备进行数据回复的原始数据,并将该原始数据发送给数据收发组件301。数据收发组件301对该原始数据进行处理后(例如格式转换等)可以向路由节点105回传进行数据回复的数据,同时缓冲器308将数据收发组件301正在向路由节点105进行数据回传的有效的数据读取请求标记为尚未完成的数据读取请求(即图3中的“Outstanding”)。若缓冲器308中存在尚未完成的数据读取请求(例如图3中的“id0”),则缓冲器308输出禁止与门306导通的信号,从而拦截选中数据请求缓存部件305将选中的数据读取请求传输至FIFO307;若缓冲器308不存在尚未完成的数据读取请求,则缓冲308输出使能与门306导通的信号,从而导通选中数据请求缓存部件305与FIFO 307的通路。
对图3中的数据收发组件301的单通道方案进行分析可知,数据收发组件301只有在完成针对一笔数据读取请求的数据回复后,再响应下一笔数据读取请求,因此数据回复不会存在路径重叠的情况,所以不会挂死。但是,现有技术中的单通道方案会导致带宽降低一半,对总线的性能影响较大。
为此,本公开提供了一种在保留多优先级总线的多个虚拟通路特征的前提下,既能避免总线挂死,也能保证总线的传输带宽不会显著降低的方案。
为了能够更好地理解本公开的方案,下面对总线传输协议进行说明。通常而言,根据总线传输协议,主(Master)、从属(Slave)设备之间可以采用握手信号来正确进行数据传输。图4-1示出了主、从属设备之间通过握手信号来进行数据传输的示意图。如图4-1所示,总线传输可以划分为命令传输握手阶段和数据传输握手阶段。在命令传输握手阶段,主设备在发送命令的时候可以将该命令和命令有效信息同时发送到总线上,从属设备根据自身的处理状态决定是否接收该命令,如果从属设备接收该命令,则可以发送接收信号(即握手信号)。命令完成握手后,当主设备向从属设备进行读数据访问时,从属设备每发送一个数据都会对应发送一个握手信号给主设备,其中该数据与对应的握手信号同时发送,此时读数据访问命令传输握手阶段完成。从属设备每发送一个数据及握手信号后,需要检测主设备的状态是否是可以接收数据状态。当该状态为可以接收数据时,从属设备再发送下一个数据及相应的握手信号,否则从属设备会等待该状态变为可以接收数据后,再发送数据及相应的握手信号。
图4-2示出了根据本公开实施例的一种数据传输方法400的流程示意图。如图4-1所示,在步骤S401处,记录数据收发组件正在向路由节点进行数据回传的数据通路的通路信息,作为回传通路占用信息。
下面以图2示出的多优先级总线的数据传输场景为例,对步骤S401进行说明。如图2所示,数据收发组件102首先向数据收发组件100发送了一笔数据读取请求(以下记为数据请求1)。在时刻200,数据收发组件100正在数据通路1上向路由节点105发送用于回复数据请求1的回传数据。在本实施例中,可以记录该正在进行的数据回传的通路信息。具体地,该正在进行的数据回传是由数据收发组件100来执行,其回传的数据是经由路由节点105后发往数据收发组件102。也就是说,在时刻200,正在进行的数据回传的目的地为数据收发组件102,那么可以记录该目的地信息。同时,由于在时刻200,数据收发组件100正在数据通路1上发送数据,那么也可以记录该数据通路信息。此时可以将数据收发组件100正在执行的数据回传的目的地信息(即数据收发组件102)和数据通路信息(即数据通路1)作为回传通路占用信息。示例性,回传通路占用信息的记录形式可以为“ST_0—[2:1]”,其中,“ST_0”为数据收发组件100的标识(ID),“2”指示目的地信息为数据收发组件102,“1”指示数据通路1。
在步骤S402处,接收来自路由节点的数据请求,并确定数据请求相对应的回传通路请求信息。
继续以图2示出的多优先级总线的数据传输场景为例,对步骤S402进行说明。紧接着,数据收发组件102又向数据收发组件101发送了一笔数据读取请求(以下记为数据请求2)。数据请求2经路由节点105转发至数据收发组件101处。数据收发组件101接收到数据请求2,并可以对数据请求2进行解析,分析出数据请求2的目的地信息和数据通路信息。如图2所示,数据请求2是数据收发组件102发送的,即数据请求2的目的地信息为数据收发组件102,同时数据收发组件101根据数据请求2需要在数据通路1上向路由节点105发送用于进行回传的数据,即数据请求2的数据通路信息为数据通路1。这里,可以将数据请求2的目的地信息和数据通路信息记录为数据请求2的回传通路请求信息。
在步骤S403处,在回传通路请求信息与回传通路占用信息存在重叠的情况下,阻止数据请求被发送至数据收发组件的从属设备。
根据本公开实施例,通过将进入路由节点的数据请求中的回传通路请求信息与路由节点中存储的正在进行/即将进行的回传通路占用信息进行比对,从而避免了不同的数据收发组件对路由节点的数据通路占用的冲突问题,从而避免了总线挂死问题。
继续以图2示出的多优先级总线的数据传输场景为例,对步骤S403进行说明。在本实施例中,可以将数据收发组件100的回传通路占用信息和数据请求2的回传通路请求信息进行比对,以判断两者是否存在重叠。根据上文的描述可知,在时刻200,数据收发组件100存在回传通路占用信息(目的地信息为数据收发组件102,数据通路信息为数据通路1)。而数据请求2的回传通路请求信息为:目的地信息为数据收发组件102,数据通路信息为数据通路1。若数据请求2是在时刻200被发送至数据收发组件101,由于数据请求2的回传通路请求信息和数据收发组件100的回传通路占用信息重叠,此时数据收发组件101可以阻止将数据请求2发送至其从属设备。由于数据请求2被数据收发组件101拦截,因此,根据本实施例提供的数据传输方法解决了图2中“在时刻201,路由节点105的数据收发组件101接收端口的数据通路1的FIFO最终被填满,数据收发组件101将无法再在数据收发组件101到路由节点105的数据通路1上发送数据”的问题,进而避免了201VC1堵住202VC0以及202VC0堵住203VC0,总线挂死问题被解决。
本实施例提供的数据传输方法,通过仅在数据回复存在路径重叠的情况对数据请求进行拦截,既能解决多优先级总线挂死的问题,也能保证总线的传输带宽不会显著降低。
在一些可选的实施例中,上述步骤S402中的确定数据请求相对应的回传通路请求信息包括:根据基于数据请求相对应的数据通路的优先级确定的仲裁规则,对数据请求进行仲裁,其中仲裁规则包括对于多个数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;根据仲裁结果,从选中的数据请求中获取相对应的回传通路请求信息。以图2示出的多优先级总线的数据传输场景为例,其中每个数据收发组件可以从数据通路0和数据通路1上接收数据读取请求,且数据通路0的优先级高于数据通路1的优先级。为此,可以确认以下仲裁规则:
若数据收发组件只接收到数据通路0上的数据读取请求,则选中该数据通路0上的数据读取请求;
若数据收发组件只接收到数据通路1上的数据读取请求,则选中该数据通路1上的数据读取请求;
若数据收发组件接收到数据通路0和数据通路1上的数据读取请求,则选中数据通路0上的数据读取请求。
在根据仲裁结果选中数据读取请求后,可以对该数据读取请求进行解析,分析出目的地信息和数据通路信息,并将分析出的该两类信息记录为该数据读取请求的回传通路请求信息。
在一些可选的实施例中,数据传输方法400还包括:在回传通路请求信息与回传通路占用信息不存在重叠的情况下,根据基于数据请求相对应的数据通路的优先级确定的仲裁规则,对数据请求进行仲裁,其中仲裁规则包括对于多个数据请求,选择与具有较高优先级的数据通路相对应的数据请求;根据仲裁结果,将选中的数据请求发送至数据收发组件的从属设备。以图2示出的多优先级总线的数据传输场景为例,如图2所示,数据收发组件102首先向数据收发组件100发送了一笔数据读取请求(以下记为数据请求1)。在时刻200,数据收发组件100正在数据通路1上向路由节点105发送用于回复数据请求1的回传数据。若在时刻200,数据收发组件103在数据通路0上向数据收发组件101发送了一笔数据读取请求(记为数据请求2)同时数据收发组件104在数据通路1上向数据收发组件101发送了第二笔数据读取请求(记为数据请求3),也即数据请求2的目的地信息为数据收发组件103、数据通路信息为数据通路0,数据请求3的目的地信息为数据收发组件104、数据通路信息为数据通路1。由于数据请求2、数据请求3的回传通路请求信息与数据收发组件100的回传通路占用信息均不重叠,因此数据请求2和数据请求3在数据收发组件101中均为有效的数据请求。此时,可以基于仲裁规则从数据请求2和数据请求3中选中一个数据请求发送至数据收发组件101的从属设备。以两个数据通路的多优先级总线为例,由于数据通路0的优先级高于数据通路1的优先级。为此,可以确认以下仲裁规则:
若数据收发组件只接收到数据通路0上的有效的数据请求,则选中该数据通路0上的数据请求;
若数据收发组件只接收到数据通路1上的有效的数据请求,则选中该数据通路1上的数据请求;
若数据收发组件接收到数据通路0和数据通路1上的有效的数据请求,则选中数据通路0上的数据请求。
在一些可选的实施例中,每个数据收发组件与路由节点之间传输的数据具有第一数据格式,第一数据格式包括数据头部、数据本体、数据尾部,数据头部包括数据传输开始标识和回传通路请求信息,数据本体包括用于进行数据回传的数据,数据尾部包括数据传输结束标识。图4-3示出了根据本公开实施例的多优先级总线传输的数据格式的示例。数据收发组件101既可以发送数据请求,也可以进行数据回复。这里的数据请求和数据回复可以采用图4-3示出的数据格式。如图4-3所示,数据请求或数据回复包括数据头部、数据本体、数据尾部。数据头部包括数据传输开始标识,同时数据头部也记录了数据在路由节点中传输的路径(例如该数据从路由节点的哪个端口进入、哪个端口输出)。数据本体记录该数据访问的地址、数据、ID、尺寸、Burst长度等信息。数据尾部包括数据传输结束标识。通过采用图4-3所示的数据格式,数据收发组件101可以直接从数据请求的数据头部中获取该数据请求的回传通路请求信息,同时可以直接从数据回复的数据头部中获取该数据回复的回传通路占用信息。
在一些可选的实施例中,阻止数据请求被发送至数据收发组件的从属设备包括:生成第一信号,其中第一信号用于禁止数据请求对应的数据通路的导通。本实施例中的第一信号可以通过逻辑部件生成,示例性地可以是禁止与门通过的逻辑非信号。
图5-1示出了根据本公开实施例的数据传输装置101的功能结构图。数据传输装置101可以是图1中示出的数据收发组件101。如图5-1所示,数据收发组件101包括数据请求缓存部件502、数据请求缓存部件503、第一仲裁部件504、选择器505、缓冲比对部件506、逻辑部件513。需要说明的是,尽管图5-1示出了两个数据请求缓存部件,但本公开实施例并限于此,其他数目(大于2的整数)个数据请求缓存部件也属于本公开实施例的保护范围。两个数据请求缓存部件502、503分别与数据通路0、数据通路1相对应,每个数据请求缓存部件用于缓存从路由节点接收的对于其对应的数据通路的数据请求。第一仲裁部件504与数据请求缓存部件502、503电性互联,用于从数据请求缓存部件502、503获取数据请求,并基于数据请求对应的数据通路的优先级进行仲裁,输出具有更高优先级的数据通路的选通信号。选择器505与第一仲裁部件504和数据请求缓存部件502、503电性互联,其根据从第一仲裁部件504接收到的选通信号,获取选中的数据通路所对应的数据请求的回传通路请求信息。缓冲比对部件506,其存储数据传输装置101向路由节点进行数据回传的数据通路的通路信息,并将数据传输装置101正在向路由节点进行数据回传的数据通路的通路信息标记为回传通路占用信息,并且将回传通路占用信息和回传通路请求信息进行比对,输出比对结果,其中比对结果表征回传通路请求信息与回传通路占用信息是否存在重叠。逻辑部件513,其与数据请求缓存部件502、503和缓冲比对部件506电性互联,用于在比对结果为回传通路请求信息与回传通路占用信息存在重叠的情况下,阻止数据请求被发送至数据传输装置101的从属设备,其中从属设备用于根据数据请求向数据传输装置101发送用于进行数据回传的原始数据。数据传输装置101或数据收发组件101是与本文上述实施例描述的数据传输方法400相应的的装置实施例,这里不再赘述(下同)。
在一些可选的实施例中,数据传输装置101还包括:第二仲裁模块,其与所述逻辑部件电性互联,用于根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;根据仲裁结果,将选中的所述数据请求发送至所述数据传输装置的从属设备。
在一些可选的实施例中,述缓冲比对部件包括:缓冲器,其存储所述数据传输装置向所述路由节点进行数据回传的数据通路的通路信息,并将所述数据传输装置正在向所述路由节点进行数据回传的数据通路的通路信息标记为回传通路占用信息;比较器,其与所述缓冲器和所述选择器电性互联,用于从所述缓冲器中获取所述回传通路占用信息以及从所述选择器获取所述回传通路信息,并且将所述回传通路占用信息与所述回传通路信息进行逐一对比以判断所述回传通路占用信息与所述回传通路信息是否存在重叠;或门,其与所述比较器电性互联,并被配置为响应于所述数据回传路径信息与所述数据回传路径信息表中的任一项相同,生成第一信号,其中所述第一信号用于禁止所述数据请求对应的数据通路的导通。
在一些可选的实施例中,每个所述数据收发组件与所述路由节点之间传输的数据具有第一数据格式,所述第一数据格式包括数据头部、数据本体、数据尾部,所述数据头部包括数据传输开始标识和回传通路请求信息,所述数据本体包括用于进行数据回传的数据,所述数据尾部包括数据传输结束标识。
在一些可选的实施例中,所述缓冲比对部件进一步配置为:响应于检测到所述数据收发组件向所述路由节点回传的数据中具有所述数据传输结束标识,在所述回传通路占用信息中擦除所述回传的数据的数据通路的通路信息。
图5-2示出了根据图5-1描述的数据收发组件101的双通道电路框图。如图5-2所示,数据收发组件101包括数据请求缓存部件502、数据请求缓存部件503、第一仲裁部件504、选择器505、缓冲比对部件506、与门507-1、与门507-2、第二仲裁部件508、FIFO 512-1、FIFO 512-2。数据请求缓存部件502和数据请求缓存部件503分别存放来自路由节点105(图5-2未出)在数据通路0、数据通路1上的数据请求。数据通路0和数据通路1上的数据请求会在第一仲裁部件504处仲裁,并将仲裁结果作为选通信号输入至选择器505。例如,若同时存在数据通路0和数据通路1上的两笔数据请求,由于数据通路0的优先级高于数据通路1,因此第一仲裁部件504输出数据通路0的选通信号;若只有一笔数据通路1上的数据请求,则第一仲裁部件504输出数据通路1的选通信号;若只有一笔数据通路0上的数据请求,则第一仲裁部件504输出数据通路0的选通信号。
选择器505根据第一仲裁部件504输出的选通信号,从数据通路0和数据通路1中(即图5-2中,505中的“0”和“1”)选中一个数据通路,并对选中的数据通路上的数据请求进行解析,分析出选中的数据通路上的数据请求在进行数据回传时的回传通路请求信息。例如,在图2示出的多优先级总线拓扑图中,数据收发组件102需要在数据通路0上从数据收发组件101处读取数据,数据收发组件102在数据通路0上发送的数据读取请求可由路由节点105转发给数据收发组件101,选择器505对该数据读取请求进行解析后,分析出该数据读取请求进行数据回传时的回传通路请求信息为[2:0](其中,“2”代表进行数据回传的目的地——数据收发组件102,“0”代表进行数据回传的数据通路0)。
缓冲比对部件506包括缓冲器509、比较器510、或门511。缓冲器509包括缓存单元(图5-2中的缓存单元存放了四笔有效的数据读取请求,分别为“ST_0”、“ST_1”、“ST_2”、“ST_3”)。若当前时刻,数据收发组件101正在基于某个有效的数据读取请求(例如数据读取请求ST_0)进行数据回传,则可以将该有效的数据读取请求的回传通路请求信息标记为回传通路占用信息(即图5-2中的“Outstanding”中的“map 0”)。图5-2中的“Outstanding”表中有四个信息对,即代表当前时刻有四笔正在进行数据回传的数据读取请求,这四个正在进行数据回传的数据读取请求的ID分别为“ST_0”、“ST_1”、“ST_2”、“ST_3”,其各自分别对应的回传通路占用信息为“map 0”、“map1”、“map 2”、“map 3”。回传通路占用信息的表示形式可以与上文中描述的回传通路请求信息相同或近似,例如[2:0],其中,“2”代表正在进行数据回传的目的地——数据收发组件102,“0”代表正在进行数据回传的数据通路0)。
选择器505分析出的数据读取请求的回传通路请求信息会被送到缓冲比对部件506中,并在比较器510处(图5-2示出了四个比较器510)与“Outstanding”中的四个回传通路占用信息逐一进行比对,以判断该数据读取请求的回传通路请求信息与任一项回传通路占用信息是否相同。该数据读取请求的回传通路请求信息与四个回传通路占用信息的每项比对结果会送至或门511。若存在至少一项比对结果为该数据读取请求的回传通路请求信息与回传通路占用信息相同,则或门511输出高电平信号(例如“1”),该高电平信号经过反相器后输入到相应的数据通路0的与门507-1或数据通路1的与门507-2。由于高电平信号经反相器取反后变为低电平信号(例如“0”),因此可以禁止与门507-1或与门507-2的导通,从而阻止数据读取请求从数据请求缓存部件502、数据请求缓存部件503传输到相应的数据通路0的FIFO 512-1或数据通路1的FIFO 512-2。
若每项比对结果均为该数据读取请求的回传通路请求信息与回传通路占用信息不相同,则或门511输出低电平信号(例如“0”),该低电平信号经过反相器后输入到相应的数据通路0的与门507-1或数据通路1的与门507-2。由于低电平信号经过反相器取反后变为高电平信号(例如“1”),因此可以使能与门507-1或与门507-2的导通,从而允许将数据读取请求从数据请求缓存部件502、数据请求缓存部件503传输到相应的数据通路0的FIFO 512-1或数据通路1的FIFO 512-2。
FIFO 512-1和FIFO 512-2分别用于存放数据通路0和数据通路1上的数据读取请求,并将两个虚拟通路上的数据读取请求输入至第二仲裁部件508仲裁,并将仲裁结果作为有效的数据读取请求输入到数据收发组件101的从属设备。例如,若同时存在数据通路0和数据通路1上的两笔数据请求,由于数据通路0的优先级高于数据通路1,因此第二仲裁部件508输出数据通路0的数据请求,此时该数据请求即为有效的数据读取请求;若只有一笔数据通路1上的数据请求,则第二仲裁部件508输出数据通路1的数据请求,此时该数据请求即为有效的数据读取请求;若只有一笔数据通路0上的数据请求,则第二仲裁部件508输出数据通路0的数据请求,此时该数据请求即为有效的数据读取请求。另外,第二仲裁部件508输出的有效的数据读取请求也被存放到缓冲器509中,具体而言,存放在缓冲器509中的缓存单元“ST_0”或“ST_1”或“ST_2”或“ST_3”中。该笔有效的数据读取请求经数据收发组件101的从属设备响应后,即可以进行相应的数据回传操作。在数据收发组件101根据该笔有效的数据读取请求正在进行数据回传的过程中,可以在缓冲器509中的“Outstanding”中记录该笔有效的数据读取请求的回传通路占用信息。当数据收发组件101已经根据该笔有效的数据读取请求完成了数据回传,则可以在缓冲器509中的“Outstanding”中擦除该笔有效的数据读取请求的回传通路占用信息。
需要说明的是,虽然图5-2示出了与门507-1、与门507-2和或门511,本领域技术人员可以理解,其仅仅是逻辑门部件的示例,其他可能实现相同或等同功能的逻辑部件也属于本公开的保护范围。
根据本公开实施例,通过将进入路由节点的数据请求中的回传通路请求信息与路由节点中存储的正在进行/即将进行的回传通路占用信息进行比对,从而避免了不同的数据收发组件对路由节点的数据通路占用的冲突问题,从而避免了总线挂死问题。本公开实施例的方案既能避免图2中示出的多优先级总线的挂死场景,同时也保证了总线的传输带宽不会显著降低。
需要说明的是,尽管本公开示出了2优先级总线的示例,但本公开并不受限于此,其他数目的优先级总线(例如4优先级总线、8优先级总线等等)也落入本公开的保护范围。虽然本公开实施例仅仅展示了“Outstanding”中的四个信息对,但对于本领域技术人员而言,其他数目的信息对(例如八个信息对、16个信息对等)以及其他表示回传路径占用信息的形式(不限于信息对、信息表等)同样是容易想到的技术特征。同样的,虽然本公开实施例仅示出了数据收发组件101的双通道电路框图,但多优先级总线中的任一数据收发组件采用了本公开实施例的方案的,均应落入本公开的保护范围。
本公开还公开了一种芯片,包括处理器、存储器和总线系统,所述总线系统包括根据本公开实施例提供的多优先级总线。
本申请使用了特定词语来描述本申请的实施例。如“第一/第二实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此,应强调并注意的是,本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外,本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
此外,本领域技术人员可以理解,本申请的各方面可以通过若干具有可专利性的种类或情况进行说明和描述,包括任何新的和有用的工序、机器、产品或物质的组合,或对他们的任何新的和有用的改进。相应地,本申请的各个方面可以完全由硬件执行、可以完全由软件(包括固件、常驻软件、微码等)执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为“数据块”、“模块”、“引擎”、“单元”、“组件”或“系统”。此外,本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品,该产品包括计算机可读程序编码。
除非另有定义,这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解,诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义,而不应用理想化或极度形式化的意义来解释,除非这里明确地这样定义。
上面是对本发明的说明,而不应被认为是对其的限制。尽管描述了本发明的若干示例性实施例,但本领域技术人员将容易地理解,在不背离本发明的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此,所有这些修改都意图包含在权利要求书所限定的本发明范围内。应当理解,上面是对本发明的说明,而不应被认为是限于所公开的特定实施例,并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本发明由权利要求书及其等效物限定。
Claims (12)
1.一种数据传输方法,其用于通过具有不同优先级的至少两个数据通路在数据收发组件和路由节点之间进行数据传输,对于所述数据收发组件,所述方法包括:
记录所述数据收发组件正在向所述路由节点进行数据回传的数据通路的通路信息,作为回传通路占用信息,其中,所述回传通路占用信息包括所述数据回传的目的地信息和所述数据回传的数据通路的通路信息;
接收来自所述路由节点的数据请求,并确定所述数据请求相对应的回传通路请求信息,其中,所述回传通路请求信息包括所述数据请求的目的地信息和所述数据请求的通路信息,所述回传通路请求信息用于指示向所述路由节点进行所述数据回传的数据通路的通路信息;
在所述回传通路请求信息与所述回传通路占用信息存在重叠的情况下,阻止所述数据请求被发送至所述数据收发组件的从属设备,其中所述从属设备用于根据所述数据请求向所述数据收发组件发送用于进行数据回传的原始数据。
2.根据权利要求1所述的方法,其中确定所述数据请求相对应的回传通路请求信息包括:
根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;
根据仲裁结果,从选中的所述数据请求中获取相对应的回传通路请求信息。
3.根据权利要求1或2所述的方法,还包括:
在所述回传通路请求信息与所述回传通路占用信息不存在重叠的情况下,根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;
根据仲裁结果,将选中的所述数据请求发送至所述数据收发组件的从属设备。
4.根据权利要求1所述的方法,其中每个所述数据收发组件与所述路由节点之间传输的数据具有第一数据格式,所述第一数据格式包括数据头部、数据本体、数据尾部,所述数据头部包括数据传输开始标识和回传通路请求信息,所述数据本体包括用于进行数据回传的数据,所述数据尾部包括数据传输结束标识。
5.根据权利要求4述的方法,所述方法还包括:
响应于检测到所述数据收发组件向所述路由节点回传的数据中具有所述数据传输结束标识,在所述回传通路占用信息中擦除所述回传的数据的数据通路的通路信息。
6.根据权利要求1所述的方法,所述阻止所述数据请求被发送至所述数据收发组件的从属设备包括:
生成第一信号,其中所述第一信号用于禁止所述数据请求对应的数据通路的导通。
7.一种数据传输装置,包括:
至少两个数据请求缓存部件,分别与至少两个数据通路相对应,每个数据请求缓存部件用于缓存从路由节点接收的对于其对应的数据通路的数据请求;
第一仲裁部件,其与所述至少两个数据请求缓存部件电性互联,用于从所述至少两个数据请求缓存部件获取所述数据请求,并基于所述数据请求对应的数据通路的优先级进行仲裁,输出具有更高优先级的数据通路的选通信号;
选择器,其与所述第一仲裁部件和所述至少两个数据请求缓存部件电性互联,其根据从所述第一仲裁部件接收到的所述选通信号,获取选中的数据通路所对应的所述数据请求的回传通路请求信息,其中,所述回传通路请求信息包括所述数据请求的目的地信息和所述数据请求的通路信息;
缓冲比对部件,其存储所述数据传输装置向所述路由节点进行数据回传的数据通路的通路信息,并将所述数据传输装置正在向所述路由节点进行数据回传的数据通路的通路信息标记为回传通路占用信息,并且将所述回传通路占用信息和所述回传通路请求信息进行比对,输出比对结果,其中所述比对结果表征所述回传通路请求信息与所述回传通路占用信息是否存在重叠,所述回传通路占用信息包括所述数据回传的目的地信息和所述数据回传的数据通路的通路信息;
逻辑部件,其与所述请求缓存部件和所述缓冲比对部件电性互联,用于在所述比对结果为所述回传通路请求信息与所述回传通路占用信息存在重叠的情况下,阻止所述数据请求被发送至所述数据传输装置的从属设备,其中所述从属设备用于根据所述数据请求向所述数据传输装置发送用于进行数据回传的原始数据。
8.根据权利要求7所述的数据传输装置,其还包括:
第二仲裁模块,其与所述逻辑部件电性互联,用于根据基于所述数据请求相对应的数据通路的优先级确定的仲裁规则,对所述数据请求进行仲裁,其中所述仲裁规则包括对于多个所述数据请求,选择与具有较高优先级的数据通路相对应的所述数据请求;
根据仲裁结果,将选中的所述数据请求发送至所述数据传输装置的从属设备。
9.根据权利要求7或8所述的数据传输装置,所述缓冲比对部件包括:
缓冲器,其存储所述数据传输装置向所述路由节点进行数据回传的数据通路的通路信息,并将所述数据传输装置正在向所述路由节点进行数据回传的数据通路的通路信息标记为回传通路占用信息;
比较器,其与所述缓冲器和所述选择器电性互联,用于从所述缓冲器中获取所述回传通路占用信息以及从所述选择器获取所述回传通路请求信息,并且将所述回传通路占用信息与所述回传通路请求信息进行逐一对比以判断所述回传通路占用信息与所述回传通路请求信息是否存在重叠;
或门,其与所述比较器电性互联,并被配置为响应于所述数据回传路径信息与所述数据回传路径信息表中的任一项相同,生成第一信号,其中所述第一信号用于禁止所述数据请求对应的数据通路的导通。
10.根据权利要求7述的数据传输装置,其中每个所述数据收发组件与所述路由节点之间传输的数据具有第一数据格式,所述第一数据格式包括数据头部、数据本体、数据尾部,所述数据头部包括数据传输开始标识和回传通路请求信息,所述数据本体包括用于进行数据回传的数据,所述数据尾部包括数据传输结束标识。
11.根据权利要求10所述的数据传输装置,所述缓冲比对部件进一步配置为:
响应于检测到所述数据收发组件向所述路由节点回传的数据中具有所述数据传输结束标识,在所述回传通路占用信息中擦除所述回传的数据的数据通路的通路信息。
12.一种芯片,包括处理器、存储器和总线系统,所述总线系统包括根据权利要求7-11中任一项所述的数据传输装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111256254.6A CN113900978B (zh) | 2021-10-27 | 2021-10-27 | 数据传输方法、装置和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111256254.6A CN113900978B (zh) | 2021-10-27 | 2021-10-27 | 数据传输方法、装置和芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113900978A CN113900978A (zh) | 2022-01-07 |
CN113900978B true CN113900978B (zh) | 2024-05-10 |
Family
ID=79026608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111256254.6A Active CN113900978B (zh) | 2021-10-27 | 2021-10-27 | 数据传输方法、装置和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113900978B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118034960B (zh) * | 2024-04-10 | 2024-09-13 | 集创北方(珠海)科技有限公司 | 数据回传电路及方法、显示器 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0477405A1 (de) * | 1990-09-27 | 1992-04-01 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Kommunikationssystem zum Übertragen von Nachrichten zwischen jeweils zwei Einheiten |
JPH04227352A (ja) * | 1990-06-15 | 1992-08-17 | Furukawa Electric Co Ltd:The | 多重伝送方式 |
KR20040019178A (ko) * | 2002-08-26 | 2004-03-05 | 엘지전자 주식회사 | 데이터 버스 중재 방법 |
CN101778049A (zh) * | 2010-03-04 | 2010-07-14 | 南京大学 | 包-电路交换片上路由器及其传输方法 |
CN102368739A (zh) * | 2011-12-02 | 2012-03-07 | 南京大学 | 面向包-电路交换片上路由器的广播机制路由算法 |
CN102821437A (zh) * | 2012-08-13 | 2012-12-12 | 东南大学 | 一种无线自组网按需距离矢量路由方法 |
CN104486221A (zh) * | 2014-12-12 | 2015-04-01 | 合肥工业大学 | 一种基于二维网格片上网络的双接入结构 |
CN105263166A (zh) * | 2015-09-06 | 2016-01-20 | 上海理工大学 | 基于优先级的双路径路由无线准入控制方法 |
WO2017084331A1 (zh) * | 2015-11-17 | 2017-05-26 | 中国科学院计算技术研究所 | 互连电路的数据处理装置和方法 |
WO2018149342A1 (zh) * | 2017-02-15 | 2018-08-23 | 中兴通讯股份有限公司 | 移动专用网的用户终端访问公网的方法、装置和存储介质 |
CN109039885A (zh) * | 2018-08-27 | 2018-12-18 | 广州爱拍网络科技有限公司 | 一种数据传输路径选择方法及装置 |
CN112486871A (zh) * | 2020-11-25 | 2021-03-12 | 海光信息技术股份有限公司 | 一种用于片上总线的路由方法以及系统 |
CN112597075A (zh) * | 2020-12-28 | 2021-04-02 | 海光信息技术股份有限公司 | 用于路由器的缓存分配方法、片上网络及电子设备 |
CN112948322A (zh) * | 2021-02-26 | 2021-06-11 | 西安微电子技术研究所 | 一种基于弹性缓存的虚通道及实现方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7536514B2 (en) * | 2005-09-13 | 2009-05-19 | International Business Machines Corporation | Early return indication for read exclusive requests in shared memory architecture |
-
2021
- 2021-10-27 CN CN202111256254.6A patent/CN113900978B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04227352A (ja) * | 1990-06-15 | 1992-08-17 | Furukawa Electric Co Ltd:The | 多重伝送方式 |
EP0477405A1 (de) * | 1990-09-27 | 1992-04-01 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Kommunikationssystem zum Übertragen von Nachrichten zwischen jeweils zwei Einheiten |
KR20040019178A (ko) * | 2002-08-26 | 2004-03-05 | 엘지전자 주식회사 | 데이터 버스 중재 방법 |
CN101778049A (zh) * | 2010-03-04 | 2010-07-14 | 南京大学 | 包-电路交换片上路由器及其传输方法 |
CN102368739A (zh) * | 2011-12-02 | 2012-03-07 | 南京大学 | 面向包-电路交换片上路由器的广播机制路由算法 |
CN102821437A (zh) * | 2012-08-13 | 2012-12-12 | 东南大学 | 一种无线自组网按需距离矢量路由方法 |
CN104486221A (zh) * | 2014-12-12 | 2015-04-01 | 合肥工业大学 | 一种基于二维网格片上网络的双接入结构 |
CN105263166A (zh) * | 2015-09-06 | 2016-01-20 | 上海理工大学 | 基于优先级的双路径路由无线准入控制方法 |
WO2017084331A1 (zh) * | 2015-11-17 | 2017-05-26 | 中国科学院计算技术研究所 | 互连电路的数据处理装置和方法 |
WO2018149342A1 (zh) * | 2017-02-15 | 2018-08-23 | 中兴通讯股份有限公司 | 移动专用网的用户终端访问公网的方法、装置和存储介质 |
CN109039885A (zh) * | 2018-08-27 | 2018-12-18 | 广州爱拍网络科技有限公司 | 一种数据传输路径选择方法及装置 |
CN112486871A (zh) * | 2020-11-25 | 2021-03-12 | 海光信息技术股份有限公司 | 一种用于片上总线的路由方法以及系统 |
CN112597075A (zh) * | 2020-12-28 | 2021-04-02 | 海光信息技术股份有限公司 | 用于路由器的缓存分配方法、片上网络及电子设备 |
CN112948322A (zh) * | 2021-02-26 | 2021-06-11 | 西安微电子技术研究所 | 一种基于弹性缓存的虚通道及实现方法 |
Non-Patent Citations (5)
Title |
---|
A tracking algorithm for cell motility assays in CMOS systems;C. Martínez-Gómez等;《2017 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC)》;全文 * |
基于Mesh拓扑的3D NoC路由算法研究;孙美东;《硕士电子期刊出版信息》;全文 * |
基于令牌环网串行通讯的控制系统研究;王建华;张倬;刘志峰;杨文通;王哲;;机械设计与制造;20091108(第11期);全文 * |
基于旁路通道的片上网络差别型服务实现方法;全励;程爱莲;潘;丁勇;严晓浪;;浙江大学学报(工学版)(第06期);全文 * |
支持多优先级多输出通道的数据队列调度方法和硬件实现;徐金波;常俊胜;李琰;;计算机工程与科学(第10期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113900978A (zh) | 2022-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8886861B2 (en) | Memory interleaving device to re-order messages from slave IPS and a method of using a reorder buffer to re-order messages from slave IPS | |
CN108595353B (zh) | 一种基于PCIe总线的控制数据传输的方法及装置 | |
EP1750202A1 (en) | Combining packets for a packetized bus | |
US20030009432A1 (en) | Access assurance for remote memory access over network | |
CN111177065B (zh) | 一种多芯片互联方法和装置 | |
JP2002342299A (ja) | クラスタシステム、コンピュータ及びプログラム | |
CN105988968B (zh) | 半导体装置 | |
US7124232B2 (en) | Bus connection circuit and bus connection system having plural request queues, a bus interface portion outputting request signals, an arbiter performing arbitration of plural requests and a bus interface portion outputting a request signal indicating allocation of pre-fetch buffers corresponding to arbitrated requests | |
CN113900978B (zh) | 数据传输方法、装置和芯片 | |
US7484028B2 (en) | Burst-capable bus bridges for coupling devices to interface buses | |
US20060236001A1 (en) | Direct memory access controller | |
CN114265872A (zh) | 一种用于总线的互联装置 | |
US7334061B2 (en) | Burst-capable interface buses for device-to-device communications | |
JP2011527800A (ja) | PCIExpressタグフィールドを用いて情報を伝達する方法 | |
US7711787B2 (en) | On-chip network interfacing apparatus and method | |
US7120722B2 (en) | Using information provided through tag space | |
US7315913B2 (en) | CPU system, bus bridge, control method therefor, and computer system | |
US10095643B2 (en) | Direct memory access control device for at least one computing unit having a working memory | |
US10402348B2 (en) | Method and system for using feedback information for selecting a routing bus for a memory transaction | |
KR101022472B1 (ko) | 효율적으로 버스를 사용하는 방법 | |
CN116483259A (zh) | 一种数据处理方法以及相关装置 | |
CN111026699B (zh) | 基于环形总线的多核网络通信方法、装置及系统 | |
CN102984599B (zh) | 基于RapidIO协议网络的视频采集传输装置及方法 | |
CN115964982A (zh) | 加速器的拓扑结构 | |
JP2006285872A (ja) | マルチcpuシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |