CN113890728A - 基于fpga加密卡的密钥处理方法、系统、设备及介质 - Google Patents

基于fpga加密卡的密钥处理方法、系统、设备及介质 Download PDF

Info

Publication number
CN113890728A
CN113890728A CN202110997776.5A CN202110997776A CN113890728A CN 113890728 A CN113890728 A CN 113890728A CN 202110997776 A CN202110997776 A CN 202110997776A CN 113890728 A CN113890728 A CN 113890728A
Authority
CN
China
Prior art keywords
key
memory
target
encryption
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110997776.5A
Other languages
English (en)
Inventor
牟奇
王洪良
刘伟
张灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110997776.5A priority Critical patent/CN113890728A/zh
Publication of CN113890728A publication Critical patent/CN113890728A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种基于FPGA加密卡的密钥处理方法、系统、设备及介质；在本方案中，FPGA加密卡接收主机下发的密钥更新指令后，生成目标密钥及加密密钥，通过加密密钥对目标密钥进行加密生成密文密钥；将密文密钥存储至第一存储器，将加密密钥存储至第二存储器；可见，本方案生成目标密钥后，并不会直接存储目标密钥，而是将目标密钥通过加密密钥加密后再存储至第一存储器，而加密密钥则单独存储至第二存储器，通过这种双存储器方式，可以有效起到保护密钥安全存储的目的；并且，由于目标密钥是加密后再存储至第一存储器，就算目标密钥被非法获取，得到的也是密文密钥，无法对系统数据进行加解密工作，提高系统数据的安全性。

Description

基于FPGA加密卡的密钥处理方法、系统、设备及介质
技术领域
本发明涉及数据安全技术领域，更具体地说，涉及一种基于FPGA加密卡 的密钥处理方法、系统、设备及介质。
背景技术
基于FPGA(Field Programmable Gate Array，现场可编辑门阵列)平台的 PCIe(Peripheral Component Interconnect Express，高速串行计算机扩展总线) 加密卡，具有安全性，可靠性高，数据处理速度快、算法可重构等特点，是 现代信息加密行业的主要发展方向之一。目前常用的加密算法有国际算法 DES(Data Encryption Standard，数据加密标准)/3DES(三重数据加密算法)、 RSA(加密算法)等，国密算法SM2/SM3/SM4等。在加密过程中，最重要的 工作在于密钥保护，只有密钥被安全存储不被非法获取，才能保证加密的可 信性。因此，如何对密码卡进行密钥保护是研究热点之一。在目前方案中， 密钥一般仅存储在系统的Flash存储器中，很容易造成密钥泄露，进而导致通 过该密钥加密的数据也具有泄露风险，安全性较差。
发明内容
本发明的目的在于提供一种基于FPGA加密卡的密钥处理方法、系统、设 备及介质，以避免密钥泄露，提高加密数据的安全性。
为实现上述目的，本发明提供一种基于FPGA加密卡的密钥处理方法， 包括：
接收主机下发的目标指令；
若所述目标指令为密钥更新指令，则生成目标密钥及加密密钥；
通过所述加密密钥对所述目标密钥进行加密，生成密文密钥；
将所述密文密钥存储至第一存储器，将所述加密密钥存储至第二存储器。
其中，所述将所述密文密钥存储至第一存储器，将所述加密密钥存储至 第二存储器，包括：
将所述密文密钥存储至Flash存储器，将所述加密密钥存储至EEPROM 存储器。
其中，所述接收主机下发的目标指令之后，还包括：
判断所述目标指令是否为正确指令；
若是，则继续执行所述若所述目标指令为密钥更新指令，则生成目标密 钥及加密密钥的步骤。
其中，若所述目标指令为密钥获取指令，则所述密钥处理方法还包括：
从所述第一存储器读取密文密钥，从所述第二存储器读取加密密钥；
利用从所述第二存储器读取的加密密钥，对从所述第一存储器读取的密 文密钥进行解密，获得目标密钥；
通过解密后的目标密钥执行对应的数据加解密操作，并将操作结果上传 至所述主机。
为实现上述目的，本发明进一步提供一种基于FPGA加密卡的密钥处理 系统，所述密钥处理系统包括：FPGA端、ARM控制器、第一存储器、第二 存储器；
所述FPGA端用于接收主机下发的目标指令；若所述目标指令为密钥更 新指令，则生成目标密钥，并将所述目标密钥发送至所述ARM控制器；
所述ARM控制器生成加密密钥，通过所述加密密钥对所述目标密钥进行 加密，生成密文密钥，并将所述密文密钥存储至第一存储器，将所述加密密 钥存储至第二存储器。
其中，所述第一存储器为Flash存储器，所述第二存储器为EEPROM存 储器。
其中，所述FPGA端还用于：判断所述目标指令是否为正确指令；若是， 则在所述目标指令为密钥更新指令时，生成目标密钥。
其中，所述FPGA端还用于：在所述目标指令为密钥获取指令时，将所 述密钥获取指令发送至所述ARM控制器；
所述ARM控制器从所述第一存储器读取密文密钥，从所述第二存储器读 取加密密钥，利用从所述第二存储器读取的加密密钥，对从所述第一存储器 读取的密文密钥进行解密，获得目标密钥，并发送至所述FPGA端；
所述FPGA端通过解密后的目标密钥执行对应的数据加解密操作，并将 操作结果上传至所述主机。
为实现上述目的，本发明进一步提供一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述基于FPGA加密卡的密钥 处理方法的步骤。
为实现上述目的，本发明进一步提供一种计算机可读存储介质，所述计 算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实 现上述基于FPGA加密卡的密钥处理方法的步骤。
通过以上方案可知，本发明实施例提供一种基于FPGA加密卡的密钥处 理方法、系统、设备及介质；在本方案中，FPGA加密卡接收主机下发的目标 指令，若目标指令为密钥更新指令，则生成目标密钥及加密密钥；通过加密 密钥对目标密钥进行加密，生成密文密钥；将密文密钥存储至第一存储器， 将加密密钥存储至第二存储器；可见，本方案中的FPGA加密卡生成目标密 钥后，并不会直接将该目标密钥进行存储，而是将该目标密钥通过加密密钥 加密后再存储至第一存储器，而加密密钥则单独存储至第二存储器，通过这 种将加密的目标密钥及加密密钥存储在双存储器的方式，可以有效起到保护 密钥安全存储的目的；并且，由于目标密钥是加密后再存储至第一存储器， 就算目标密钥被非法获取，得到的也是密文密钥，无法对系统数据进行加解 密工作，提高系统数据的安全性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的密钥处理方式示意图；
图2为本发明实施例公开的一种基于FPGA加密卡的密钥处理方法流程 示意图；
图3为本发明实施例公开的系统结构示意图；
图4为本发明实施例公开的一种基于FPGA加密卡的密钥处理方法整体 流程示意图；
图5为本发明实施例公开的一种电子设备结构示意图。
具体实施方式
参见图1，为现有技术中的密钥处理方式示意图，通过图1可以看出，在 现有方案中，利用ARM(Advanced RISC Machines，微处理器)控制单元生 成随机密钥，并将密钥存储到Flash存储器中。在需要加解密时，首先ARM 将Flash中的密钥读出，并将密钥写到FPGA指定的寄存器上；然后，从外部 网络发来的密文数据被FPGA截获，FPGA从寄存器中取出密钥进行解密；最 后，将解密后的明文通过PCIe递交出去到主机。
但是，该方案中，整个系统中只有Flash一个存储设备，密钥肯定存储在 Flash中，非法侵入者可以通过软件方式直接访问Flash，获取存储在Flash中 的密钥并对密文进行解密，从而泄露消息。
因此在本方案中，公开了一种基于FPGA加密卡的密钥处理方法、系统、 设备及介质，以避免密钥泄露，提高加密数据的安全性。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而 不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作 出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，本发明实施例提供的一种基于FPGA加密卡的密钥处理方法流 程示意图，该方法具体包括如下步骤：
S101、接收主机下发的目标指令；
具体来说，在本实施例中，FPGA加密卡包括FPGA端、ARM控制器、 第一存储器、第二存储器。其中，主机Host通过PCIe接口向FPGA加密卡 发送目标指令，该目标指令可以为密钥更新指令，也可以为密钥获取指令， FPGA端根据目标指令的不同执行不同的操作。在本实施例中，FPGA端接收 主机下发的目标指令之后，还需要判断目标指令是否为正确指令；若是，则 继续S102，若否，则结束流程，等待主机下次指令的下发。
参见图3，为本发明实施例提供的系统结构示意图，通过图3可以看出， 图中的FPGA Encryption/Decryption Module(FPGA加解密模块)即为本方案 中的FPGA端，其主要负责数据加解密和指令转发工作，具体包括：接收主 机Host端下发的指令，并将指令转发给ARM控制器进行相关的密钥存取、 更新操作；根据ARM控制器传回的密钥对报文进行加解密工作。图3中的 ARM Control Module即为本方案中的ARM控制器，其和FPGA端通过I2C(Inter－Integrated Circuit，两线式串行总线)连接，ARM控制模块主要负责 密钥更新、密钥加解密、密钥存储工作，如：根据主机Host下发的指令更新 存储模块中的密钥，通过软算法对密钥进行加解密处理，加密密钥存储及读 取工作。ARM控制器与Flash存储器通过SPI(Serial Peripheral Interface，串 行外设接口)连接，ARM控制器与EEPROM存储器通过I2C连接，加密卡 还包括电源模块Power Module、PLL(Phase Locked Loop，锁相回路/锁相环)， 本系统还包括PCIe模块，其主要负责数据的传输，如：主机Host通过PCIe 模块下发指令，如密钥更新指令、密钥获取指令；主机Host通过PCIe模块进 行DMA数据传输(DirectMemory Access直接存储器访问)。
S102、若目标指令为密钥更新指令，则生成目标密钥及加密密钥；
S103、通过加密密钥对目标密钥进行加密，生成密文密钥；
在本实施例中，若FPGA端解析该目标指令后，发现该目标指令为密钥 更新指令，则生成产生真随机数作为目标密钥，并将其传输到ARM控制器； ARM控制器产生伪随机数作为加密密钥，该加密密钥用来对目标密钥进行加 密，本方案使用软算法及加密密钥对目标密钥加密后，即可生成加密的目标 密钥，在本实施例中，将加密的目标密钥称为加密密文。
S104、将密文密钥存储至第一存储器，将加密密钥存储至第二存储器。
获得密文密钥后，本方案为了提高密钥的安全性，将密文密钥和加密密 钥交叉存储在第一存储器及第二存储器中。在本实施例中，可设置第一存储 器为Flash存储器，第二存储器为EEPROM存储器，也即：本方案可将密文 密钥存储至Flash存储器，将加密密钥存储至EEPROM存储器。
需要说明的是，在本实施例中，第一存储器为存储密文密钥的存储器， 第二存储器为存储加密密钥的存储器，但是并不限定本方案一共只有两个存 储器，只是通过第一存储器和第二存储器来说明密文密钥和加密密钥并未存 储至同一存储器内。并且，本实施例中的第一存储器的数量可以为多个，但 是多个第一存储器中，只有其中一个第一存储器所存储的密文密钥是正确的， 而其他第一存储器存储的密文密钥则是错误的，同理，第二存储器的数量也 可以为多个，但是多个第二存储器中，只有其中一个第二存储器所存储的加密密钥是正确的，而其他第二存储器存储的加密密钥则是错误的。通过该方 式，可以进一步降低攻击者通过非法方式从存储器中获取正确密文密钥的概 率，并且，就算攻击者获取了正确的密文密钥，也无法对密文密钥进行解密， 进而不会造成信息泄露。
进一步，在本实施例中，若目标指令为密钥获取指令，则本方案还包括 如下步骤：从第一存储器读取密文密钥，从第二存储器读取加密密钥；利用 从第二存储器读取的加密密钥，对从第一存储器读取的密文密钥进行解密， 获得目标密钥；通过解密后的目标密钥执行对应的数据加解密操作，并将操 作结果上传至主机。也就是说：Host端通过PCIe下发密钥获取指令给FPGA 端后，FPGA端通过I2C向ARM控制器发送控制指令，ARM控制器读取存储在Flash中的密文密钥，读取EEPROM中的加密密钥，然后根据软加密算 法及加密密钥对密文密钥进行解密，将解密后的明文目标密钥写入FPGA端， 写入完成后，FPGA端可使用解密后的明文目标密钥进行数据加解密工作，完 成之后通知Host端进行数据回传。
参见图4，为本发明实施例提供的一种基于FPGA加密卡的密钥处理方法 整体流程示意图；通过图4可以看出，主机端按照协议生成指令后，通过PCIe 接口下发指令，以通知FPGA卡更新密钥或者读取密钥；其中，指令数据格 式可用户自定义。
FPGA端接收到指令后，首先确认指令是否正确，若不正确，则结束流程， 并等待下次指令的下发；如果指令正确，则解析指令，判断该指令是否为更 新密钥的指令；若不是更新密钥的指令，则代表该指令为读取密钥的指令， 此时需要将指令发送至ARM控制器，ARM控制器根据该指令，读取出存放 在Flash中的密文密钥和存储在EEPROM中的加密密钥，ARM控制器根据 软加密算法对加密密钥进行解密，并将解密的明文密钥传递到FPGA端。FPGA端获取明文密钥后，对存储在DDR中的报文数据执行加解密操作，并通过 PCIe接口将运算结果上传到主机端。
若该指令为更新密钥的指令，则FPGA端控制随机数发生器生成真随机 数密钥，并将该真随机数密钥发送至ARM控制器RAM中，ARM控制器利 用伪随机数作为加密密钥，通过软加密算法对存储在其RAM中的真随机数密 钥进行加密，得到加密后的密文密钥，ARM控制器将密文密钥存储到Flash 中，将加密密钥存储到EEPROM中。
综上可见，在本方案中，密文密钥和加密密钥可交叉存放在双存储模块 中，通过该方式可起到有效保护密钥存储的目的；同时本方案对存储在存储 模块中的密钥进行软加密的方式，保证即使密钥被非法获取，得到的依然是 密文密钥，无法进行正常的报文加解密工作，提高了数据的安全性。
下面对本发明实施例提供的密钥处理系统、设备及介质进行介绍，下文 描述的密钥处理系统、设备及介质与上文描述的密钥处理方法可以相互参照。
参见图5，为本发明实施例提供的一种电子设备结构示意图，包括：
存储器11，用于存储计算机程序；
处理器12，用于执行所述计算机程序时实现上述方法实施例所述的基于 FPGA加密卡的密钥处理方法的步骤。
在本实施例中，该设备具体可以为FPGA加速卡设备。
该设备可以包括存储器11、处理器12和总线13。
其中，存储器11至少包括一种类型的可读存储介质，所述可读存储介质 包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、磁 性存储器、磁盘、光盘等。存储器11在一些实施例中可以是设备的内部存储 单元，例如该设备的硬盘。存储器11在另一些实施例中也可以是设备的外部 存储设备，例如设备上配备的插接式硬盘，智能存储卡(Smart Media Card, SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步 地，存储器11还可以既包括设备的内部存储单元也包括外部存储设备。存储 器11不仅可以用于存储安装于设备的应用软件及各类数据，例如执行密钥处 理方法的程序代码等，还可以用于暂时地存储已经输出或者将要输出的数据。
处理器12在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器 11中存储的程序代码或处理数据，例如执行密钥处理方法的程序代码等。
该总线13可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表 示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
进一步地，设备还可以包括网络接口14，网络接口14可选的可以包括有 线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该设备与其 他电子设备之间建立通信连接。
可选地，该设备还可以包括用户接口15，用户接口15可以包括显示器 (Display)、输入单元比如键盘(Keyboard)，可选的用户接口15还可以包括 标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED 显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏 或显示单元，用于显示在设备中处理的信息以及用于显示可视化的用户界面。
图5仅示出了具有组件11-15的设备，本领域技术人员可以理解的是，图 5示出的结构并不构成对设备的限定，可以包括比图示更少或者更多的部件， 或者组合某些部件，或者不同的部件布置。
本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介 质上存储有计算机程序，所述计算机程序被处理器执行时实现上述方法实施 例所述的基于FPGA加密卡的密钥处理方法的步骤。
其中，该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、 磁碟或者光盘等各种可以存储程序代码的介质。
进一步的，本发明实施例还提供一种基于FPGA加密卡的密钥处理系统， 所述密钥处理系统包括：FPGA端、ARM控制器、第一存储器、第二存储器；
所述FPGA端用于接收主机下发的目标指令；若所述目标指令为密钥更 新指令，则生成目标密钥，并将所述目标密钥发送至所述ARM控制器；
所述ARM控制器生成加密密钥，通过所述加密密钥对所述目标密钥进行 加密，生成密文密钥，并将所述密文密钥存储至第一存储器，将所述加密密 钥存储至第二存储器。
其中，第一存储器为Flash存储器，第二存储器为EEPROM存储器。
其中，所述FPGA端还用于：判断所述目标指令是否为正确指令；若是， 则在所述目标指令为密钥更新指令时，生成目标密钥。
其中，所述FPGA端还用于：在所述目标指令为密钥获取指令时，将所 述密钥获取指令发送至所述ARM控制器；
所述ARM控制器从所述第一存储器读取密文密钥，从所述第二存储器读 取加密密钥，利用从所述第二存储器读取的加密密钥对从所述第一存储器读 取的密文密钥进行解密，获得目标密钥，并发送至所述FPGA端；
所述FPGA端通过解密后的目标密钥执行对应的数据加解密操作，并将 操作结果上传至所述主机。
综上可以看出，本方案可有效提高密钥保护的安全性，一方面通过多存 储模块的方式提高密钥存储安全等级，另一方面采用对密钥进行加密存储的 方式增加密钥的复杂等级，使得密钥即使被获取也无法使用。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都 是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用 本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易 见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种基于FPGA加密卡的密钥处理方法，其特征在于，包括：
接收主机下发的目标指令；
若所述目标指令为密钥更新指令，则生成目标密钥及加密密钥；
通过所述加密密钥对所述目标密钥进行加密，生成密文密钥；
将所述密文密钥存储至第一存储器，将所述加密密钥存储至第二存储器。
2.根据权利要1所述的密钥处理方法，其特征在于，所述将所述密文密钥存储至第一存储器，将所述加密密钥存储至第二存储器，包括：
将所述密文密钥存储至Flash存储器，将所述加密密钥存储至EEPROM存储器。
3.根据权利要1所述的密钥处理方法，其特征在于，所述接收主机下发的目标指令之后，还包括：
判断所述目标指令是否为正确指令；
若是，则继续执行所述若所述目标指令为密钥更新指令，则生成目标密钥及加密密钥的步骤。
4.根据权利要1至3中任意一项所述的密钥处理方法，其特征在于，若所述目标指令为密钥获取指令，则所述密钥处理方法还包括：
从所述第一存储器读取密文密钥，从所述第二存储器读取加密密钥；
利用从所述第二存储器读取的加密密钥，对从所述第一存储器读取的密文密钥进行解密，获得目标密钥；
通过解密后的目标密钥执行对应的数据加解密操作，并将操作结果上传至所述主机。
5.一种基于FPGA加密卡的密钥处理系统，其特征在于，所述密钥处理系统包括：FPGA端、ARM控制器、第一存储器、第二存储器；
所述FPGA端用于接收主机下发的目标指令；若所述目标指令为密钥更新指令，则生成目标密钥，并将所述目标密钥发送至所述ARM控制器；
所述ARM控制器生成加密密钥，通过所述加密密钥对所述目标密钥进行加密，生成密文密钥，并将所述密文密钥存储至第一存储器，将所述加密密钥存储至第二存储器。
6.根据权利要5所述的密钥处理系统，其特征在于，所述第一存储器为Flash存储器，所述第二存储器为EEPROM存储器。
7.根据权利要5所述的密钥处理系统，其特征在于，所述FPGA端还用于：判断所述目标指令是否为正确指令；若是，则在所述目标指令为密钥更新指令时，生成目标密钥。
8.根据权利要5至7中任意一项所述的密钥处理系统，其特征在于，所述FPGA端还用于：在所述目标指令为密钥获取指令时，将所述密钥获取指令发送至所述ARM控制器；
所述ARM控制器从所述第一存储器读取密文密钥，从所述第二存储器读取加密密钥，利用从所述第二存储器读取的加密密钥对从所述第一存储器读取的密文密钥进行解密，获得目标密钥，并发送至所述FPGA端；
所述FPGA端通过解密后的目标密钥执行对应的数据加解密操作，并将操作结果上传至所述主机。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述的基于FPGA加密卡的密钥处理方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的基于FPGA加密卡的密钥处理方法的步骤。
CN202110997776.5A 2021-08-27 2021-08-27 基于fpga加密卡的密钥处理方法、系统、设备及介质 Withdrawn CN113890728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110997776.5A CN113890728A (zh) 2021-08-27 2021-08-27 基于fpga加密卡的密钥处理方法、系统、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110997776.5A CN113890728A (zh) 2021-08-27 2021-08-27 基于fpga加密卡的密钥处理方法、系统、设备及介质

Publications (1)

Publication Number Publication Date
CN113890728A true CN113890728A (zh) 2022-01-04

Family

ID=79011344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110997776.5A Withdrawn CN113890728A (zh) 2021-08-27 2021-08-27 基于fpga加密卡的密钥处理方法、系统、设备及介质

Country Status (1)

Country Link
CN (1) CN113890728A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114448627A (zh) * 2022-02-21 2022-05-06 广州鼎甲计算机科技有限公司 一种加密卡及其加密方法
CN115237843A (zh) * 2022-09-23 2022-10-25 粤港澳大湾区数字经济研究院(福田) 一种可信计算系统及方法
CN116028958A (zh) * 2023-02-21 2023-04-28 广州万协通信息技术有限公司 一种密钥加解密方法、装置、安全机以及介质
WO2023147744A1 (zh) * 2022-02-07 2023-08-10 浪潮(山东)计算机科技有限公司 密钥状态检测方法、装置、设备及介质

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023147744A1 (zh) * 2022-02-07 2023-08-10 浪潮(山东)计算机科技有限公司 密钥状态检测方法、装置、设备及介质
CN114448627A (zh) * 2022-02-21 2022-05-06 广州鼎甲计算机科技有限公司 一种加密卡及其加密方法
CN115237843A (zh) * 2022-09-23 2022-10-25 粤港澳大湾区数字经济研究院(福田) 一种可信计算系统及方法
CN115237843B (zh) * 2022-09-23 2023-02-14 粤港澳大湾区数字经济研究院(福田) 一种可信计算系统及方法
CN116028958A (zh) * 2023-02-21 2023-04-28 广州万协通信息技术有限公司 一种密钥加解密方法、装置、安全机以及介质
CN116028958B (zh) * 2023-02-21 2024-04-12 广州万协通信息技术有限公司 一种密钥加解密方法、装置、安全机以及介质

Similar Documents

Publication Publication Date Title
CN113890728A (zh) 基于fpga加密卡的密钥处理方法、系统、设备及介质
CN108345806B (zh) 一种硬件加密卡和加密方法
US9251380B1 (en) Method and storage device for isolating and preventing access to processor and memory used in decryption of text
KR101440328B1 (ko) 메시지 인증 코드 생성 방법 및 이를 수행하는 인증 장치
CN108073353B (zh) 一种数据处理的方法及装置
CN112187544B (zh) 固件升级方法、装置、计算机设备及存储介质
WO2020224171A1 (zh) 一种数据保密装置、方法、电子设备及存储介质
CN109768862B (zh) 一种密钥管理方法、密钥调用方法及密码机
CN113408017B (zh) 一种otp存储器内数据保护方法、装置、设备及存储介质
CN112612486B (zh) 存储器烧录方法、装置和待烧录芯片
US8826042B2 (en) Memory controller, memory control apparatus, memory device, memory information protection system, control method for memory control apparatus, and control method for memory device
CN104486355A (zh) 防止代码被恶意篡改的方法和装置
KR20070085129A (ko) 인크립션 프로세싱 방법 및 인크립션 프로세싱 장치
US7215781B2 (en) Creation and distribution of a secret value between two devices
CN104902138A (zh) 加密/解密系统及其控制方法
JP2005130028A (ja) 暗号キー並びにこれを用いた暗号化装置及び復号化装置
WO2023240866A1 (zh) 密码卡及其根密钥保护方法、计算机可读存储介质
CN107155184B (zh) 一种带有安全加密芯片的wifi模块及其通信方法
JP6888122B2 (ja) 半導体装置、更新データ提供方法、更新データ受取方法およびプログラム
CN112400294A (zh) 来自非易失性存储器装置内的安全通信
CN114024711A (zh) 一种数据传输方法、装置及计算机可读存储介质
CN103902932B (zh) 根据支持usb型存储设备的数据加解密的装置进行加密的方法
CA3052849C (en) Payment control method and device, electronic device, and storage medium
CN116048716A (zh) 一种直接存储访问方法、装置及相关设备
JP2015026892A (ja) 情報処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220104