CN113885683B - 智能终端、硬复位控制方法、装置及计算机设备 - Google Patents
智能终端、硬复位控制方法、装置及计算机设备 Download PDFInfo
- Publication number
- CN113885683B CN113885683B CN202010630047.1A CN202010630047A CN113885683B CN 113885683 B CN113885683 B CN 113885683B CN 202010630047 A CN202010630047 A CN 202010630047A CN 113885683 B CN113885683 B CN 113885683B
- Authority
- CN
- China
- Prior art keywords
- reset
- hard
- signal
- reset trigger
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004590 computer program Methods 0.000 claims description 14
- 230000000087 stabilizing effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种智能终端、硬复位控制方法、装置及计算机设备。该智能终端,包括:干扰驱动模块,用于连接主控制器,用于检测主控制器输出的内部复位信号,并在检测到内部复位信号时输出干扰信号;主控制器与复位触发电路连接,用于在接收到复位触发电路输出的复位触发信号时只需内部复位,并在执行内部复位后输出内部复位信号;复位触发电路用于根据用户指示输出复位触发信号,硬复位驱动模块,用于在闭合时导通硬复位控制电路及复位触发电路,用于在接收到干扰驱动模块发送的干扰信号时断开;硬复位控制电路用于在接收到复位触发信号的持续时间达到预设阈值时,执行硬复位。本发明能够避免由于误触发或恶意触发硬复位启动SPU数据保护功能。
Description
技术领域
本发明涉及智能终端技术领域,特别是涉及一种智能终端、硬复位控制方法、装置及计算机设备。
背景技术
随着智能终端技术的发展,越来越多的工作及生活事项需要利用智能终端,意味着用户的大量工作信息、个人信息被存储于智能终端,一旦智能终端遗失,则会存在信息泄露的问题,因此终端数据安全性也是当下智能终端最为重视的性能之一。
为了保护用户数据安全,高通高端平台增加了SPU(secure processor unit,安全处理单元)功能,SPU单元配置有内部计数器,在智能终端发生硬复位断电时,内部计数器会在断电瞬间进行计数,当熔断次数超过预设的上限次数时,智能终端会被清除数据并恢复出厂设置。智能终端一般都被配置了复位键,在发生死机并且无法正常重启时,可以通过长按复位键控制智能终端进行内部复位,为了避免内部复位失效使得无法复位重启时,可以通过长按复位键的时间达到硬复位预设值,以使智能终端执行硬复位,但此时配置有SPU功能的终端将会进行电弧熔断,并且对熔断次数进行累加。
增设SPU单元能够提高终端数据安全性,但若用户由于操作不当长按复位键达到硬复位预设值或是恶意硬复位,都会发生熔断,可能会由于多次误操作或恶意操作使得数据被清除并且恢复出厂设置。
发明内容
基于此,有必要提供一种避免由于误触发或恶意触发硬复位启动SPU数据保护功能的智能终端、硬复位控制方法、装置、计算机设备及存储介质。
一种智能终端,包括:
复位触发电路,用于根据用户指示输出复位触发信号;
主控制器,电连接所述复位触发电路,用于在接收到所述复位触发电路输出的复位触发信号时执行内部复位,并在执行内部复位后输出内部复位信号;
干扰驱动模块,连接所述主控制器,用于在检测到所述主控制器输出所述内部复位信号时输出干扰信号;
硬复位驱动模块,用于导通硬复位控制电路及所述复位触发电路,并在接收到所述干扰驱动模块发送的干扰信号时切断所述硬复位控制电路与所述复位触发电路的连接;所述硬复位控制电路用于在接收到所述复位触发信号的持续时间达到预设阈值时,执行硬复位。
上述智能终端,通过干扰驱动模块检测主控制器输出的内部复位信号,并在检测到内部复位信号时输出干扰信号,指示硬复位驱动模块切断硬复位控制电路与复位触发电路的连接,保证在主控制器正常执行内部复位后,能够中断硬复位控制电路对复位触发信号持续时间的计时,避免硬复位控制电路在内部复位功能正常时执行硬复位。
在其中一个实施例中,所述干扰驱动模块包括第一开关单元及第一限流单元;
所述第一限流单元的输入端连接所述主控制器的内部复位信号输出端,输出端连接所述第一开关单元的受控端,用于对所述主控制器输出的内部复位信号进行限流后再输入至所述第一开关单元的受控端;
所述第一开关单元的第一端连接所述硬复位驱动模块的干扰信号接收端,所述第一开关单元的第二端接地,用于驱动所述硬复位驱动模块断开。
在其中一个实施例中,所述硬复位驱动模块包括第二开关单元及第二限流单元;
所述第二开关单元的受控端作为所述硬复位驱动模块的干扰信号接收端,连接所述第一开关单元的第一端,所述第二开关单元的第一端用于连接所述硬复位控制电路的复位触发信号输入端,所述第二开关单元的第二端用于连接所述复位触发电路的复位触发信号输出端;
所述第二限流单元的输入端用于连接第一电源,输出端连接所述第二开关单元的受控端。
在其中一个实施例中,所述第一开关单元包括NPN三极管Q1;所述第一限流单元包括电阻R1;
所述NPN三极管Q1的基极连接所述电阻R1的第一端,集电极连接所述第二开关单元的受控端,发射极接地;
所述电阻R1的第二端用于连接所述主控制器的内部复位信号输出端。
在其中一个实施例中,所述第二开关单元包括NMOS管Q2;所述第二限流单元包括电阻R2;
所述NMOS管Q2的栅极作为所述第二开关单元的受控端连接所述NPN三极管Q1的集电极,源极用于连接所述复位触发电路的复位触发信号输出端,漏极用于连接所述硬复位控制电路的复位触发信号输入端,还用于连接第二电源;
所述电阻R2的第一端连接所述NMOS管Q2的栅极,第二端用于连接第一电源。
在其中一个实施例中,所述NMOS管Q2的源极还用于连接所述复位触发电路的电源信号输出端;
其中,所述复位触发电路的电源信号输出端用于输出高电平信号至所述NMOS管Q2的源极,所述复位触发电路的复位触发信号输出端用于根据用户指示输出低电平信号至所述NMOS管Q2的源极。
在其中一个实施例中,还包括电阻R3、稳压二极管D1、稳压二极管D2;
所述稳压二极管D1的阳极连接所述电阻R3的第一端,阴极连接所述NMOS管Q2的漏极;
所述电阻R3的第二端用于连接所述第二电源;
所述稳压二极管D2的阳极连接所述复位触发电路的电源信号输出端,阴极连接所述NMOS管Q2的源极。
在其中一个实施例中,还包括电阻R4;
所述电阻R4的第一端连接所述NPN三极管Q1的发射极,第二端连接所述电阻R1的第二端。
一种复位控制方法,应用于智能终端,所述方法包括:
获取复位触发电路发送的复位触发信号;所述复位触发电路用于根据用户指示输出所述复位触发信号;所述复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;所述硬复位控制电路用于在接收到所述复位触发信号的持续时间达到预设阈值时,执行硬复位;
检测是否完成内部复位;
若是,则输出内部复位信号;所述内部复位信号用于驱动所述复位触发电路停止向所述硬复位控制电路输出所述复位触发信号。
一种复位控制装置,应用于智能终端,所述装置包括:
复位触发信号获取模块,用于获取复位触发电路发送的复位触发信号;所述复位触发电路用于根据用户指示输出所述复位触发信号;所述复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;所述硬复位控制电路用于在接收到所述复位触发信号的持续时间达到预设阈值时,执行硬复位;
内部复位检测模块,用于检测是否完成内部复位;
信号输出模块,用于在完成内部复位时,输出内部复位信号;所述内部复位信号用于驱动所述复位触发电路停止向所述硬复位控制电路输出所述复位触发信号。
一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现上述的方法的步骤。
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现上述的方法的步骤。
上述复位控制方法、装置、计算机设备及计算机可读存储介质,在获取复位触发电路发送的复位触发信号后,检测主控制器是否执行内部复位,若检测到主控制器内部复位正常,则输出控制信号控制复位触发电路停止向硬复位控制电路输出复位触发信号,中断硬复位控制电路对复位触发信号持续时间的计时,避免硬复位控制电路在内部复位功能正常时执行硬复位。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为其中一个实施例中,智能终端的结构框图;
图2为其中一个实施例中,智能终端中干扰驱动模块的结构框图;
图3为其中一个实施例中,智能终端中硬复位驱动模块的结构框图;
图4为其中一个实施例中,智能终端的电路结构示意图;
图5为其中一个实施例中,复位控制方法的流程示意图;
图6为其中一个实施例中,复位控制装置的结构框图;
图7为其中一个实施例中,计算机设备的内部结构图。
附图标记说明:
110、干扰驱动模块;111、第一限流单元;112、第一开关单元;120、硬复位驱动模块;121、第二开关单元;122、第二限流单元;200、主控制器;300、复位触发电路;400、硬复位控制电路;500、复位控制装置;510、复位触发信号获取模块;520、内部复位检测模块;530、信号输出模块。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电源称为第二电源,且类似地,可将第二电源称为第一电源。第一电源和第二电源两者都是用于输出电压信号,第一电源与第二电源输出的电压信号可以相同也可以不同。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
在其中一个实施例中,如图1所示,提供了一种智能终端,包括:
复位触发电路300,用于根据用户指示输出复位触发信号;
主控制器200,电连接复位触发电路300,用于在接收到复位触发电路300输出的复位触发信号时执行内部复位,并在执行内部复位后输出内部复位信号;
干扰驱动模块,连接主控制器200,用于在检测到内部复位信号时输出干扰信号;
硬复位驱动模块120,用于导通硬复位控制电路400和复位触发电路300,并在接收到干扰驱动模块110发送的干扰信号时切断硬复位控制电路400与复位触发电路300的连接;
硬复位控制电路400用于在接收到复位触发信号的持续时间达到预设阈值时,执行硬复位。
主控制器200在接收到复位触发信号后会执行内部复位,并且在执行内部复位后输出内部复位信号。
内部复位是指通过智能终端内置的软件程序给智能终端的运行系统一个复位信号,如低电平或是高电平来实现的复位操作。主控制器200与复位触发电路300连接,用于在获取到复位触发电路300发送的复位触发信号时,执行内部复位。
硬复位是指通过硬件电路给智能终端的运行系统一个复位信号,智能终端的运行系统无论在执行任何程序时启动硬复位后,将会初始化系统的CPU,重新加载系统文件等操作,并初始化一些配置芯片。
硬复位驱动模块120处于常闭状态,当硬复位驱动模块120闭合时,硬复位控制电路400与复位触发电路300处于导通状态,若复位触发电路300根据用户指示输出复位触发信号,则复位触发信号会经过硬复位驱动模块120输入至硬复位控制电路400,此时硬复位控制电路400会开始启动计时,若硬复位控制电路400接收到复位触发信号的持续时间达到预设阈值,硬复位控制电路400将会执行硬复位。若干扰驱动模块检测到主控制器200输出内部复位信号,则干扰驱动模块输出干扰信号,驱动硬复位驱动模块120断开复位触发电路300与硬复位控制电路400的连接,使硬复位控制电路400停止计时,以避免由于多次误触发或恶意触发硬复位启动SPU数据保护功能。
上述智能终端100,通过干扰驱动模块检测主控制器200输出的内部复位信号,并在检测到内部复位信号时输出干扰信号,指示硬复位驱动模块120切断硬复位控制电路400与复位触发电路300的连接,保证在主控制器200正常执行内部复位后,能够中断硬复位控制电路400对复位触发信号持续时间的计时,避免硬复位控制电路400在内部复位功能正常时执行硬复位。
在其中一个实施例中,上述干扰驱动模块和硬复位驱动模块均可以通过逻辑控制芯片实现。
在其中一个实施例中,如图2所示,干扰驱动模块110包括第一开关单元112及第一限流单元111;
第一限流单元111的输入端连接主控制器200的内部复位信号输出端,输出端连接第一开关单元112的受控端;用于对主控制器200输出的内部复位信号进行限流后再输入至第一开关单元112的受控端;
第一开关单元112的第一端连接硬复位驱动模块120的干扰信号接收端,第一开关单元112的第二端接地,用于驱动硬复位驱动模块120断开。
主控制器200的内部复位信号输出端用于向第一开关单元112的受控端输出内部复位信号,内部复位信号为电平信号,为了避免过流损坏第一开关单元112,设置第一限流单元111进行限流,内部复位信号经过第一限流单元111流入第一开关单元112的受控端。第一开关单元112的受控端接收到内部复位信号时导通,通过将硬复位驱动模块120的干扰信号接收端接地,拉低硬复位驱动模块120的干扰信号接收端的电平作为干扰信号,驱动硬复位驱动模块120断开。
在其中一个实施例中,如图3所示,硬复位驱动模块120包括第二开关单元121及第二限流单元122;
第二开关单元121的受控端作为硬复位驱动模块120的干扰信号接收端,连接第一开关单元112的第一端,第二开关单元121的第一端用于连接硬复位控制电路400的复位触发信号输入端,第二开关单元121的第二端用于连接复位触发电路300的复位触发信号输出端;
第二限流单元122的输入端用于连接第一电源V1,输出端连接第二开关单元121的受控端。
第二开关单元121的受控端经过第二限流单元122连接第一电源V1,拉高第二开关单元121受控端的电位,此时第二开关单元121处于导通状态,若复位触发电路300输出复位触发信号,则会经过第二开关单元121输入至硬复位控制电路400的复位触发信号输入端;当第一开关单元112导通时,第二开关单元121的受控端接地,即第二开关单元121受控端电平被拉低,此时第二开关单元121断开,复位触发信号无法输入至硬复位控制电路400的复位触发信号输入端。为了避免过流损坏第二开关单元121,设置第二限流单元122对第一电源输出的信号进行限流后再输入至第二开关单元121的受控端。
在其中一个实施例中,如图4所示,第一开关单元112包括NPN三极管Q1;第一限流单元111包括电阻R1;
NPN三极管Q1的基极连接电阻R1的第一端,集电极连接第二开关单元121的受控端,发射极接地;
电阻R1的第二端用于连接主控制器200的内部复位信号输出端。
NPN三极管Q1的基极通过电阻R1连接主控制器200的内部复位信号输出端,当主控制器200执行内部复位后,主控制器200输出高电平作为内部复位信号,内部复位信号经过电阻R1限流后输入至NPN三极管Q1的基极,NPN三极管Q1导通,进而将第二开关单元121的受控端接地。
在有些实施例中,第一开关单元112也可以采用其他受控开关,例如PNP三极管、场效应管、IGBT等。在其中一个实施例中,根据电路具体参数设计需要,第一限流单元111还可以包括多个电阻,或是包括滤波单元对主控制器200的内部复位信号输出端输出的信号进行滤波。
在其中一个实施例中,如图4所示,第二开关单元121包括NMOS管Q2;第二限流单元122包括电阻R2;
NMOS管Q2的栅极作为第二开关单元121的受控端连接NPN三极管Q1的集电极,源极用于连接复位触发电路300的复位触发信号输出端300a,漏极用于连接硬复位控制电路400的复位触发信号输入端,还用于连接第二电源V2;
电阻R2的第一端连接NMOS管Q2的栅极,第二端用于连接第一电源V1。
NMOS管Q2的栅极经过电阻R2连接第一电源,第一电源用于在NPN三极管Q1处于截止状态时,将NOMS管Q2的栅极电平拉高,使NMOS管Q2导通,复位触发电路300输出复位触发信号时,复位触发信号经过NMOS管Q2输入至硬复位控制电路400的复位触发信号输入端,第二电源用于为NMOS管Q2提供漏极电压。
在其他实施例中,第二开关单元121也可以采用其他受控开关,例如其他类型的场效应管、三极管、IGBT等。在其中一个实施例中,根据电路具体参数设计需要,第二限流单元122还可以包括多个电阻,或是包括滤波单元对主控制器200的内部复位信号输出端输出的信号进行滤波。
在其中一个实施例中,如图4所示,NMOS管Q2的源极还用于连接复位触发电路300的电源信号输出端300b;
其中,复位触发电路300的电源信号输出端300b用于输出高电平信号至NMOS管Q2的源极,复位触发电路300的复位触发信号输出端300a用于根据用户指示输出低电平信号至NMOS管Q2的源极。
复位触发电路300的电源信号输出端300b输出高电平信号,拉高NMOS管Q2的源极电平,使得NMOS管Q2在复位触发电路300未发出复位触发信号时能够稳定断开,复位触发电路300的复位触发信号输出端300a通过拉低NMOS管Q2的源极电平作为复位触发信号,使NMOS管Q2满足导通条件导通。
在其中一个实施例中,如图4所示,智能终端100还包括电阻R3、稳压二极管D1、稳压二极管D2;
稳压二极管D1的阳极连接电阻R3的第一端,阴极连接NMOS管Q2的漏极;
电阻R3的第二端用于连接第二电源;
稳压二极管D2的阳极连接复位触发电路300的电源信号输出端,阴极连接NMOS管Q2的源极。
电阻R3用于对第二电源输出信号进行限流,避免因为过流损坏NMOS管Q2。稳压二极管D1用于保证第二电源输入至MOS关Q2漏极的电压稳定,避免造成NMOS管Q2的误导通。稳压三极管D2用于保证复位触发电路300电源信号输出端输入至NMOS管Q2源极的电压稳定,使得在复位触发电路300未输出复位触发信号时NMOS管Q2误导通。
在其中一个实施例中,如图4所示,智能终端100还包括电阻R4;
电阻R4的第一端连接NPN三极管Q1的发射极,第二端连接电阻R1的第二端。
电阻R4用于拉低NPN三极管Q1的基极电压,保证NPN三极管Q1可靠断开,提高NPN三极管Q1的抗干扰能力。
在其中一个实施例中,如图5所示,还提供了一种复位控制方法,以应用于智能终端的主控制器为例进行说明,所述方法包括:
步骤S100,获取复位触发电路发送的复位触发信号;复位触发电路根据用户指示输出复位触发信号;复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;硬复位控制电路用于在接收到复位触发信号的持续时间达到预设阈值时,执行硬复位。
其中,用户指示是指用户需要进行复位的指示,可以通过智能终端的输入装置输入,复位触发电路在用户输入用户指示时输出复位触发信号,触发主控制器执行内部复位;同时,复位触发电路还将复位触发信号发送至硬复位控制电路,当硬复位控制电路接收到复位触发信号的持续时间达到预设阈值,则触发智能终端硬复位。
步骤S200,检测是否完成内部复位。
由于内部复位为软件触发的复位,可能会存在无法正常触发或是其他原因造成的复位失败,此时则需要通过硬复位才能成功进行智能终端的复位。
步骤S300,若是,则输出内部复位信号;内部复位信号用于驱动复位触发电路停止向硬复位控制电路输出复位触发信号。
若完成内部复位,则无需进行硬复位,需要使硬复位控制电路停止接收到复位触发信号,即切断硬复位控制电路对于复位触发信号持续时间的计时,主控制器通过输出内部复位信号驱动复位触发电路停止向硬复位控制电路输出复位触发信号,可以通过控制复位触发电路停止输出复位触发信号,或是切断复位触发电路与硬复位控制电路间的连接实现。
步骤S400,若未完成内部复位,则执行硬复位。
若未完成内部复位,则主控制器不输出内部复位信号,复位触发电路继续向硬复位控制电路输出复位触发信号直至达到预设时间,执行硬复位。
上述复位控制方法,在获取复位触发电路发送的复位触发信号后,检测主控制器是否执行内部复位,若检测到主控制器内部复位正常,则输出控制信号控制复位触发电路停止向硬复位控制电路输出复位触发信号,中断硬复位控制电路对复位触发信号持续时间的计时,避免硬复位控制电路在内部复位功能正常时执行硬复位。
应该理解的是,虽然图5的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图5中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,如图6所示,提供了一种复位控制装置500,包括:复位触发信号获取模块510、内部复位检测模块520和信号输出模块530,其中:
复位触发信号获取模块510,用于获取复位触发电路发送的复位触发信号;复位触发电路用于根据用户指示输出复位触发信号;复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;硬复位控制电路用于在接收到复位触发信号的持续时间达到预设阈值时,执行硬复位;
内部复位检测模块520,用于检测是否完成内部复位;
信号输出模块530,用于在完成内部复位时,输出内部复位信号;内部复位信号用于驱动复位触发电路停止向硬复位控制电路输出复位触发信号。
关于复位控制装置的具体限定可以参见上文中对于复位控制方法的限定,在此不再赘述。上述复位控制装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。需要说明的是,本申请实施例中对模块的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是智能终端,其内部结构图可以如图7所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信,无线方式可通过WIFI、运营商网络、NFC(近场通信)或其他技术实现。该计算机程序被处理器执行时以实现一种复位控制方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图7中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:
获取复位触发电路发送的复位触发信号;复位触发电路用于根据用户指示输出复位触发信号;复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;硬复位控制电路用于在接收到复位触发信号的持续时间达到预设阈值时,执行硬复位;
检测是否完成内部复位;
若是,则输出内部复位信号;内部复位信号用于驱动复位触发电路停止向硬复位控制电路输出复位触发信号。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
获取复位触发电路发送的复位触发信号;复位触发电路用于根据用户指示输出复位触发信号;复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;硬复位控制电路用于在接收到复位触发信号的持续时间达到预设阈值时,执行硬复位;
检测是否完成内部复位;
若是,则输出内部复位信号;内部复位信号用于驱动复位触发电路停止向硬复位控制电路输出复位触发信号。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory,ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic Random Access Memory,DRAM)等。
在本说明书的描述中,参考术语“有些实施例”、“其他实施例”、等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (12)
1.一种智能终端,其特征在于,包括:
复位触发电路,用于根据用户指示输出复位触发信号;
主控制器,电连接所述复位触发电路,用于在接收到所述复位触发电路输出的复位触发信号时执行内部复位,并在执行内部复位后输出内部复位信号;
干扰驱动模块,连接所述主控制器,用于在检测到所述主控制器输出所述内部复位信号时输出干扰信号;所述干扰驱动模块包括第一开关单元及第一限流单元;所述第一限流单元的输入端连接所述主控制器的内部复位信号输出端,所述第一限流单元的输出端连接所述第一开关单元的受控端;用于对所述主控制器输出的内部复位信号进行限流后再输入至所述第一开关单元的受控端;所述第一开关单元的第一端连接硬复位驱动模块的干扰信号接收端,所述第一开关单元的第二端接地,用于驱动所述硬复位驱动模块断开;
硬复位驱动模块,在接收到所述干扰驱动模块发送的干扰信号时切断硬复位控制电路与所述复位触发电路的连接;所述硬复位驱动模块包括第二开关单元及第二限流单元;所述第二开关单元的受控端作为所述硬复位驱动模块的干扰信号接收端,连接所述第一开关单元的第一端,所述第二开关单元的第一端用于连接所述硬复位控制电路的复位触发信号输入端,所述第二开关单元的第二端用于连接所述复位触发电路的复位触发信号输出端;所述第二限流单元的输入端用于连接第一电源,输出端连接所述第二开关单元的受控端;
所述硬复位控制电路,用于在接收到所述复位触发信号的持续时间达到预设阈值时,执行硬复位。
2.根据权利要求1所述的智能终端,其特征在于,所述硬复位驱动模块处于常闭状态,当所述硬复位驱动模块闭合时,所述硬复位控制电路与所述复位触发电路处于导通状态,若所述复位触发电路根据用户指示输出复位触发信号,则所述复位触发信号经过所述硬复位驱动模块输入至所述硬复位控制电路,所述硬复位控制电路开始启动计时,若所述硬复位控制电路接收到所述复位触发信号的持续时间达到预设阈值,所述硬复位控制电路将执行硬复位。
3.根据权利要求1所述的智能终端,其特征在于,所述干扰驱动模块和所述硬复位驱动模块均通过逻辑控制芯片实现。
4.根据权利要求1所述的智能终端,其特征在于,所述第一开关单元包括NPN三极管Q1;所述第一限流单元包括电阻R1;
所述NPN三极管Q1的基极连接所述电阻R1的第一端,集电极连接所述第二开关单元的受控端,发射极接地;
所述电阻R1的第二端用于连接所述主控制器的内部复位信号输出端。
5.根据权利要求4所述的智能终端,其特征在于,所述第二开关单元包括NMOS管Q2;所述第二限流单元包括电阻R2;
所述NMOS管Q2的栅极作为所述第二开关单元的受控端连接所述NPN三极管Q1的集电极,源极用于连接所述复位触发电路的复位触发信号输出端,漏极用于连接所述硬复位控制电路的复位触发信号输入端,还用于连接第二电源;
所述电阻R2的第一端连接所述NMOS管Q2的栅极,第二端用于连接第一电源。
6.根据权利要求5所述的智能终端,其特征在于,所述NMOS管Q2的源极还用于连接所述复位触发电路的电源信号输出端;
其中,所述复位触发电路的电源信号输出端用于输出高电平信号至所述NMOS管Q2的源极,所述复位触发电路的复位触发信号输出端用于根据用户指示输出低电平信号至所述NMOS管Q2的源极。
7.根据权利要求6所述的智能终端,其特征在于,还包括电阻R3、稳压二极管D1、稳压二极管D2;
所述稳压二极管D1的阳极连接所述电阻R3的第一端,阴极连接所述NMOS管Q2的漏极;
所述电阻R3的第二端用于连接所述第二电源;
所述稳压二极管D2的阳极连接所述复位触发电路的电源信号输出端,阴极连接所述NMOS管Q2的源极。
8.根据权利要求4所述的智能终端,其特征在于,还包括电阻R4;
所述电阻R4的第一端连接所述NPN三极管Q1的发射极,第二端连接所述电阻R1的第二端。
9.一种复位控制方法,其特征在于,所述方法包括:
获取复位触发电路发送的复位触发信号;所述复位触发电路用于根据用户指示输出所述复位触发信号;所述复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;所述硬复位控制电路用于在接收到所述复位触发信号的持续时间达到预设阈值时,执行硬复位;
检测是否完成内部复位;
若是,则输出控制信号;所述控制信号用于控制所述复位触发电路停止向所述硬复位控制电路输出所述复位触发信号。
10.一种复位控制装置,其特征在于,所述装置包括:
复位触发信号获取模块,用于获取复位触发电路发送的复位触发信号;所以复位触发电路根据用户指示输出所述复位触发信号;所述复位触发信号用于触发内部复位,还用于发送至硬复位控制电路;所述硬复位控制电路用于在接收到所述复位触发信号的持续时间达到预设阈值时,执行硬复位;
内部复位检测模块,用于检测是否完成内部复位;
信号输出模块,用于在完成内部复位时,输出内部复位信号;所述内部复位信号用于驱动所述复位触发电路停止向所述硬复位控制电路输出所述复位触发信号。
11.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求9所述的方法的步骤。
12.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求9所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010630047.1A CN113885683B (zh) | 2020-07-03 | 2020-07-03 | 智能终端、硬复位控制方法、装置及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010630047.1A CN113885683B (zh) | 2020-07-03 | 2020-07-03 | 智能终端、硬复位控制方法、装置及计算机设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113885683A CN113885683A (zh) | 2022-01-04 |
CN113885683B true CN113885683B (zh) | 2024-05-31 |
Family
ID=79013056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010630047.1A Active CN113885683B (zh) | 2020-07-03 | 2020-07-03 | 智能终端、硬复位控制方法、装置及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113885683B (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH045790U (zh) * | 1990-04-30 | 1992-01-20 | ||
EP0718747A2 (en) * | 1994-12-22 | 1996-06-26 | Texas Instruments Incorporated | Clock control circuits, systems and methods |
EP1615106A1 (en) * | 2004-07-05 | 2006-01-11 | STMicroelectronics Limited | Reset in a system-on-chip circuit |
WO2006024227A1 (fr) * | 2004-08-29 | 2006-03-09 | Huawei Technologies Co., Ltd. | Appareil de reinitialisation pour des dispositifs de communication et methode associee |
WO2007009394A1 (fr) * | 2005-07-21 | 2007-01-25 | Huawei Technologies Co., Ltd. | Méthode de réinitialisation d’un dispositif de communication en cascade |
CN101110857A (zh) * | 2007-08-28 | 2008-01-23 | 中兴通讯股份有限公司 | 单板复位的监测方法 |
CN101169679A (zh) * | 2006-10-25 | 2008-04-30 | 中兴通讯股份有限公司 | 多状态复位方法及多状态复位电路 |
CN101770268A (zh) * | 2009-12-28 | 2010-07-07 | 中兴通讯股份有限公司 | 智能终端复位方法及装置 |
CN105022467A (zh) * | 2014-04-29 | 2015-11-04 | 中兴通讯股份有限公司 | 一种单板复位方法及装置 |
CN206421176U (zh) * | 2017-01-24 | 2017-08-18 | 深圳市大疆创新科技有限公司 | 电池管理系统、电池及无人机 |
CN109742938A (zh) * | 2019-01-16 | 2019-05-10 | 哈瓦国际航空技术(深圳)有限公司 | 一种抗干扰延迟启动控制电路及系统 |
CN209435361U (zh) * | 2018-11-09 | 2019-09-24 | 深圳康佳电子科技有限公司 | 一种复位电路及电视机 |
CN210721354U (zh) * | 2019-12-30 | 2020-06-09 | 惠州视维新技术有限公司 | 复位电路及电子设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004064025A2 (en) * | 2003-01-08 | 2004-07-29 | Smal Camera Technologies | Cmos active pixel with hard and soft reset |
-
2020
- 2020-07-03 CN CN202010630047.1A patent/CN113885683B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH045790U (zh) * | 1990-04-30 | 1992-01-20 | ||
EP0718747A2 (en) * | 1994-12-22 | 1996-06-26 | Texas Instruments Incorporated | Clock control circuits, systems and methods |
EP1615106A1 (en) * | 2004-07-05 | 2006-01-11 | STMicroelectronics Limited | Reset in a system-on-chip circuit |
WO2006024227A1 (fr) * | 2004-08-29 | 2006-03-09 | Huawei Technologies Co., Ltd. | Appareil de reinitialisation pour des dispositifs de communication et methode associee |
WO2007009394A1 (fr) * | 2005-07-21 | 2007-01-25 | Huawei Technologies Co., Ltd. | Méthode de réinitialisation d’un dispositif de communication en cascade |
CN101169679A (zh) * | 2006-10-25 | 2008-04-30 | 中兴通讯股份有限公司 | 多状态复位方法及多状态复位电路 |
CN101110857A (zh) * | 2007-08-28 | 2008-01-23 | 中兴通讯股份有限公司 | 单板复位的监测方法 |
CN101770268A (zh) * | 2009-12-28 | 2010-07-07 | 中兴通讯股份有限公司 | 智能终端复位方法及装置 |
CN105022467A (zh) * | 2014-04-29 | 2015-11-04 | 中兴通讯股份有限公司 | 一种单板复位方法及装置 |
CN206421176U (zh) * | 2017-01-24 | 2017-08-18 | 深圳市大疆创新科技有限公司 | 电池管理系统、电池及无人机 |
CN209435361U (zh) * | 2018-11-09 | 2019-09-24 | 深圳康佳电子科技有限公司 | 一种复位电路及电视机 |
CN109742938A (zh) * | 2019-01-16 | 2019-05-10 | 哈瓦国际航空技术(深圳)有限公司 | 一种抗干扰延迟启动控制电路及系统 |
CN210721354U (zh) * | 2019-12-30 | 2020-06-09 | 惠州视维新技术有限公司 | 复位电路及电子设备 |
Non-Patent Citations (1)
Title |
---|
一种改善CMOS图像传感器性能的复位控制电路设计;晋孝峰;岳素格;刘丽艳;赵岳;王春芳;;微电子学与计算机(第11期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113885683A (zh) | 2022-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2506114B1 (en) | Method and device for intelligent terminal reset | |
US11144416B2 (en) | Device fault processing method, apparatus, and system | |
US20230168967A1 (en) | Reset device and display device | |
CN109167420B (zh) | 一种充电控制电路、充电电路及充电控制方法 | |
CN105049936A (zh) | 一种开关机的方法及装置 | |
CN113885683B (zh) | 智能终端、硬复位控制方法、装置及计算机设备 | |
EP4206697A1 (en) | Self-locking and detection circuit and apparatus, and control method | |
CN109491825B (zh) | 一种定位开机异常问题的方法、装置、存储介质及终端 | |
CN106326049B (zh) | 一种故障定位方法及终端 | |
CN108258757B (zh) | 一种控制方法及设备 | |
CN113721508B (zh) | 一种上下电时序控制装置及方法 | |
CN111209143B (zh) | 嵌入式系统的恢复方法、装置、嵌入式设备及存储介质 | |
CN111221723B (zh) | 测试记录生成方法、装置、存储介质及电子设备 | |
CN112040150A (zh) | 移动数字成像系统开关机方法、系统及可读存储介质 | |
CN112363966A (zh) | 串口转换电路、基站、电路转换方法及计算机存储介质 | |
CN111399921A (zh) | 一种服务器开机logo的切换方法、装置及设备 | |
KR101180164B1 (ko) | 전원 상태에 따라 리셋을 제어하기 위한 장치 및 방법 | |
CN105791732A (zh) | 一种mhl驱动的处理方法和装置 | |
CN111625074A (zh) | 无线模块防死机方法及电路、无线通信设备 | |
US11720277B2 (en) | Control system and control method for controlling storage device | |
CN217787726U (zh) | 开关控制装置 | |
CN111432401B (zh) | 用于移动终端的开启/关闭漫游数据网络的方法及装置 | |
CN106776087A (zh) | 终端设备及其开机方法 | |
CN115933851B (zh) | 存储系统的供电控制电路、方法、装置及存储介质 | |
CN114253381A (zh) | 一种电子设备及其异常复位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |