CN113867802A - 一种中断分发装置、芯片和电子设备 - Google Patents

Abstract

本申请实施例中提供了一种中断分发装置、芯片和电子设备。中断分发装置与中断源和多个处理器核通信连接；中断分发装置用于接收处理器核的配置信息；中断分发装置还用于依据配置信息将中断源产生的中断信号广播至所有处理器核或定向分发至目标处理器核。采用本申请的中断分发装置能够实现中断信号的广播分发机制和定向分发机制，使得中断信号能够精确的进行分发。

Description

一种中断分发装置、芯片和电子设备

技术领域

本申请涉及中断分发技术领域，具体地，涉及一种中断分发装置、芯片和电子设备。

背景技术

随着芯片的可集成度越来越高，芯片的算力成为了衡量一个SoC（System onChip，系统级芯片）系统最重要的指标之一，因此CPU（Central Processing Unit /Processor，中央处理器）正式步入了多核时代、芯片上所集成的IP（IntellectualProperty，知识产权）也越来越复杂。一般而言，IP送出的中断数量与IP的复杂程度成正比，这种情况下，片上中断和CPU多核之间的精确分发，便成为了高性能SoC设计中必须要解决的问题。

发明内容

本申请实施例中提供了一种中断分发装置、芯片和电子设备，可以实现中断信号的精确分发。

根据本申请实施例的第一个方面，提供了一种中断分发装置，所述中断分发装置与中断源和多个处理器核通信连接；

所述中断分发装置用于接收所述处理器核的配置信息；

所述中断分发装置还用于依据所述配置信息将所述中断源产生的中断信号广播至所有所述处理器核或定向分发至目标处理器核。

根据本申请实施例的第二个方面，提供了一种芯片，包括中断源、处理器核和上述的中断分发装置。

根据本申请实施例的第三个方面，提供了一种芯片，包括上述的芯片。

采用本申请实施例中提供的中断分发装置、芯片和电子设备，中断分发装置与中断源和多个处理器核通信连接；中断分发装置用于接收处理器核的配置信息；中断分发装置还用于依据配置信息将中断源产生的中断信号广播至所有处理器核或定向分发至目标处理器核。可见，本申请的中断分发装置能够实现中断信号的广播分发机制和定向分发机制，使得中断信号能够精确的进行分发。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的一种芯片的结构示意图；

图2为本申请实施例提供的一种中断分发装置的结构示意图；

图3为本申请实施例提供的一种中断分发模块的电路示意图；

图4为本申请实施例提供的一种电子设备的结构示意图。

附图：

1-电子设备；10-芯片；100-中断分发装置；110-中断分发模块；111-中断分发单元；112-处理电路；113-选择电路；120-寄存器配置总线；130-分发寄存器；140-屏蔽寄存器；200-中断源；300-处理器核；U1-或门；U2-第一与门；U3-第二与门；U4-第三与门；D1-触发器。

具体实施方式

在实现本申请的过程中，发明人发现，随着芯片的可集成度越来越高，芯片的算力成为了衡量一个SoC（System on Chip，系统级芯片）系统最重要的指标，因此CPU（CentralProcessing Unit / Processor，中央处理器）正式步入了多核时代、芯片上所集成的IP（Intellectual Property，知识产权）也越来越复杂。一般而言，IP送出的中断数量与IP的复杂程度成正比，这种情况下，片上中断和CPU多核之间的精确分发和实时处理，便成为了高性能SoC设计中必须要解决的问题。

例如，某个4核的SoC系统（系统中有core0~core3，4个核），中断的总数量是10（中断0~中断9），如果core2需要独占中断5，即中断只能被core2接收，而不能发给core0、core1和core3。那么在这种场景下，常规的中断处理分发逻辑无法保证将中断定向分发至某个核。

针对上述问题，本申请实施例中提供了一种中断分发装置、芯片和电子设备，中断分发装置与中断源和处理器核通信连接；中断分发装置用于接收处理器核的配置信息；中断分发装置还用于依据配置信息将中断源产生的中断信号广播至所有处理器核或定向分发至目标处理器核。可见，本申请的中断分发装置能够实现中断信号的广播分发机制和定向分发机制，使得中断信号能够精确的进行分发。

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

请参照图1，为本申请实施例提供的一种芯片10的结构示意图，该芯片10包括中断分发装置100、中断源200和多个处理器核300，中断分发装置100与中断源200和多个处理器核300均通信连接。

中断分发装置100用于接收处理器核300的配置信息；中断分发装置100还用于依据配置信息将中断源200产生的中断信号广播至所有处理器核300或定向分发至目标处理器核。

应理解，中断机制为处理器核300在顺序执行程序指令流的过程中突然被别的请求打断而中止当前的程序，转而去处理别的事情，待其处理完了别的事情，然后重新回到之前程序中断的点继续执行之前的程序指令流。打断处理器核300执行程序指令流的“别的请求”便称之为中断信号，“别的请求”的来源便称之为中断源200（Interrupt Source）。中断源200通常来自于SoC内部集成的若干复杂IP。处理器核300转而去处理的“别的事情”便称之为ISR（Interrupt Service Routing，中断服务程序）。

如图2所示，中断分发装置100包括分发寄存器130和中断分发模块110，中断分发模块110与分发寄存器130、处理器核300和中断源200均通信连接，分发寄存器130与处理器核300通信连接。

分发寄存器130的数量与中断源200产生的中断信号类型数量相同，分发寄存器130与中断源200产生的中断信号类型一一对应设置，分发寄存器130的位宽与处理器核300的数量一致。

中断分发模块110用于依据目标分发寄存器发送的分发信号将中断信号广播至所有处理器核300或定向分发至目标处理器核；其中，目标分发寄存器为中断信号类型对应设置的分发寄存器130，分发信号为目标分发寄存器依据配置信息产生的，配置信息为处理器核300写入至目标分发寄存器。

应理解，配置信息包括广播配置信息和定向配置信息。若配置信息为广播配置信息，目标分发寄存器用于依据广播配置信息产生广播分发信号，并将广播分发信号发送至中断分发模块110；中断分发模块110用于依据广播分发信号将中断信号广播至所有处理器核300。

若配置信息为定向配置信息，目标分发寄存器用于依据定向配置信息产生定向分发信号，并将定向分发信号发送至中断分发模块110；中断分发模块110用于依据定向分发信号将中断信号定向分发至目标处理器核。

在本实施例中，若芯片10具有m个处理器核300，中断源200产生n个中断信号；则对应设置n个分发寄存器130，且中断信号0与分发寄存器0对应设置，中断信号1与分发寄存器1对应设置，以此类推，中断信号n-1与分发寄存器n-1对应设置，当然本领域技术人员可以根据实际情况设置中断信号与分发寄存器130的对应关系，在此并不作限制；对应设置的分发寄存器130负责管理对应的中断信号，即分发寄存器1决定是否需要将中断信号1广播至所有处理器核300或定向分发至某一个或某几个处理器核300上。

分发寄存器130的位宽与处理器核300的数量一致，即分发寄存器130的位宽设置为m位。每个分发寄存器130的位与处理器核300一一对应，即分发寄存器130的一个位对应一个处理器核300；分发寄存器130的0位对应处理器核0，分发寄存器130的1位对应处理器核1，以此类推，分发寄存器130的m-1位对应处理器核m-1。通过设置分发寄存器130的位，可以控制中断信号广播至所有处理器核300或定向分发至某一个或某几个处理器核300上。所以，配置信息为分发寄存器130的位的配置参数。

例如，若需要将中断信号1分发至处理器核2上，将配置信息写入至分发寄存器1，分发寄存器1根据配置信息将其第2位置1，分发寄存器1将表征其第2位置1的分发信号发送至中断分发模块110，中断分发模块110根据该分发信号将中断信号1定向分发至处理器核2上；若需要将中断信号1分发至处理器核1和处理器核3上，将配置信息写入至分发寄存器1，分发寄存器1根据配置信息将其第1和3位均置1，分发寄存器1将表征其第1和3位置1的分发信号发送至中断分发模块110，中断分发模块110根据该分发信号将中断信号1定向分发至处理器核1和3上。若需要将中断信号1广播至所有处理器核300上，将配置信息写入至分发寄存器1，分发寄存器1根据配置信息将其所有位均置1 ，分发寄存器1将表征其第所有位置1的分发信号发送至中断分发模块110，中断分发模块110根据该分发信号将中断信号1广播至所有处理器核300上。

所以，广播配置信息和定向配置信息为不同的参数信息，广播配置信息为将分发寄存器130所有位均置1的参数信息，定向配置信息为将分发寄存器130的目标位置1的参数信息，分发寄存器130的目标位为目标处理器核对应的位。

在本实施例中，处理器核300发送的配置信息为广播配置信息还是定向配置信息，可以根据对应的中断信号的属性信息决定，该属性信息包括广播性质或定向性质，该属性信息还包括该中断信号类型对应的分发寄存器130的地址或该中断信号类型与分发寄存器130的对应关系；若为定向性质，则还包括定向分发的处理器核300编号，即目标处理器核的编号。

中断源200在向中断分发装置100发送中断信号之前，需先将预发送的中断信息的属性信息发送至处理器核300。处理器核300根据属性信息获得分发寄存器130的地址，并根据属性信息得到配置信息，并依据分发寄存器130的地址将配置信息写入至对应的分发寄存器130，该分发寄存器130即为目标分发寄存器。

其中，处理器核300根据属性信息得到配置信息的原理可以为，若该属性信息包括广播性质，则该配置信息则为将目标分发寄存器所有位均置1的参数信息；若该属性信息包括定向性质，则该配置信息则为将目标分发寄存器的目标位置1的参数信息，分发寄存器130的目标位为目标处理器核对应的位，分发寄存器130的目标位可以根据目标处理器核的编号确定。

请继续参照图2，中断分发装置100还包括寄存器配置总线120，处理器核300通过寄存器配置总线120与分发寄存器130和中断分发模块110通信连接。处理器核300通过寄存器配置总线120将配置信息写入目标分发寄存器。

如图2所示，中断分发装置100还包括屏蔽寄存器140，屏蔽寄存器140与中断分发模块110和寄存器配置总线120均通信连接。屏蔽寄存器140的数量与中断源200产生的中断信号类型数量相同，屏蔽寄存器140与中断源200产生的中断信号类型一一对应设置，屏蔽寄存器140的位宽与处理器核300的数量一致。

应理解，若芯片10具有m个处理器核300，中断源200产生n个中断信号；则对应设置n个屏蔽寄存器140，且中断信号0与屏蔽寄存器0对应设置，中断信号1与屏蔽寄存器1对应设置，以此类推，中断信号n-1与屏蔽寄存器n-1对应设置，当然本领域技术人员可以根据实际情况设置中断信号与屏蔽寄存器140的对应关系，在此并不作限制；对应设置的屏蔽寄存器140负责管理对应的中断信号，即屏蔽寄存器1决定是否需要将中断信号1分发至某一个或某几个处理器核300上。

屏蔽寄存器140的位宽与处理器核300的数量一致，即屏蔽寄存器140的位宽设置为m位，屏蔽寄存器140的一个位对应一个处理器核300；屏蔽寄存器140的0位对应处理器核0，屏蔽寄存器140的1位对应处理器核1，以此类推，屏蔽寄存器140的m-1位对应处理器核m-1。通过设置屏蔽寄存器140的位，可以控制中断信号分发至某一个或某几个处理器核300上。

在将中断信号广播至所有处理器核300或定向分发至目标处理器核的过程中，屏蔽寄存器140为广播状态，即屏蔽寄存器140所有位均置1。若需要处理器核300竞争得到该中断信号，则需要处理器核300向寄存器配置总线120发送占有信息，寄存器配置总线120会从多个处理器核300中选择最先通过轮询仲裁机制的处理器核300作为目标处理器核，并将目标处理器核的占有信息写入至目标屏蔽寄存器140和中断分发模块110；目标屏蔽寄存器140依据占有信息产生屏蔽信号，并将目标屏蔽信号发送至中断分发模块110；中断分发模块110依据分发信号、屏蔽信号和占有信息将中断信号分发至目标处理器核。

其中，占有信息包括处理器核300的编号，目标屏蔽寄存器140为中断信号对应设置的屏蔽寄存器140，目标屏蔽寄存器140也是通过中断信号的属性信息确定，属性信息中还包括中断信号与屏蔽寄存器140的对应关系。

在本实施例中，屏蔽寄存器140在全1的状态下，才能将目标处理器核的编号写入屏蔽寄存器140。在目标处理器核的编号写入屏蔽寄存器140后，其它处理器核300的编号是无法写入至屏蔽寄存器140；若对屏蔽寄存器140进行复位操作，或目标处理器核对屏蔽寄存器140进行释放操作，使屏蔽寄存器140重新恢复至全1 的状态，其它处理器核300可以竞争屏蔽寄存器140的配置权。目标处理器核对屏蔽寄存器140进行释放操作可以理解为，目标处理器核通过寄存器配置总线120向对应的屏蔽寄存器140写入释放信息，该释放信息可以为将屏蔽寄存器140所有位置1的信息。

处理器核300通过寄存器配置总线120可以实时获取屏蔽寄存器140的状态信息，在获取到屏蔽寄存器140为非全1的状态时，处理器核300通过寄存器配置总线120获得屏蔽寄存器140中写入的编号，处理器核300将屏蔽寄存器140中的编号与自身编号进行对比，若不相同，则可得知此时这个中断已经被另外的处理器核300占有了，直至屏蔽寄存器140恢复到全1的状态下，其它处理器核300通过轮询仲裁机制竞争该中断信号的占有权。

如图3所示，中断分发模块110包括多个中断分发单元111，中断分发单元111的数量为处理器核300的数量与中断源200产生的中断信号类型的数量的乘积；每个处理器核300与预设数量的中断分发单元111通信连接，预设数量与中断源200产生的中断信号的数量一致；每个处理器核300相连的中断分发单元111与分发寄存器130一一对应通信连接，中断分发单元111与中断源200通信连接。

其中，中断分发单元111还与寄存器配置总线120和屏蔽寄存器140通信连接。

应理解，若有n个中断信号，m个处理器核300，中断分发单元111对应设置n*m个。其中，每个处理器核300对应连接n个中断分发单元111，且每个处理器核300连接的中断分发单元111是不同的。每个处理器核300相连的n个中断分发单元111与n个分发寄存器130和n个屏蔽寄存器140一一对应通信连接，不同处理器核300对应的中断分发单元111对应n个分发寄存器130和n个屏蔽寄存器140的不同位。

继续参照图3，每个中断分发单元111均包括处理电路112和选择电路113，处理电路112与屏蔽寄存器140和选择电路113通信连接，选择电路113与中断源200、分发寄存器130和处理器核300均通信连接。

处理电路112包括或门U1、第一与门U2和触发器D1，或门U1的第一输入端与触发器D1的输出端电连接，或门U1的第二输入端与触发器D1的数据端电连接，或门U1的第二输入端还通过寄存器配置总线120与处理器核300通信连接，或门U1的输出端与第一与门U2的第一输入端电连接，第一与门U2的第二输入端与屏蔽寄存器140通信连接，第一与门U2的输出端与触发器D1的使能端电连接，触发器D1的输出端还与选择电路113电连接。

选择电路113包括第二与门U3和第三与门U4，第二与门U3的第一输入端与分发寄存器130通信连接，第二与门U3的第二输入端与中断源200通信连接，第二与门U3的输出端与第三与门U4的第二输入端电连接，第三与门U4的第一输入端与处理电路112电连接，第三与门U4的输出端与所述处理器核300通信连接。

应理解，图3中的SoC_INT0~SoC_INTn-1为中断源200产生的n个中断信号，core0~corem-1为m个处理器核300，ICB_BUS是寄存器配置总线120，ICB_WDATA为目标处理器核的编号，soc_int0_indicator[m-1:0]~soc_intn-1_indicator[m-1:0]为n个分发寄存器130产生的m个分发信号，ICB_SEL_INT0_MASK [m-1:0]~ ICB_SEL_INTn-1_MASK [m-1:0]为n个屏蔽寄存器140产生的m个屏蔽信号，soc_int0_mask[m-1:0]~soc_intn-1_mask[m-1:0]为n*m个触发器D1的输出信号。

在中断信号广播分发的应用场景下，若中断源200当前产生了中断信号0，即SoC_INT0；处理器核300从中断源200处获得中断信号0的属性信息，并依据中断信号0的属性信息获得广播性质和目标分发寄存器地址，并将目标分发寄存器地址发送至寄存器配置总线120；由于分发寄存器130与中断信号一一对应设置，所以中断信号0对应设置的分发寄存器130为分发寄存器0；那么分发寄存器0为目标分发寄存器。同时，处理器核300还根据广播性质向寄存器配置总线120发送屏蔽配置信息，寄存器配置总线120将屏蔽配置信息写入至所有屏蔽寄存器140和所有或门U1的第二输入端，所有屏蔽寄存器140根据屏蔽配置信息处于全1的状态，所有或门U1的第二输入端接收高电平信号。即屏蔽信号ICB_SEL_INT0_MASK[m-1:0]~ ICB_SEL_INTn-1_MASK [m-1:0]均为高电平，换言之，所有的第一与门U2的第二输入端均接收高电平信号，触发器D1的使能端和数据端皆为高电平，触发器D1的输出端则会向第三与门U4的第一输入端输入高电平信号。

处理器核300还根据广播性质向寄存器配置总线120发送配置信息，寄存器配置总线120将配置信息发送至分发寄存器0，分发寄存器0根据配置信息处于全1的状态，分发寄存器0则会产生为高电平的分发信号，即分发信号soc_int0_indicator[m-1:0]为高电平。对应的，分发寄存器0则会向m个第二与门U3的第一输入端发送分发信号，该m个第二与门U3的第二输入端均接收中断信号0，即SoC_INT0；该m个第二与门U3的输出端均向对应的第三与门U4的第二输入端输入高电平信号，对应的第三与门U4的输出端分别向m个处理器核300分发中断信号0。

在中断信号定向分发的应用场景下，若中断源200当前产生了中断信号0，即SoC_INT0；目标处理器核为处理器核0，即中断信号0定向分发至处理器核0，而不分发至其它处理器核300。处理器核300从中断源200处获得中断信号0的属性信息，并依据中断信号0的属性信息获得定向性质和目标分发寄存器地址，并将目标分发寄存器地址和配置信息发送至寄存器配置总线120；由于分发寄存器130与中断信号一一对应设置，所以中断信号0对应设置的分发寄存器130为分发寄存器0；那么分发寄存器0为目标分发寄存器。同时，处理器核300还根据定向性质向寄存器配置总线120发送屏蔽配置信息，寄存器配置总线120将屏蔽配置信息写入至所有屏蔽寄存器140和所有或门U1的第二输入端，所有屏蔽寄存器140根据屏蔽配置信息处于全1的状态，所有或门U1的第二输入端接收高电平信号。即屏蔽信号ICB_SEL_INT0_MASK [m-1:0]~ ICB_SEL_INTn-1_MASK [m-1:0]均为高电平，换言之，所有的第一与门U2的第二输入端均接收高电平信号，触发器D1的使能端和数据端皆为高电平，触发器D1的输出端则会向第三与门U4的第一输入端输入高电平信号。

处理器核300还根据定向性质向寄存器配置总线120发送配置信息，寄存器配置总线120将配置信息发送至分发寄存器0，分发寄存器0根据配置信息将0位置1，其余位置0。分发寄存器0则会产生为高电平的分发信号soc_int0_indicator0，为低电平的分发信号soc_int0_indicator[m-1:1]。对应的，分发寄存器0则会向m个第二与门U3的第一输入端发送分发信号，该m个第二与门U3中与处理器核0对应的第二与门U3的第一输入端为高电平，其余第二与门U3的第一输入端为低电平。与处理器核0对应的第二与门U3的第二输入端接收中断信号0，即SoC_INT0；与处理器核0对应的第二与门U3的输出端向对应的第三与门U4的第二输入端输入高电平信号，对应的第三与门U4的输出端向处理器核0分发中断信号0。

在处理器核300竞争某一中断信号的应用场景下，若中断源200当前产生了中断信号0，即SoC_INT0；若此时芯片10刚刚被复位，即屏蔽寄存器140处于全1的状态。m个处理器核300均向寄存器配置总线120发送占有信息，寄存器配置总线120会根据处理器核300的优先级或处理器核300发送占有信息的先后顺序确定处理器核0为目标处理器核。处理器核0发送的占有信息包括配置信息和其编号，处理器核0的配置信息和编号可以为2⁰；若处理器核1为目标处理器核，则其配置信息和编号可以为2¹；若处理器核m为目标处理器核，则其配置信息和编号可以为2^m。同时，其中一个处理器核300从中断源200处获得中断信号0的属性信息，并依据中断信号0的属性信息获得目标分发寄存器地址和目标屏蔽寄存器140地址，并将目标分发寄存器地址和目标屏蔽寄存器140地址发送至寄存器配置总线120；由于分发寄存器130和屏蔽寄存器140与中断信号一一对应设置，所以中断信号0对应设置的分发寄存器130和屏蔽寄存器140为分发寄存器0和屏蔽寄存器0；那么分发寄存器0为目标分发寄存器，屏蔽寄存器0为目标屏蔽寄存器140。寄存器配置总线120将处理器核0的配置信息写入分发寄存器0，将处理器核0的编号写入屏蔽寄存器0。

分发寄存器0基于处理器核0的配置信息产生m个分发信号soc_int0_indicator[m-1:0]，将分发信息分别发送至m个第二与门U3的第一输入端，该m个第二与门U3的第二输入端均接收中断信号0，该m个第二与门U3的输出端与m个第三与门U4的第二输入端电连接，该m个第三与门U4的输出端与m个处理器核300一一对应通信连接，该m个第三与门U4的第一输入端与m个触发器D1的输出端电连接，该m个触发器D1的数据端接收处理器核0的编号，将处理器核0的编号转变为二进制，则m个触发器D1的数据端接收处理器核0的编号某一位二进制数；该m个触发器D1的使能端与m个第一与门U2的输出端电连接。

屏蔽寄存器0基于处理器核0的编号产生m个屏蔽信号ICB_SEL_INT0_MASK[m-1:0]，将屏蔽信号分别发送至上述m个第一与门U2的第二输入端。

由于处理器核0的配置信息和编号为2⁰，那么屏蔽寄存器0和分发寄存器0的第0位置1，其余位置0。对应的，分发信号soc_int0_indicator0和屏蔽信号ICB_SEL_INT0_MASK0为高电平，其余m-1个分发信号和屏蔽信号为低电平。故与处理器核0相连的中断分发处理单元将中断信号0分发至处理器核0，该中断分发处理单元中的或门U1输出端输出高电平，第一与门U2、第二与门U3和第三与门U4均输出高电平，触发器D1的输出端也对应输出高电平。

综上，本申请提供了一种中断分发装置、芯片和电子设备，中断分发装置与中断源和多个处理器核通信连接；中断分发装置用于接收处理器核的配置信息；中断分发装置还用于依据配置信息将中断源产生的中断信号广播至所有处理器核或定向分发至目标处理器核。可见，本申请的中断分发装置能够实现中断信号的广播分发机制和定向分发机制，使得中断信号能够精确的进行分发。

在本实施例中，如图4所示，本申请还提供了一种电子设备1，该电子设备1包括芯片10。该电子设备1可以为手机、计算机以及穿戴设备等。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种中断分发装置，其特征在于，所述中断分发装置与中断源和多个处理器核通信连接；

所述中断分发装置用于接收所述处理器核的配置信息；

所述中断分发装置还用于依据所述配置信息将所述中断源产生的中断信号广播至所有所述处理器核或定向分发至目标处理器核。

2.根据权利要求1所述的中断分发装置，其特征在于，所述中断分发装置包括分发寄存器和中断分发模块，所述中断分发模块与所述分发寄存器、所述处理器核和所述中断源均通信连接，所述分发寄存器与所述处理器核通信连接；

所述分发寄存器的数量与所述中断源产生的中断信号类型数量相同，所述分发寄存器与所述中断源产生的中断信号类型一一对应设置，所述分发寄存器的位宽与所述处理器核的数量一致；

所述中断分发模块用于依据目标分发寄存器发送的分发信号将所述中断信号广播至所有所述处理器核或定向分发至目标处理器核；

其中，所述目标分发寄存器为所述中断信号类型对应设置的分发寄存器，所述分发信号为所述目标分发寄存器依据所述配置信息产生的，所述配置信息为所述处理器核写入至所述目标分发寄存器。

3.根据权利要求2所述的中断分发装置，其特征在于，若所述配置信息为广播配置信息，所述目标分发寄存器用于依据所述广播配置信息产生广播分发信号，并将所述广播分发信号发送至所述中断分发模块；

所述中断分发模块用于依据所述广播分发信号将所述中断信号广播至所有所述处理器核。

4.根据权利要求2所述的中断分发装置，其特征在于，若所述配置信息为定向配置信息，所述目标分发寄存器用于依据所述定向配置信息产生定向分发信号，并将所述定向分发信号发送至所述中断分发模块；

所述中断分发模块用于依据所述定向分发信号将所述中断信号定向分发至所述目标处理器核。

5.根据权利要求2-4任一项所述的中断分发装置，其特征在于，所述中断分发模块包括多个中断分发单元，所述中断分发单元的数量为所述处理器核的数量与所述中断源产生的中断信号的数量的乘积；

每个所述处理器核与预设数量的中断分发单元通信连接，所述预设数量与所述中断源产生的中断信号类型的数量一致；每个所述处理器核相连的中断分发单元与所述分发寄存器一一对应通信连接，所述中断分发单元与所述中断源通信连接。

6.根据权利要求5所述的中断分发装置，其特征在于，所述中断分发装置还包括屏蔽寄存器，每个所述中断分发单元均包括处理电路和选择电路，所述处理电路与所述屏蔽寄存器和所述选择电路通信连接，所述选择电路与所述中断源、所述分发寄存器和所述处理器核均通信连接。

7.根据权利要求6所述的中断分发装置，其特征在于，所述处理电路包括或门、第一与门和触发器，所述或门的第一输入端与所述触发器的输出端电连接，所述或门的第二输入端与所述处理器核和所述触发器的数据端均电连接，所述或门的输出端与所述第一与门的第一输入端电连接，所述第一与门的第二输入端与所述屏蔽寄存器通信连接，所述第一与门的输出端与所述触发器的使能端电连接，所述触发器的输出端还与所述选择电路电连接。

8.根据权利要求6所述的中断分发装置，其特征在于，所述选择电路包括第二与门和第三与门，所述第二与门的第一输入端与所述分发寄存器通信连接，所述第二与门的第二输入端与所述中断源通信连接，所述第二与门的输出端与所述第三与门的第二输入端电连接，所述第三与门的第一输入端与所述处理电路电连接，所述第三与门的输出端与所述处理器核通信连接。

9.一种芯片，其特征在于，包括中断源、多个处理器核和权利要求1至8任意一项所述的中断分发装置。

10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。

Images