CN113867633A - 基于dram与nvm的异构混合内存数据处理方法、系统及存储介质 - Google Patents

基于dram与nvm的异构混合内存数据处理方法、系统及存储介质 Download PDF

Info

Publication number
CN113867633A
CN113867633A CN202111119334.7A CN202111119334A CN113867633A CN 113867633 A CN113867633 A CN 113867633A CN 202111119334 A CN202111119334 A CN 202111119334A CN 113867633 A CN113867633 A CN 113867633A
Authority
CN
China
Prior art keywords
data
dram
nvm
memory
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111119334.7A
Other languages
English (en)
Inventor
秦小林
单靖杨
顾勇翔
彭云聪
崔小莉
黄东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Zhongke Information Technology Co ltd
Chengdu Information Technology Co Ltd of CAS
Original Assignee
Chengdu Zhongke Information Technology Co ltd
Chengdu Information Technology Co Ltd of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Zhongke Information Technology Co ltd, Chengdu Information Technology Co Ltd of CAS filed Critical Chengdu Zhongke Information Technology Co ltd
Priority to CN202111119334.7A priority Critical patent/CN113867633A/zh
Publication of CN113867633A publication Critical patent/CN113867633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Abstract

本发明公开了一种基于DRAM与NVM的异构混合内存数据处理方法、系统及存储介质，该方法通过将NVM和DRAM分别配置为主要内存存储器和辅助内存存储器；接着，利用带注意力机制的双向LSTM神经网络模型，对待存入内存的数据进行分类预测，得到相应的预测结果；然后，根据待存入内存的数据的预测结果，进行内存调度控制；其中，若预测结果指示数据为高概率只读操作的固定数据，则将数据存入NVM中，若预测结果指示数据为高概率写入操作的流动数据，则将数据存入DRAM中。同时，本发明通过采用常读数据和常写数据进行训练该神经网络模型，能够使计算机系统更高效地实现内存数据的内存调度控制，即精准地用DRAM处理大量流动数据，用NVM存储大量固定数据。

Description

基于DRAM与NVM的异构混合内存数据处理方法、系统及存储 介质
技术领域
本发明涉及数据存储分配与深度学习技术领域，尤其涉及一种基于DRAM与NVM的异构混合内存数据处理基于DRAM与NVM的异构混合内存数据处理方法、系统及存储介质。
背景技术
随着计算机领域的持续发展，在程序的运行中，对计算机系统资源的需求也越来越高，对于存储的需求更是急剧上升，根据摩尔定律，每隔十八个月，计算机的运算速度翻一倍，而事实上的确如此，甚至更快，而存储速度却远远跟不上cpu计算速度，导致对于快速存储器的容量速度都有这极大的需求。
目前对于存储速度和计算速度的差距，普遍采用分级存储的方式来缓解其产生的资源浪费，其中主存就担任着不可忽视的重要角色，传统的主存一般是使用动态随机存储器(Dynamic Random Access Memory)，简称为DRAM。DRAM长期以来作为计算机主存其存储密度逐渐趋于平缓，在体积不变的情况下提升容量以越发吃力，其次由于DRAM晶体管会有漏电电流的现象，导致电容上所存储的电荷数量并不足以正确的判别数据，而导致数据毁损。因此对于DRAM来说，周期性地充电是一个无可避免的要件，一旦掉电DRAM中的数据就会直接丢失，所以对于每天都有关机操作的计算机设备来说，每次重启都要写入一次内存，这导致整体系统的速度下降，而且会消耗大量的能源。
非易失性存储器(NVM)是一种新型的随机存取快速存储器，相比与动态随机存储器(DRAM)的优点在于同体积下存储容量大于DRAM，具有非易失的特性，而速度上又远超外部存储器，若采用NVM为计算机存储系统添加新的一层缓冲，由于非易失的特性，不需要的动态的刷新，使得NVM在待机的能耗上几乎为零，也可以做到系统快速启动，数据安全保留等功能，虽然在速度方面目前NVM还无法赶上传统DRAM，但是也远超外部存储，所以将NVM与DRAM共同作为计算机系统的主存部件，不仅可以增加主存的容量，还能够保持高速的特性。不过，NVM大约只能承受一百万到一亿次写次数，所以，将NVM与DRAM共同作为计算机系统的主存部件时，计算机系统需要尽可能地用DRAM处理大量流动数据，用NVM存储大量固定数据；因此，需要设计一种基于DRAM与NVM的异构混合内存数据处理机制，使计算机系统更好地实现用DRAM处理大量流动数据，用NVM存储大量固定数据。
发明内容
鉴于以上所述现有技术的不足，本发明的目的在于：提供一种基于DRAM与NVM的异构混合内存数据处理方法，能够使计算机系统更高效地实现内存数据的内存调度控制，即精准地用DRAM处理大量流动数据，用NVM存储大量固定数据。
为实现上述发明目的，本发明提供以下技术方案：
一种基于DRAM与NVM的异构混合内存数据处理方法，应用于由DRAM与NVM构成的异构混合内存系统，其包括以下步骤：
步骤1：将NVM和DRAM分别配置为主要内存存储器和辅助内存存储器；
步骤2：利用带注意力机制的双向LSTM神经网络模型，对待存入内存的数据进行分类预测，得到相应的预测结果；
步骤3：根据待存入内存的数据的预测结果，进行内存调度控制；其中，若所述预测结果指示所述数据为高概率只读操作的固定数据，则将所述数据存入NVM中，若所述预测结果指示所述数据为高概率写入操作的流动数据，则将所述数据存入DRAM中；
其中，所述带注意力机制的双向LSTM神经网络模型包括：输入层、嵌入层、LSTM层、注意力层和输出层：并采用常读数据和常写数据进行训练所述带注意力机制的双向LSTM神经网络模型。
根据一种具体的实施方式，本发明基于DRAM与NVM的异构混合内存数据处理方法中，在查询数据时，优先访问DRAM；如果DRAM中没有目标数据，则在NVM中寻找该目标数据数据。
根据一种具体的实施方式，本发明基于DRAM与NVM的异构混合内存数据处理方法中，所述带注意力机制的双向LSTM神经网络模型进行分类预测时，包括：
所述输入层接收连续的M次访存序列作为输入；其中，所述输入层具有M个节点；
所述嵌入层将所述输入层单个节点输入表示为有N个特征的向量，使得输入数据为M*N维矩阵；其中，所述嵌入层具有N个节点；
经过所述嵌入层处理后的N个特征向量输入到所述LSTM层；将所述LSTM层的输出作为所述注意力层的输入，通过激活函数激活、全连接层和softmax层得到输出；
将所述注意力层的输出作为输出层的输入，输出层节点数为N，并以N维向量表示的预测结果，每一个节点的输出为一个浮点数，表示预测地址为当前节点代表地址的概率。
根据一种具体的实施方式，本发明基于DRAM与NVM的异构混合内存数据处理方法中，所述常读数据和所述常写数据根据对应程序的实时写频率值来确定；若对应程序的实时写频率不低于阈值T，则记录该程序的数据的标签为常写数据，否则，记录该程序的数据的标签为常读数据。
进一步地，程序的实时写频率值的计算方式为：
Figure BDA0003276452160000031
其中，
Figure BDA0003276452160000032
和
Figure BDA0003276452160000033
是程序Pi在时间i和j之间的写操作次数，t表示程序运行时间。
再进一步地，所述阈值T由所述程序的平均写频率确定；即，所述阈值T表示为：
Figure BDA0003276452160000034
其中，
Figure BDA0003276452160000035
和
Figure BDA0003276452160000036
是程序Pi x在时间i和j之间的写操作次数，m为程序的数量。
根据一种具体的实施方式，本发明基于DRAM与NVM的异构混合内存数据处理方法中，若程序首次运行其写频率为零，则优先存储在NVM中。
根据一种具体的实施方式，本发明基于DRAM与NVM的异构混合内存数据处理方法中，训练所述带注意力机制的双向LSTM神经网络模型时，采用Adma算法自动为模型中的每个参数使用自定义学习速率。
进一步地，使用经典的随机梯度下降优化器，网格搜索学习速率值，通过callback调整学习速度随时代数而衰减，用学习率越来越低的训练来更新拟合模型；并且，使用dropout防止数据快速收敛甚至过拟合，选择性能更好的模型。
本发明在具体实施的另一方面，还提供一种基于DRAM与NVM的异构混合内存系统，其包括：作为主要内存存储器的NVM、作为辅助内存存储器的DRAM，以及内存控制单元，其中，该内存调度控制单元用于实现本发明基于DRAM与NVM的异构混合内存数据处理方法。
本发明在具体实施的另一方面，还提供一种可读存储介质，其上存储有一个或多个程序，其特征在于，该一个或多个程序被一个或多个处理器执行时实现本发明基于DRAM与NVM的异构混合内存数据处理方法。
与现有技术相比，本发明的有益效果：
本发明基于DRAM与NVM的异构混合内存数据处理方法，通过将NVM和DRAM分别配置为主要内存存储器和辅助内存存储器；接着，利用带注意力机制的双向LSTM神经网络模型，对待存入内存的数据进行分类预测，得到相应的预测结果；然后，根据待存入内存的数据的预测结果，进行内存调度控制；其中，若预测结果指示数据为高概率只读操作的固定数据，则将数据存入NVM中，若预测结果指示数据为高概率写入操作的流动数据，则将数据存入DRAM中。同时，本发明通过采用常读数据和常写数据进行训练该神经网络模型，能够使计算机系统更高效地实现内存数据的内存调度控制，即精准地用DRAM处理大量流动数据，用NVM存储大量固定数据。
附图说明
图1为本发明方法的流程示意图
图2为本发明中带注意力机制的双向LSTM神经网络模型的结构示意图；
图3为本发明系统的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图1所示，一种基于DRAM与NVM的异构混合内存数据处理方法，应用于由DRAM与NVM构成的异构混合内存系统，其包括以下步骤：
步骤1：将NVM和DRAM分别配置为主要内存存储器和辅助内存存储器；
步骤2：利用带注意力机制的双向LSTM神经网络模型，对待存入内存的数据进行分类预测，得到相应的预测结果；
步骤3：根据待存入内存的数据的预测结果，进行内存调度控制；其中，若所述预测结果指示所述数据为高概率只读操作的固定数据，则将所述数据存入NVM中，若所述预测结果指示所述数据为高概率写入操作的流动数据，则将所述数据存入DRAM中；
其中，如图2所示，带注意力机制的双向LSTM神经网络模型包括：输入层InputLayer、嵌入层Embedding Input Layer、LSTM层、注意力层Attention Layer和输出层Output Layer：并采用常读数据和常写数据进行训练所述带注意力机制的双向LSTM神经网络模型。
本发明基于DRAM与NVM的异构混合内存数据处理方法中，在查询数据时，优先访问DRAM；如果DRAM中没有目标数据，则在NVM中寻找该目标数据数据。
本发明基于DRAM与NVM的异构混合内存数据处理方法中，所述带注意力机制的双向LSTM神经网络模型进行分类预测时，包括：
所述输入层接收连续的M次访存序列作为输入；其中，所述输入层具有M个节点；
所述嵌入层将所述输入层单个节点输入表示为有N个特征的向量，使得输入数据为M*N维矩阵；其中，所述嵌入层具有N个节点；
经过所述嵌入层处理后的N个特征向量输入到所述LSTM层；将所述LSTM层的输出作为所述注意力层的输入，通过激活函数激活、全连接层和softmax层得到输出；
将所述注意力层的输出作为输出层的输入，输出层节点数为N，并以N维向量表示的预测结果，每一个节点的输出为一个浮点数，表示预测地址为当前节点代表地址的概率。
本发明基于DRAM与NVM的异构混合内存数据处理方法中，为了避免程序在某一段时间内进行大量的写操作，造成系统无法更加灵敏的度量写频率，故而所述常读数据和所述常写数据根据对应程序的实时写频率值来确定；若对应程序的实时写频率不低于阈值T，则记录该程序的数据的标签为常写数据，否则，记录该程序的数据的标签为常读数据。
具体的，程序的实时写频率值的计算方式为：
Figure BDA0003276452160000051
其中，
Figure BDA0003276452160000052
和
Figure BDA0003276452160000053
是程序Pi在时间i和j之间的写操作次数，t表示程序运行时间。
再进一步地，所述阈值T由所述程序的平均写频率确定；即，所述阈值T表示为：
Figure BDA0003276452160000054
其中，
Figure BDA0003276452160000055
和
Figure BDA0003276452160000056
是程序Pi x在时间i和j之间的写操作次数，m为程序的数量。
本发明基于DRAM与NVM的异构混合内存数据处理方法中，在实施时，若程序首次运行其写频率为零，则优先存储在NVM中。
本发明基于DRAM与NVM的异构混合内存数据处理方法中，由于作为主存NVM无法将所有数据全部存储在内存中，存在与外存的替换问题，采用传统的最近不使用算法，无法充分利用NVM的非易失性，所以为了更好的控制检测时间和替换数据，采用带注意力机制的神经网络预测数据读写类型，从而有目标的替换数据。
同时，训练所述带注意力机制的双向LSTM神经网络模型时，采用Adma算法自动为模型中的每个参数使用自定义学习速率。在神经网络框架中实施Adam会对每个配置参数使用最佳实践初始值，学习速率控制在每个批次结束时根据估计的梯度更新权重的量。
进一步地，使用经典的随机梯度下降优化器，网格搜索学习速率值，通过callback调整学习速度随时代数而衰减，用学习率越来越低的训练来更新拟合模型；并且，使用dropout防止数据快速收敛甚至过拟合，选择性能更好的模型。
在实施时，默认批量大小是32个样本，设计随机梯度下降(SGD)的批量大小为1。批量大小n，其中n是批量梯度下降的样本数。
如图3所示，本发明在具体实施的另一方面，还提供一种基于DRAM与NVM的异构混合内存系统，其包括：作为主要内存存储器的NVM、作为辅助内存存储器的DRAM，以及内存控制单元，其中，该内存调度控制单元用于实现本发明基于DRAM与NVM的异构混合内存数据处理方法。其中，CPU通过cache取数据和取指令，内存控制单元将外部存储的应用数据一方面复制值cache，另一方面，将高写操作程序的数据存入DRAM，如通话视频软件数据、PS软件数据、视频编辑软件数据以及编程软件数据等等，而将高读写操作程序的数据存入NVM，如电影、小说、音乐、网页、PDF文件以及游戏等。
本发明在具体实施的另一方面，还提供一种可读存储介质，其上存储有一个或多个程序，其特征在于，该一个或多个程序被一个或多个处理器执行时实现本发明基于DRAM与NVM的异构混合内存数据处理方法。
应该理解到，本发明所揭露的系统，可通过其它的方式实现。例如所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，模块之间的通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种基于DRAM与NVM的异构混合内存数据处理方法，其特征在于，包括以下步骤：
步骤1：将NVM和DRAM分别配置为主要内存存储器和辅助内存存储器；
步骤2：利用带注意力机制的双向LSTM神经网络模型，对待存入内存的数据进行分类预测，得到相应的预测结果；
步骤3：根据待存入内存的数据的预测结果，进行内存调度控制；其中，若所述预测结果指示所述数据为高概率只读操作的固定数据，则将所述数据存入NVM中，若所述预测结果指示所述数据为高概率写入操作的流动数据，则将所述数据存入DRAM中；
其中，所述带注意力机制的双向LSTM神经网络模型包括：输入层、嵌入层、LSTM层、注意力层和输出层：并采用常读数据和常写数据进行训练所述带注意力机制的双向LSTM神经网络模型。
2.如权利要求1所述的基于DRAM与NVM的异构混合内存数据处理方法，其特征在于，在查询数据时，优先访问DRAM；如果DRAM中没有目标数据，则在NVM中寻找该目标数据数据。
3.如权利要求1所述的基于DRAM与NVM的异构混合内存数据处理方法，所述带注意力机制的双向LSTM神经网络模型进行分类预测时，包括：
所述输入层接收连续的M次访存序列作为输入；其中，所述输入层具有M个节点；
所述嵌入层将所述输入层单个节点输入表示为有N个特征的向量，使得输入数据为M*N维矩阵；其中，所述嵌入层具有N个节点；
经过所述嵌入层处理后的N个特征向量输入到所述LSTM层；将所述LSTM层的输出作为所述注意力层的输入，通过激活函数激活、全连接层和softmax层得到输出；
将所述注意力层的输出作为输出层的输入，输出层节点数为N，并以N维向量表示的预测结果，每一个节点的输出为一个浮点数，表示预测地址为当前节点代表地址的概率。
4.如权利要求1所述的基于DRAM与NVM的异构混合内存数据处理方法，其特征在于，所述常读数据和所述常写数据根据对应程序的实时写频率值来确定；若对应程序的实时写频率不低于阈值T，则记录该程序的数据的标签为常写数据，否则，记录该程序的数据的标签为常读数据。
5.如权利要求4所述的基于DRAM与NVM的异构混合内存数据处理方法，程序的实时写频率值的计算方式为：
Figure FDA0003276452150000021
其中，
Figure FDA0003276452150000022
和
Figure FDA0003276452150000023
是程序Pi在时间i和j之间的写操作次数，t表示程序运行时间。
6.如权利要求5所述的基于DRAM与NVM的异构混合内存数据处理方法，其特征在于，所述阈值T由所述程序的平均写频率确定；即，所述阈值T表示为：
Figure FDA0003276452150000024
其中，
Figure FDA0003276452150000025
和
Figure FDA0003276452150000026
是程序Pi x在时间i和j之间的写操作次数，m为程序的数量。
7.如权利要求1所述的基于DRAM与NVM的异构混合内存数据处理方法，其特征在于，训练所述带注意力机制的双向LSTM神经网络模型时，采用Adma算法自动为模型中的每个参数使用自定义学习速率。
8.如权利要求8所述的基于DRAM与NVM的异构混合内存数据处理方法，其特征在于，使用经典的随机梯度下降优化器，网格搜索学习速率值，通过callback调整学习速度随时代数而衰减，用学习率越来越低的训练来更新拟合模型；并且，使用dropout防止数据快速收敛甚至过拟合，选择性能更好的模型。
9.一种基于DRAM与NVM的异构混合内存系统，其包括：作为主要内存存储器的NVM、作为辅助内存存储器的DRAM，其特征在于，还包括：内存控制单元，用于实现权利要求1～9任一项所述的基于DRAM与NVM的异构混合内存数据处理方法。
10.一种计算机可读存储介质，其上存储有一个或多个程序，其特征在于，该一个或多个程序被一个或多个处理器执行时实现权利要求1～9任一项所述的基于DRAM与NVM的异构混合内存数据处理方法。
CN202111119334.7A 2021-09-24 2021-09-24 基于dram与nvm的异构混合内存数据处理方法、系统及存储介质 Pending CN113867633A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111119334.7A CN113867633A (zh) 2021-09-24 2021-09-24 基于dram与nvm的异构混合内存数据处理方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111119334.7A CN113867633A (zh) 2021-09-24 2021-09-24 基于dram与nvm的异构混合内存数据处理方法、系统及存储介质

Publications (1)

Publication Number Publication Date
CN113867633A true CN113867633A (zh) 2021-12-31

Family

ID=78993577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111119334.7A Pending CN113867633A (zh) 2021-09-24 2021-09-24 基于dram与nvm的异构混合内存数据处理方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN113867633A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116700995A (zh) * 2023-08-03 2023-09-05 浪潮电子信息产业股份有限公司 一种异构内存池并发访问方法、装置、设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684463B1 (en) * 2016-01-14 2017-06-20 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Predictive block allocation in a flash device
CN107168654A (zh) * 2017-05-26 2017-09-15 华中科技大学 一种基于数据对象热度的异构内存分配方法及系统
US20180025016A1 (en) * 2016-07-19 2018-01-25 Sap Se Full system simulator and memory-aware splay tree for in-memory databases in hybrid memory systems
CN111143243A (zh) * 2019-12-19 2020-05-12 上海交通大学 一种基于nvm混合内存的缓存预取方法及系统
CN111966293A (zh) * 2020-08-18 2020-11-20 北京明略昭辉科技有限公司 一种冷热数据分析方法及系统
US20210019650A1 (en) * 2019-07-18 2021-01-21 Innogrit Technologies Co., Ltd. Systems and methods for a data storage system
CN112579778A (zh) * 2020-12-23 2021-03-30 重庆邮电大学 基于多层次的特征注意力的方面级情感分类方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684463B1 (en) * 2016-01-14 2017-06-20 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Predictive block allocation in a flash device
US20180025016A1 (en) * 2016-07-19 2018-01-25 Sap Se Full system simulator and memory-aware splay tree for in-memory databases in hybrid memory systems
CN107168654A (zh) * 2017-05-26 2017-09-15 华中科技大学 一种基于数据对象热度的异构内存分配方法及系统
US20210019650A1 (en) * 2019-07-18 2021-01-21 Innogrit Technologies Co., Ltd. Systems and methods for a data storage system
CN111143243A (zh) * 2019-12-19 2020-05-12 上海交通大学 一种基于nvm混合内存的缓存预取方法及系统
CN111966293A (zh) * 2020-08-18 2020-11-20 北京明略昭辉科技有限公司 一种冷热数据分析方法及系统
CN112579778A (zh) * 2020-12-23 2021-03-30 重庆邮电大学 基于多层次的特征注意力的方面级情感分类方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116700995A (zh) * 2023-08-03 2023-09-05 浪潮电子信息产业股份有限公司 一种异构内存池并发访问方法、装置、设备及存储介质
CN116700995B (zh) * 2023-08-03 2023-11-03 浪潮电子信息产业股份有限公司 一种异构内存池并发访问方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN111143243B (zh) 一种基于nvm混合内存的缓存预取方法及系统
Zhang et al. Hierarchical graph transformer with adaptive node sampling
Mittal A survey of techniques for architecting processor components using domain-wall memory
CN102171663A (zh) 管理缓存内容的存储
US9558123B2 (en) Retrieval hash index
US11442867B2 (en) Using a second content-addressable memory to manage memory burst accesses in memory sub-systems
US11409657B2 (en) Adaptive address tracking
US20230088638A1 (en) Adaptive Address Tracking
US9507534B2 (en) Home agent multi-level NVM memory architecture
Zhang et al. Crftl: cache reallocation-based page-level flash translation layer for smartphones
CN113867633A (zh) 基于dram与nvm的异构混合内存数据处理方法、系统及存储介质
Lee et al. Analyzing Memory Access Traces of Deep Learning Workloads for Efficient Memory Management
Park et al. Memory Access Characteristics of Neural Network Workloads and Their Implications
CN110532195A (zh) 存储器系统的工作负荷分簇及执行其的方法
WO2021047398A1 (zh) 存储块回收方法、装置、存储介质及电子设备
US11393539B2 (en) Systems and methods for determining change of read threshold voltage
US11775438B2 (en) Intelligent cache warm-up on data protection systems
JP6877381B2 (ja) 情報処理装置、情報処理方法およびプログラム
JP6873942B2 (ja) 推定装置、推定方法およびプログラム
US11769076B2 (en) Memory sub-system with a virtualized bus and internal logic to perform a machine learning operation
US11681909B2 (en) Memory component with a bus to transmit data for a machine learning operation and another bus to transmit host data
US11263156B2 (en) Memory component with a virtualized bus and internal logic to perform a machine learning operation
US11694076B2 (en) Memory sub-system with internal logic to perform a machine learning operation
CN114429776A (zh) 具有多种类型的介质的存储系统中的耐久性感知的数据放置
US9846653B2 (en) Performing write operations on main memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination