CN113836655A - 一种基于arm-fpga平台的故障检测方法、介质及系统 - Google Patents

Abstract

本发明请求保护一种基于ARM‑FPGA平台的故障检测方法、介质及系统。首先，提出一种故障诊断模型，将故障诊断过程中的数据密集型计算环节进行模块化设计，在ARM‑FPGA耦合架构下，利用FPGA的并行运算特性，将相关环节基于高带宽接口迁移至FPGA部分进行高速运算，快速生成诊断结果，提升响应速度，提高诊断过程效率。其次，在故障诊断过程的数据密集型计算环节中，采用不同的策略高效传输数据，实现FPGA对数据流的高效吞吐，提高响应速度。最后，基于FPGA可编程的特点，发明了一种任务调度算法，实现可编程逻辑器件中的逻辑资源实时动态调度以减少基于各运行任务对FPGA逻辑资源的占用所花费的等待时间，增大FPGA中逻辑资源的利用率，提高总任务的完工时间。

Description

一种基于ARM-FPGA平台的故障检测方法、介质及系统

技术领域

本发明属于机械故障诊断中软硬件协同技术领域，特别是基于ARM-FPGA双处理耦合异构平台的故障诊断过程中的快速响应方法。

背景技术

船舶螺旋桨轴系统是船舶动力装置的重要组成部分，螺旋桨轴及其衬套，轴承，轴瓦的磨损程度和损坏情况直接关系到船舶是否能够安全航行。了解和掌握船舶螺旋桨轴系统在运行过程的状态，确定其整体或局部正常或异常，早期发现故障及其原因，并能预报故障发展趋势十分必要。近年来，桨轴系统的技术水平和复杂程度不断提高，现有的依靠个人经验与备品备件的诊断维修模式方式缺乏有效的故障诊断手段，智能化预测水平低，难以快速发现并定位故障原因，诊断准确率和时效性有待提升。随着基于信号处理的故障诊断技术、大数据背景下机械智能故障诊断技术的迅速发展，面向船舶桨轴系统的基于ARM-FPGA耦合平台的故障诊断技术成为了研究热点。

ARM处理器由若干组寄存器组成，指令执行速度快，并且能够均衡地兼顾性能、功耗、代码密度、价格等几个方面，被广泛地运用于嵌入式系统开发中。利用ARM软件的可编程性，可将船舶螺旋桨轴系统故障智能诊断模型部署在ARM微处理器上，对故障进行实时诊断，提升故障处理效率。但在多数情况下，对于桨轴系统故障的诊断效率要求较高，而程序的高逻辑复杂度会对处理器的数据计算带来很大的压力，导致诊断效率受限。而采用硬件来执行复杂的数学功能、将数据从一个地方转移到另一个地方，以及多次执行同样的操做等，将会获得更快的执行速度。FPGA作为一种半定制电路，其中包含的逻辑单元是可编程的，可针对特定的应用而定制硬件，利用FPGA中现有的硬件资源来加速软件代码中的瓶颈部分，故障诊断效率将会得到显著的提升。

耦合的ARM-FPGA系统得益于ARM处理器内核和FPGA架构之间的高带宽接口，可以将数据密集型计算分配至可编程逻辑部分中作为硬件加速任务执行。尽管当前已经存在一些硬件/软件调度策略和算法，但对于机械系统故障智能诊断模型，目前尚未实现故障诊断过程中数据计算任务的有效分配和调度。因此，系统何时、何地、以及如何执行合理的操作是一个值得关注的问题。

发明内容

针对背景技术中所提到的问题，大部分研究并未对故障诊断场景中ARM-FPGA平台的优化及应用做进一步研究，本发明针对桨轴系统故障诊断效率要求高的需求，建立了新型故障诊断模型，将故障诊断过程中的数据密集型计算环节进行模块化设计，在ARM-FPGA耦合架构下，FPGA被视为独立的高速运算单元，并将相关环节基于高带宽接口迁移至FPGA部分进行高速运算，快速生成诊断结果，大大提升响应速度，提高诊断过程的执行效率。提出了一种基于ARM-FPGA平台的故障检测方法、介质及系统。本发明的技术方案如下：

一种基于ARM-FPGA平台的故障检测方法，其包括以下步骤：

建立面向桨轴系统的故障诊断方法模型，其中，故障诊断方法模型对数据密集型计算环节进行了模块化设计，并采用FPGA作为独立的高速运算单元进行计算加速；

基于ARM-FPGA平台根据两个相邻计算任务间数据流输出与输入的匹配方式的特点，在故障诊断过程的数据密集型计算环节中，采用不同的策略高效传输数据；

基于FPGA可编程的特点，通过优化软硬件任务调度算法，采用FPGA独立高速运算单元计算加速方法，实现可编程逻辑器件中的逻辑资源实时动态调度。

进一步的，所述建立面向桨轴系统的故障诊断方法模型，具体包括如下步骤：

(1)通过部署在桨轴系统上的传感器采集得到原始数据；

(2)经过无用数据剔除及数据融合后，将处理好的数据上传至数据库；

(3)调用数据库中的数据，完成系统结构的划分，绘制系统的结构框图，并对信号的传递方向、故障模式、以及故障是否可测在内的框图属性进行设置；

(4)通过对所研究系统故障-测试相关矩阵的分析，即统计分析或者布尔“或”运算，计算得到系统的故障检测率、故障隔离率和模糊组在内的静态分析属性；计算得到加权故障检测率、加权故障隔离率和测试序列在内的动态分析属性，将静态分析与动态分析计算过程分别进行模块化设计；

(5)针对数据密集型计算环节，将计算任务高效传输至FPGA，FPGA作为独立的高速运算单元进行计算加速。

进一步的，所述计算得到系统的故障检测率、故障隔离率和模糊组在内的静态分析属性；计算得到加权故障检测率、加权故障隔离率和测试序列在内的动态分析属性，

静态测试性分析是指通过对所研究系统故障-测试相关矩阵的分析(统计分析或者布尔“或”运算等)，得到系统的固有测试属性的一种分析方法。静态测试性分析仅由系统的故障测试相关关系决定，不受其他外界因素影响。

静态测试性分析相关指标

各指标具体概念如下：

(1)故障检测率(FDR,Fault Detection Rate)：用规定的方法正确检测到的故障数与故障总数之比，用百分数表示。

(2)故障隔离率(FIR,Fault Isolation Rate)：用规定的方法将检测到的故障正确隔离到不大于规定模糊度的故障数与检测到的故障数之比，用百分数表示。

(3)未检测故障：不能被已选用的测试所识别的故障源。

(4)冗余测试：一组具有相同检测特征的测试，能检测到一组相同的故障源。

(5)模糊组：一组具有相同可检测故障特征的故障源，能被同一组测试检测到。

各指标具体计算方法如下：

(1)故障检测率的计算公式：

其中，M、N分别代表的是故障-测试相关矩阵中非零行的行数与总行数。

(2)故障隔离率的计算公式：

其中，m、n分别代表的是故障-测试相关矩阵中所有故障表征唯一的行数与总函数。

(3)未检测故障：如果相关矩阵D中存在全零行，则该行所对应的故障即为未检测故障。

(4)模糊组：比较相关矩阵D中各行，如果有Fi＝Fj(i≠j)，则对应的故障时不可区分的，可作为一个模糊组处理，并合并为一行

(5)冗余测试：比较相关矩阵D中各列，如果有Ti＝Tj(i≠j)，则对应的测试互为冗余测试。

动态测试性分析除了受所分析系统的故障-测试相关矩阵的影响，还要考虑故障率、测试代价、测试需要的时间等。因此，其分析结果具有一定的不确定性、动态性。系统的动态测试性分析主要参数包括加权故障检测率、加权故障隔离率和测试序列等。

除了静态测试性分析中根据相关矩阵中的行向量来计算检测率和隔离率外，还可以根据每种故障源实际的故障率来计算检测率和隔离率。由于通过这种方式计算得到的故障检测率和隔离率与故障率有着密切的联系，也为了与静态分析中的故障检测率和隔离率加以区分，因此称之为加权故障检测率和加权故障隔离率。

(1)加权故障检测率(Weighted FDR)

其中，λ表示系统中可能发生故障(无论其能否被检测到)的所有故障源的故障率之和；λ_D表示系统中能够被检测到的故障率之和；λ_Di表示能够被检测到的每个故障源的故障率(故障测试相关矩阵中，第i个非零行的故障率)；i表示各个故障源的故障率；n表示能够被检测到的故障源的个数(相关矩阵中非零行的行数)；m表示系统可能发生故障的故障源的总数(相关矩阵的总行数)。

(2)加权的故障隔离率(Weighted FIR)

其中，λ₀是系统的完好系数(系统无故障状态的概率)，λ_i表示各个故障源的故障率；λ_k是每个可以隔离的故障源的故障率(相关矩阵中，第k个无重复行所对应的概率)，M表示能够被隔离出的故障源的个数(相关矩阵中无重复行的行数)，N表示系统可能发生故障的故障源的总数(相关矩阵的总行数)。

进一步的，所述采用不同的策略高效传输数据，具体包括：

(1)在进行故障诊断过程中的数据密集型计算环节时，ARM-FPGA平台判别两个相邻计算任务间数据流输出与输入的匹配方式；

(2)若任务T_j中计算的返回值P将作为任务T_j+1的输入参数，则此类参数通过AXILite进行仅参数的传输；对于需要传输完整数据集的任务，如果数据流将按照输出时的顺序进行处理，则直接转发数据流，执行并行化的操作；如果数据流处理顺序不定，则该数据流将先缓存至DDR内存中，随后再被下一个计算任务调用；

(3)独立高速运算单元计算完成后，将通过同样的流程将计算结果高效传回，快速获得诊断结果。

进一步的，所述并行化操作的定义为：在任务T_j中计算完可流式传输数据集S＝[S₁,S₂,…,S_n]中的第i个数据后，紧后任务T_j+1立即计算S中的第i+1个数据；当i＝0时，任务T_j+1尚处于空闲状态，当任务T_j计算完S中的第1个数据S₁后，即当i＝1时，任务T_j+1开始接收S中的第1个数据S₁，同时任务T_j开始计算S中的第2个数据S₂，该过程不断循环，直到任务T_j计算完S中的第n个数据S_n后，任务T_j+1开始接收数据S_n。

进一步的，所述FPGA独立高速运算单元计算加速方法，包括如下步骤：

(1)将FPGA总逻辑资源划分为若干个包含不同的函数功能的逻辑区域即黑盒；

(2)建立资源调用头文件，编写系统的头文件，使驱动程序能进行重新配置并调用相应的黑盒用于加速任务；

(3)建立资源调用头文件，编写系统的头文件，使驱动程序能进行重新配置并调用相应的黑盒用于加速任务；

(4)判断黑盒，当所执行的任务需要的组件存在于对应的黑盒时，则执行步骤(5)；不存在对应的黑盒时，则执行步骤(6)；

(5)调用头文件可获取相应的黑盒的地址和接口，直到所执行任务运行结束，此逻辑区域才被释放即硬件线程结束；

(6)硬件资源预重构；资源调用头文件根据当前任务的硬件需求对逻辑区域进行重组，通过资源调用文件，在任务到来之前用适当的硬件模块重新配置区域即组件新的黑盒，一旦任务被激活，将立即执行，执行完成，重新返回步骤(4)进行判定，直到所有任务完成。

一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现所述的基于ARM-FPGA平台的故障检测方法。

一种基于ARM-FPGA平台的故障检测系统，其包括：

建模模块：用于建立面向桨轴系统的故障诊断方法模型，其中，故障诊断方法模型对数据密集型计算环节进行了模块化设计，并采用FPGA作为独立的高速运算单元进行计算加速；

传输模块：基于ARM-FPGA平台根据两个相邻计算任务间数据流输出与输入的匹配方式的特点，在故障诊断过程的数据密集型计算环节中，采用不同的策略高效传输数据；

加速模块：基于FPGA可编程的特点，通过优化软硬件任务调度算法，采用FPGA独立高速运算单元计算加速方法，实现可编程逻辑器件中的逻辑资源实时动态调度。

本发明的优点及有益效果如下：

1、本发明针对机械故障，特别是桨轴系统故障诊断问题，提出了新型故障诊断方法模型，其中，对数据密集型计算环节进行了模块化设计，并采用FPGA作为独立的高速运算单元进行计算加速。

2、基于ARM-FPGA平台可根据两个相邻计算任务间数据流输出与输入的匹配方式的特点，在故障诊断过程的数据密集型计算环节中，采用不同的策略高效传输数据，实现独立的高速运算单元对数据流的高效吞吐，提高响应速度。

3、基于FPGA可编程的特点，采用硬件模块的重用避免了重新配置的过程，有助于减少整体执行时间并降低配置数据传输对内存带宽的影响。通过优化软硬件任务调度算法，实现可编程逻辑器件中的逻辑资源实时动态调度，以减少基于ARM-FPGA平台的故障诊断系统中各任务对处理器的占用所花费的等待时间，增大FPGA中逻辑资源的利用率，提高总任务的完工时间，其中，任务指的是程序运行中的各个子程序，总任务完工时间指的是完成一次诊断所花费的时间。

附图说明

图1是本发明提供优选实施例新型故障诊断模型框图；

图2表示三种不同的高效数据传输方式；

图3表示可流式传输数据集并行化操作1；

图4表示可流式传输数据集并行化操作2；

图5表示基于ARM-FPGA的故障诊断系统耦合方式；

图6表示可编程逻辑器件中的逻辑资源实时动态调度；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

实际上，在所有需要使用FPGA作为运算加速处理器的场景中，特别是需要任务调度的场景中，本发明皆可应用。本案例领域的技术人员可以根据说明书轻易了解本发明方法的特点和功能。

本发明针对桨轴系统机械故障诊断问题，提出了一种快速响应的基于ARM-FPGA平台的故障诊断方法。基于新型故障诊断方法模型，通过AXI HP接口的ARM与FPGA架构之间的高带宽接口，将诊断过程中数据密集型计算任务分配至独立高速运算单元中作为硬件加速任务执行；通过优化软硬件任务调度算法，实现可编程逻辑器件中的逻辑资源实时动态调度，减少了重新配置的过程，提高了响应速度。包含如下具体步骤：

1、通过部署在桨轴系统上的传感器采集得到原始数据，经过无用数据剔除及数据融合后，将处理好的数据上传至数据库；系统建模功能分析及调用数据库中的数据，完成系统结构的划分，绘制系统的结构框图，并对信号的传递方向、故障模式、以及故障是否可测等框图属性进行设置；之后选择静态分析和动态分析，生成诊断策略。整个故障诊断模型被部署在ARM-FPGA耦合系统中。其中，系统建模功能使用标准化的形式对系统或设备的组成单元、信号、故障模式、故障率、测试以及它们之间的相互关系进行描述的过程，用这种方法对系统的测试性进行描述和表达后，可以方便地使用计算机进行辅助分析，并可以根据分析结果自动生成测试方法与故障模式之间的依存关系及诊断测试策略，有效的提高了故障诊断的效率。其中，静态分析可获取系统的故障检测率、故障隔离率和模糊组等指标。通过对所研究系统故障-测试相关矩阵的分析(统计分析或者布尔“或”运算等)，得到系统的固有测试属性；动态测试性分析除了受所分析系统的故障-测试相关矩阵的影响，还要考虑故障率、测试代价、测试需要的时间等。动态测试性分析主要参数包括加权故障检测率、加权故障隔离率和测试序列等。根据静态分析与动态分析的特征，两种分析中的计算过程可被视为密集的数据计算过程，因此可将静态分析过程及动态分析过程分别进行模块化设计，并接入高速独立运算单元(FPGA)，分担ARM处理器的数据计算压力，降低时延。新型故障诊断模型框图如图1所示。

2、为实现独立高速运算单元能够快速地接收和输出数据流，ARM-FPGA平台能够满足能够以不同的方式高效传输数据。如图2中(a)所示，若任务T_j中计算的返回值P将作为任务T_j+1的输入参数，则此类参数通过AXI Lite进行仅参数的传输；对于需要传输完整数据集的任务，则需要通过AXI StreamInterconnect传输，如果数据流将按照输出时的顺序进行处理，则该数据流是可流式传输的(图2中(b))；如果处理顺序不定，则该数据流是不可流式传输的(图2中(c))，必须先缓存至DDR内存中。在故障诊断过程的数据密集型计算环节中，如果前一个任务产生的数据流在后继任务中将按同样的顺序进行处理，那么系统将该组数据判断为可流式传输的数据，则可以直接转发数据流，执行并行化的操作。

并行化操作的定义为：在任务T_j中计算完可流式传输数据集S＝[S₁,S₂,…,S_n]中的第i个数据后，其紧后任务T_j+1立即计算S中的第i+1个数据。当i＝0时，任务T_j+1尚处于空闲状态，当任务T_j计算完S中的第1个数据S₁后，即当i＝1时，任务T_j+1开始接收S中的第1个数据S₁，同时任务T_j开始计算S中的第2个数据s₂，该过程不断循环，直到任务T_j计算完S中的第n个数据s_n后，任务T_j+1开始接收数据s_n，假设计算一个数据需要花费的单位时间为t，则经过一个单位的处理时间后，即i＝n时，可流式传输数据集S传输完成。举例来说，宽度为5的可流式传输数据集S的并行化操作如图3所示。对于宽度为5的可流式传输数据集S来说，传输任务的理想耗时为5t，实际传输任务耗时为6t，延迟为t，相比传统的对DDR存储器的回写和读取式传输方式，假设在理想状态下，不考虑对于DDR的读与写的耗时，延迟也可降低4t，减少了传输任务的总完工时间(从开始传输到传输结束的时间)。对于故障诊断过程的计算环节中，对于具有可流式传输特征的数据采用并行化操作减少了对DDR存储器的回写和读取次数，从而减少了I/O操作，提升了故障诊断响应速度。

3、基于ARM-FPGA的故障诊断系统耦合方式如图5，此结构具有处理系统(PS)和可编程逻辑(PS)。该平台提供了n个可重新配置的区域，其中可以放置用于加速任务执行的硬件模块。

由于每个可重配置区域接口都存在FPGA架构中的布线和资源开销，若给每个任务都划定固定的逻辑资源，则对于某些区域占用率高，而另一些区域空闲，大量出现类似区域会降低整体资源使用效率，增大故障检测的延迟以及总任务完工时间。因此，最好的方式就是保持硬件逻辑资源的低分解级别，创建能够联合执行多个计算步骤的更大硬件模块和区域，增大硬件资源的灵活性。

具体步骤如下：

步骤一：在第一节提到的机械故障诊断模型中，筛选出静态分析部分与动态分析部分，并且在第二节中已将这两个部分外包并在可编程逻辑(FPGA)中作为硬件加速任务执行。

步骤二：将FPGA总逻辑资源划分为若干个小的逻辑区域，每一个小的逻辑区域可描述为一个黑盒，分别包含不同的函数功能。

步骤三：建立资源调用头文件，编写系统的头文件，使驱动程序能进行重新配置并调用相应的黑盒用于加速任务。

步骤四：判断黑盒。当所执行的任务需要的执行组件存在于对应的黑盒(例如所执行任务只需要加法器而存在执行加法器的黑盒)时，则执行步骤五；当不存在对应的黑盒时，则执行步骤六。

步骤五：调用头文件可获取相应的黑盒的地址和接口，直到所执行任务运行结束，此逻辑区域才被释放(或硬件线程结束)。

步骤六：硬件资源预重构。资源调用头文件可根据当前任务的硬件需求对逻辑区域进行重组，通过资源调用文件，在任务到来之前用适当的硬件模块重新配置区域(组件新的黑盒)来节约配置时间，一旦任务被激活，将立即执行。执行完成，重新返回步骤四进行判定，直到所有任务完成。

通过以上步骤优化故障诊断系统中的任务调度，充分利用FPGA在执行任务时其周期保持能力稳定性高以及进程调度方式为非抢占式的级别优先的特点。提高FPGA中逻辑资源的利用率，缩短总任务的完工时间。流程图如图6。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (8)

1.一种基于ARM-FPGA平台的故障检测方法，其特征在于，包括以下步骤：

建立面向桨轴系统的故障诊断方法模型，其中，故障诊断方法模型对数据密集型计算环节进行了模块化设计，并采用FPGA作为独立的高速运算单元进行计算加速；

基于ARM-FPGA平台根据两个相邻计算任务间数据流输出与输入的匹配方式的特点，在故障诊断过程的数据密集型计算环节中，采用不同的策略高效传输数据；

基于FPGA可编程的特点，通过优化软硬件任务调度算法，采用FPGA独立高速运算单元计算加速方法，实现可编程逻辑器件中的逻辑资源实时动态调度。

2.根据权利要求1所述的一种基于ARM-FPGA平台的故障检测方法，其特征在于，所述建立面向桨轴系统的故障诊断方法模型，具体包括如下步骤：

(1)通过部署在桨轴系统上的传感器采集得到原始数据；

(2)经过无用数据剔除及数据融合后，将处理好的数据上传至数据库；

(3)调用数据库中的数据，完成系统结构的划分，绘制系统的结构框图，并对信号的传递方向、故障模式、以及故障是否可测在内的框图属性进行设置；

(4)通过对所研究系统故障-测试相关矩阵的分析，即统计分析或者布尔“或”运算，计算得到系统的故障检测率、故障隔离率和模糊组在内的静态分析属性；计算得到加权故障检测率、加权故障隔离率和测试序列在内的动态分析属性，将静态分析与动态分析计算过程分别进行模块化设计；

(5)针对数据密集型计算环节，将计算任务高效传输至FPGA，FPGA作为独立的高速运算单元进行计算加速。

3.根据权利要求2所述的一种基于ARM-FPGA平台的故障检测方法，其特征在于，所述计算得到系统的故障检测率、故障隔离率和模糊组在内的静态分析属性；计算得到加权故障检测率、加权故障隔离率和测试序列在内的动态分析属性，

静态测试性分析是指通过对所研究系统故障-测试相关矩阵的分析(统计分析或者布尔“或”运算等)，得到系统的固有测试属性的一种分析方法。静态测试性分析仅由系统的故障测试相关关系决定，不受其他外界因素影响。

静态测试性分析相关指标

各指标具体概念如下：

(1)故障检测率(FDR,Fault Detection Rate)：用规定的方法正确检测到的故障数与故障总数之比，用百分数表示。

(2)故障隔离率(FIR,Fault Isolation Rate)：用规定的方法将检测到的故障正确隔离到不大于规定模糊度的故障数与检测到的故障数之比，用百分数表示。

(3)未检测故障：不能被已选用的测试所识别的故障源。

(4)冗余测试：一组具有相同检测特征的测试，能检测到一组相同的故障源。

(5)模糊组：一组具有相同可检测故障特征的故障源，能被同一组测试检测到。

各指标具体计算方法如下：

(1)故障检测率的计算公式：

其中，M、N分别代表的是故障-测试相关矩阵中非零行的行数与总行数。

(2)故障隔离率的计算公式：

其中，m、n分别代表的是故障-测试相关矩阵中所有故障表征唯一的行数与总函数。

(3)未检测故障：如果相关矩阵D中存在全零行，则该行所对应的故障即为未检测故障。

(4)模糊组：比较相关矩阵D中各行，如果有Fi＝Fj(i≠j)，则对应的故障时不可区分的，可作为一个模糊组处理，并合并为一行

(5)冗余测试：比较相关矩阵D中各列，如果有Ti＝Tj(i≠j)，则对应的测试互为冗余测试。

动态测试性分析除了受所分析系统的故障-测试相关矩阵的影响，还要考虑故障率、测试代价、测试需要的时间等。因此，其分析结果具有一定的不确定性、动态性。系统的动态测试性分析主要参数包括加权故障检测率、加权故障隔离率和测试序列等。

除了静态测试性分析中根据相关矩阵中的行向量来计算检测率和隔离率外，还可以根据每种故障源实际的故障率来计算检测率和隔离率。由于通过这种方式计算得到的故障检测率和隔离率与故障率有着密切的联系，也为了与静态分析中的故障检测率和隔离率加以区分，因此称之为加权故障检测率和加权故障隔离率。

(1)加权故障检测率(Weighted FDR)

其中，λ表示系统中可能发生故障(无论其能否被检测到)的所有故障源的故障率之和；λ_D表示系统中能够被检测到的故障率之和；λ_Di表示能够被检测到的每个故障源的故障率(故障测试相关矩阵中，第i个非零行的故障率)；i表示各个故障源的故障率；n表示能够被检测到的故障源的个数(相关矩阵中非零行的行数)；m表示系统可能发生故障的故障源的总数(相关矩阵的总行数)。

(2)加权的故障隔离率(Weighted FIR)

其中，λ₀是系统的完好系数(系统无故障状态的概率)，λ_i表示各个故障源的故障率；λ_k是每个可以隔离的故障源的故障率(相关矩阵中，第k个无重复行所对应的概率)，M表示能够被隔离出的故障源的个数(相关矩阵中无重复行的行数)，N表示系统可能发生故障的故障源的总数(相关矩阵的总行数)。

4.根据权利要求2所述的一种基于ARM-FPGA平台的故障检测方法，其特征在于，所述采用不同的策略高效传输数据，具体包括：

(1)在进行故障诊断过程中的数据密集型计算环节时，ARM-FPGA平台判别两个相邻计算任务间数据流输出与输入的匹配方式；

(2)若任务T_j中计算的返回值P将作为任务T_j+1的输入参数，则此类参数通过AXI Lite进行仅参数的传输；对于需要传输完整数据集的任务，如果数据流将按照输出时的顺序进行处理，则直接转发数据流，执行并行化的操作；如果数据流处理顺序不定，则该数据流将先缓存至DDR内存中，随后再被下一个计算任务调用；

(3)独立高速运算单元计算完成后，将通过同样的流程将计算结果高效传回，快速获得诊断结果。

5.根据权利要求4所述的一种基于ARM-FPGA平台的故障检测方法，其特征在于，所述并行化操作的定义为：在任务T_j中计算完可流式传输数据集S＝[s₁,s₂,…,s_n]中的第i个数据后，紧后任务T_j+1立即计算S中的第i+1个数据；当i＝0时，任务T_j+1尚处于空闲状态，当任务T_j计算完S中的第1个数据S₁后，即当i＝1时，任务T_j+1开始接收S中的第1个数据s₁，同时任务T_j开始计算S中的第2个数据s₂，该过程不断循环，直到任务Tj计算完S中的第n个数据s_n后，任务T_j+1开始接收数据s_n。

6.根据权利要求5所述的一种基于ARM-FPGA平台的故障检测方法，其特征在于，所述FPGA独立高速运算单元计算加速方法，包括如下步骤：

(1)将FPGA总逻辑资源划分为若干个包含不同的函数功能的逻辑区域即黑盒；

(2)建立资源调用头文件，编写系统的头文件，使驱动程序能进行重新配置并调用相应的黑盒用于加速任务；

(3)建立资源调用头文件，编写系统的头文件，使驱动程序能进行重新配置并调用相应的黑盒用于加速任务；

(4)判断黑盒，当所执行的任务需要的组件存在于对应的黑盒时，则执行步骤(5)；不存在对应的黑盒时，则执行步骤(6)；

(5)调用头文件可获取相应的黑盒的地址和接口，直到所执行任务运行结束，此逻辑区域才被释放即硬件线程结束；

(6)硬件资源预重构；资源调用头文件根据当前任务的硬件需求对逻辑区域进行重组，通过资源调用文件，在任务到来之前用适当的硬件模块重新配置区域即组件新的黑盒，一旦任务被激活，将立即执行，执行完成，重新返回步骤(4)进行判定，直到所有任务完成。

7.一种计算机可读存储介质，其特征在于，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现如权利要求1～6任一项所述的基于ARM-FPGA平台的故障检测方法。

8.一种基于ARM-FPGA平台的故障检测系统，其特征在于，包括：

建模模块：用于建立面向桨轴系统的故障诊断方法模型，其中，故障诊断方法模型对数据密集型计算环节进行了模块化设计，并采用FPGA作为独立的高速运算单元进行计算加速；

传输模块：基于ARM-FPGA平台根据两个相邻计算任务间数据流输出与输入的匹配方式的特点，在故障诊断过程的数据密集型计算环节中，采用不同的策略高效传输数据；

加速模块：基于FPGA可编程的特点，通过优化软硬件任务调度算法，采用FPGA独立高速运算单元计算加速方法，实现可编程逻辑器件中的逻辑资源实时动态调度。

Images