CN113836069A - 芯片、引脚操作方法、可读存储介质和电子设备 - Google Patents
芯片、引脚操作方法、可读存储介质和电子设备 Download PDFInfo
- Publication number
- CN113836069A CN113836069A CN202111166240.5A CN202111166240A CN113836069A CN 113836069 A CN113836069 A CN 113836069A CN 202111166240 A CN202111166240 A CN 202111166240A CN 113836069 A CN113836069 A CN 113836069A
- Authority
- CN
- China
- Prior art keywords
- output
- target
- bit
- pin
- output register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
本发明实施例提供了一种芯片、引脚操作方法、存储介质和设备,涉及电子技术领域,芯片包括控制器和GPIO引脚,以及与目标GPIO引脚对应的第一输出寄存器,第一输出寄存器中的第一目标位与目标GPIO引脚连接,并且第一输出寄存器未连接除目标GPIO引脚之外的其他GPIO引脚;控制器与第一输出寄存器连接,用于在获取到控制目标GPIO引脚的位数据的情况下,若位数据的操作地址与第一输出寄存器对应,则向第一目标位写入位数据,以改变目标GPIO引脚的状态。为GPIO引脚配置一个独立的输出寄存器,在操作GPIO引脚时,可以直接向GPIO引脚对应的输出寄存器中写入数据,并不需要从输出寄存器中读取数据,可以简化GPIO引脚的操作过程。
Description
技术领域
本发明涉及电子技术领域,特别是涉及一种芯片、引脚操作方法、可读存储介质和电子设备。
背景技术
芯片中通常设置有控制器、输出寄存器和通用输入/输出(General PurposeInput Output,GPIO)引脚。控制器与输出寄存器连接,输出寄存器与GPIO引脚连接,GPIO引脚用于连接芯片外部的电路模块,控制器可以通过改变输出寄存器中某一位的值,改变与该位连接的GPIO引脚的状态,实现与外部电路模块的交互。
在先技术中,控制器通过按位操作的方式操作GPIO引脚,当控制器需要改变某个GPIO引脚的状态时,首先需要确定该GPIO引脚对应的输出寄存器,输出寄存器中的目标位与该GPIO引脚连接,然后从输出寄存器中读取存储的字节数据,将字节数据中的目标位修改之后,将修改得到的字节数据再次写入输出寄存器,以改变该GPIO引脚的状态。如上所述,通过按位操作的方式操作GPIO引脚时,需要先从输出寄存器中读取数据,然后修改数据,最后将修改得到的数据再次写入输出寄存器,操作比较繁琐。
发明内容
鉴于上述问题,提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种芯片、引脚操作方法、可读存储介质和电子设备,以解GPIO引脚操作比较繁琐的问题。
为了解决上述问题,本发明实施例公开了一种芯片,包括:控制器和多个通用输入/输出引脚,以及与目标通用输入/输出引脚对应的第一输出寄存器;
所述第一输出寄存器中的第一目标位与所述目标通用输入/输出引脚连接,并且所述第一输出寄存器未连接除所述目标通用输入/输出引脚之外的其他通用输入/输出引脚;
所述控制器与所述第一输出寄存器连接,用于在获取到控制所述目标通用输入/输出引脚的位数据的情况下,若所述位数据的操作地址与所述第一输出寄存器对应,则向所述第一目标位写入所述位数据,以改变所述目标通用输入/输出引脚的状态。
可选地,还包括与所述目标通用输入/输出引脚对应的第二输出寄存器;
所述第二输出寄存器中的第二目标位与所述目标通用输入/输出引脚连接,并与所述第一目标位连接;
所述控制器还用于在获取到所述位数据的情况下,若所述位数据的操作地址与所述第二输出寄存器对应,则向所述第二目标位写入所述位数据,以将所述位数据同步写入与所述第二目标位相连接的所述第一目标位,并改变所述目标通用输入/输出引脚的状态。
可选地,所述第二输出寄存器中除所述第二目标位之外的其他位与除所述目标通用输入/输出引脚之外的其他通用输入/输出引脚连接。
可选地,还包括与所述目标通用输入/输出引脚对应的输出驱动器;
所述第一目标位和所述第二目标位分别与所述输出驱动器的输入端连接,所述输出驱动器的输出端与所述目标通用输入/输出引脚连接。
可选地,还包括与所述目标通用输入/输出引脚对应的第一输出驱动器和第二输出驱动器;
所述第一目标位与所述第一输出驱动器的输入端连接,所述第一输出驱动器的输出端与所述目标通用输入/输出引脚连接;
所述第二目标位与所述第二输出驱动器的输入端连接,所述第二输出驱动器的输出端与所述目标通用输入/输出引脚连接。
本发明实施例还公开了一种引脚操作方法,应用于如上所述的芯片中的控制器,所述方法包括:
获取用于控制所述目标通用输入/输出引脚的位数据;
在所述位数据的操作地址与所述第一输出寄存器对应的情况下,向所述第一目标位写入所述位数据,以改变所述目标通用输入/输出引脚的状态。
可选地,所述向所述第一目标位写入所述位数据,包括:
向所述第一输出寄存器中写入字节数据;所述字节数据中的每一位与所述位数据相同,或者所述字节数据中与所述第一目标位相同位置的数据与所述位数据相同。
可选地,所述芯片中还包括与所述目标通用输入/输出引脚对应的第二输出寄存器;所述第二输出寄存器中的第二目标位与所述目标通用输入/输出引脚连接,并与所述第一目标位连接;所述方法还包括:
在所述位数据的操作地址与所述第二输出寄存器对应的情况下,向所述第二目标位写入所述位数据,以将所述位数据同步写入与所述第二目标位相连接的所述第一目标位,并改变所述目标通用输入/输出引脚的状态。
本发明实施例公开了一种可读存储介质,其上存储有计算机程序,所述计算机程序被芯片中的控制器执行时实现如上所述的方法。
本发明实施例还公开了一种电子设备,包括如上所述的芯片。
本发明实施例包括以下优点:芯片包括控制器和多个通用输入/输出引脚,以及与目标通用输入/输出引脚对应的第一输出寄存器,第一输出寄存器中的第一目标位与目标通用输入/输出引脚连接,并且第一输出寄存器未连接除目标通用输入/输出引脚之外的其他通用输入/输出引脚;控制器与第一输出寄存器连接,用于在获取到控制目标通用输入/输出引脚的位数据的情况下,若位数据的操作地址与第一输出寄存器对应,则向第一目标位写入位数据,以改变目标通用输入/输出引脚的状态。为GPIO引脚配置一个独立的输出寄存器,在操作GPIO引脚时,可以直接向GPIO引脚对应的输出寄存器中写入数据,并不需要从输出寄存器中读取数据,可以简化GPIO引脚的操作过程。
附图说明
图1示出了本发明实施例中的一种芯片的结构示意图;
图2示出了本发明实施例中的另一种芯片的结构示意图;
图3示出了本发明实施例中的又一种芯片的结构示意图;
图4示出了本发明实施例中的又一种芯片的结构示意图;
图5示出了本发明实施例中的一种引脚操作方法的步骤流程图;
图6示出了本发明实施例中的一种电子设备的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
在先技术中,芯片中的每个输出寄存器连接有多个GPIO引脚,在改变目标GPIO引脚的状态时,为了避免改变其他GPIO引脚的状态,需要先从目标GPIO引脚对应的输出寄存器中读取输出寄存器中存储的整个字节数据,然后将字节数据中与目标GPIO引脚对应的位数据(位数据指的是一位二进制数据)修改之后,得到新的字节数据,将新的字节数据写入输出寄存器中,以改变与输出寄存器中的目标位连接的目标GPIO引脚的状态,而不改变输出寄存器中的其他位连接的GPIO引脚的状态。
本发明实施例的核心构思之一在于:为芯片中的目标GPIO引脚配置一个单独的输出寄存器,该输出寄存器未连接除目标GPIO引脚之外的其他GPIO引脚,在操作目标GPIO引脚时,由于输出寄存器未连接其他GPIO引脚,可以直接向输出寄存器写入数据,改变目标GPIO引脚的状态,并不会改变其他GPIO引脚的状态,整个操作过程并不需要从寄存器中读取数据,简化了GPIO引脚的操作过程。
参照图1,示出了本发明实施例中的一种芯片的结构示意图,芯片中包括控制器和多个通用输入/输出引脚,以及与目标通用输入/输出引脚对应的第一输出寄存器。
本实施例中,第一输出寄存器中的第一目标位与目标通用输入/输出引脚连接,并且第一输出寄存器未连接除目标通用输入/输出引脚之外的其他通用输入/输出引脚;控制器与第一输出寄存器连接,用于在获取到控制目标通用输入/输出引脚的位数据的情况下,若位数据的操作地址与第一输出寄存器对应,则向第一目标位写入位数据,以改变目标通用输入/输出引脚的状态。
示例性地,芯片可以是中央处理器(Central Processing Unit,CPU),CPU中通常集成有多个GPIO引脚,用于连接CPU外部的电路模块或外部设备。CPU可以通过操作GPIO引脚,实现信号的输入或输出,以控制CPU外部的电路模块。CPU中还可以包括运算器、寄存器组和内部总线等,内部总线用于连接CPU中的控制器、运算器和寄存器组等各组成部分,控制器可以从CPU所在电子设备中的内存中读取指令,对指令进行译码和测试,产生相应的控制命令,以控制CPU中各部分动作。运算器可以接收控制器发送的控制命令和数据,进行算术逻辑运算。寄存器组中包括一定数量的寄存器,可以存储指令和运算器运算过程的数据等。CPU中可以包括多个输出寄存器和多个GPIO引脚,输出寄存器可以是寄存器组中的部分寄存器,也可是单独设置的寄存器。
结合图1所示,CPU中包括控制器101、输出寄存器102和GPIO引脚103,输出寄存器102中可以存储一个字节、8位的二进制数据,控制器101与输出寄存器102连接,可以向输出寄存器102写入二进制数据。目标GPIO引脚即图1所示的GPIO引脚103,第一输出寄存器即图1所示的输出寄存器102,输出寄存器中102中的第7位即第一目标位。输出寄存器102中的第7位与GPIO引脚103连接,当该位被写入1时,GPIO引脚103的输出状态为与1对应的高电平,当该位被写入0时,GPIO引脚103的输出状态为与0对应的低电平。输出寄存器102中仅第7位连接有GPIO引脚103,其他位未连接GPIO引脚。当CPU中的运算器运算产生控制GPIO引脚103的状态的位数据时,若位数据的操作地址为输出寄存器102的地址,控制器可以根据位数据的操作地址,从多个输出寄存器中确定输出寄存器102,然后向输出寄存器102中的第7位写入该位数据,以改变与第7位相连接的GPIO引脚103的状态。例如,输出寄存器102的地址为1000H,1000H为十六进制的地址数据,控制器101在操作GPIO引脚103的过程中,当控制器101获取得指令中包括的操作地址为1000H,运算器产生的位数据为二进制数据0时,控制器101首先可以通过操作地址1000H,从多个输出寄存器中确定输出寄存器102,然后将二进制数据0写入输出寄存器102中的第7位。此时,与输出寄存器102中的第7位连接的GPIO引脚103的状态被改变为低电平。
可选地,控制器在向第一目标位写入位数据时,可以通过如下方式实现:
向第一输出寄存器中写入字节数据;字节数据中的每一位与位数据相同,或者字节数据中与第一目标位相同位置的数据与位数据相同。
结合上述举例,控制器在向输出寄存器102中的第7位写入二进制数据0时,可以向输出寄存器102中写入一个字节、8位的二进制数据“00000000”,字节数据中的每一位均为二进制数据0。或者可以向输出寄存器102中写入二进制数据“11111101”,字节数据中的第7位为0即可。由于输出寄存器102仅与GPIO引脚103连接,因此控制器向输出寄存器102中写入字节数据“00000000”和“11111101”时,并不会改变其他GPIO引脚的状态。
相反的,若输出寄存器102中的每一位连接一个GPIO引脚,若控制器需要改变与第7位连接的GPIO引脚103的状态时,为了避免改变与其他位连接的GPIO引脚的状态,需要先从输出就寄存器102中读取输出寄存器102中存储的一个字节的二进制数据,然后将读取的字节数据中的第7位修改为0,然后将修改得到的字节数据写入输出寄存器102,以保持其他位连接的GPIO引脚的状态,只改变第7位连接的GPIO引脚103的状态,操作过程比较繁琐。而本实施例中,由于输出寄存器102仅连接GPIO引脚103,可以直接向输出寄存器102写入一个字节数据,字节数据中的第7位为0即可改变GPIO引脚103的状态,并不会改变其他GPIO引脚的状态。
本发明实施例中,在操作GPIO引脚时,可以直接向GPIO引脚对应的寄存器中写入字节数据,并不需要读取数据和修改数据,可以简化CPIO引脚的操作流程。
可选地,芯片中还可以包括与目标通用输入/输出引脚对应的第二输出寄存器;第二输出寄存器中的第二目标位与目标通用输入/输出引脚连接,并与第一目标位连接;控制器还用于在获取到位数据的情况下,若位数据的操作地址与第二输出寄存器对应,则向第二目标位写入位数据,以将位数据同步写入与第二目标位相连接的第一目标位,并改变目标通用输入/输出引脚的状态。
参照图2,示出了本发明实施例中的另一种芯片的结构示意图,芯片中还包括输出寄存器104,输出寄存器104即与GPIO引脚103对应的第二输出寄存器,输出寄存器104中的第6位即第二目标位。输出寄存器104中的第6位与输出寄存器102中的第7位连接,当向输出寄存器104中的第6位写入二进制的一位数据时,该二进制数据可以同步写入到输出寄存器102中的第7位,同理当向输出寄存器102中的第7位写入一位二进制数据时,该二进制数据可以同步写入输出寄存器104中的第6位。第一目标位与第二目标位之间的具体连接方式可以根据需求设置,本实施例对此不做限制。
结合上述举例,输出寄存器104地址可以为1001H,控制器101在操作GPIO引脚103的过程中,当控制器101获取得指令中包括的操作地址为1001H,运算器产生的位数据为二进制的数据1时,控制器101首先可以通过操作地址1001H,从多个输出寄存器中确定输出寄存器104,然后通过按位操作的方式,将二进制数据1写入输出寄存器104中的第6位。此时,二进制数据1同步被写入到输出寄存器102中的第7位,GPIO引脚103的状态被改变为高电平状态。
可选地,第二输出寄存器中除第二目标位之外的其他位与除目标通用输入/输出引脚之外的其他通用输入/输出引脚连接。
本实施例中,第二输出寄存器中除第二目标位之外的其他位可以与其他GPIO引脚连接。如图2所示,输出寄存器104中的第4位还可以连接GPIO引脚105。第二输出寄存器连接的GPIO引脚的数量可以根据需求设置,本实施例对此不做限制。
本发明实施例中,为GPIO引脚配置第二输出寄存器,第二输出寄存器可以连接多个GPIO引脚,当控制器需要同时获取多个GPIO引脚的状态时,通过读取第二输出寄存器中存储的数据,以同时获取GPIO引脚的状态。
可选地,芯片中还可以包括与目标通用输入/输出引脚对应的输出驱动器;第一目标位和第二目标位分别与输出驱动器的输入端连接,输出驱动器的输出端与目标通用输入/输出引脚连接。
参照图3,示出了本发明实施例中的又一种芯片的结构示意图,输出驱动器106的输入端与输出寄存器102中的第7位连接,并与输出寄存器104中的第6位连接,输出驱动器106的输出端与GPIO引脚103连接。输出驱动器106可以基于输出寄存器102中的第7位或输出寄存器104中的第6位中存储的一位二进制数据,控制GPIO引脚103输出高电平或低电平。其中,输出驱动器106、GPIO引脚103和GPIO引脚104组成一个GPIO端口中的输出部分,GPIO端口的具体结构可以根据需求设置,本实施例对此不做限制。
本发明实施例中,当为GPIO引脚同时配置第一输出寄存器和第二输出寄存器时,可以通过一个输出驱动器连接GPIO引脚对应的第一输出寄存器和第二输出寄存器,可以简化GPIO引脚所在的GPIO端口的结构。
可选地,芯片中还包括与目标通用输入/输出引脚对应的第一输出驱动器和第二输出驱动器;第一目标位与第一输出驱动器的输入端连接,第一输出驱动器的输出端与目标通用输入/输出引脚连接;第二目标位与第二输出驱动器的输入端连接,第二输出驱动器的输出端与目标通用输入/输出引脚连接。
参照图4,示出了本发明实施例中的又一种芯片的结构示意图,针对GPIO引脚103,设置有输出驱动器106和输出驱动器107,输出驱动器106的输入端与输出寄存器102的第7位连接,输出端与GPIO引脚103连接,输出驱动器106可以基于输出寄存器102中第7位存储的一位二进制数据,控制GPIO引脚103输出高电平或低电平。同样的,输出驱动器107的输入端与输出寄存器104的第6位连接,输出端与GPIO引脚103连接,输出驱动器107可以基于输出寄存器104中第6位存储的一位二进制数据,控制GPIO引脚103输出高电平或低电平。
在本发明实施例中,当为GPIO引脚同时配置第一输出寄存器和第二输出寄存器时,也可以分别为第一输出寄存器和第二输出寄存器配置一个对应的输出驱动器,以便于通过不同的输出驱动器连接GPIO引脚和对应的输出驱动器。
其中,可以为芯片中的部分或所有GPIO引脚分别配置一个独立的第一输出寄存器,或者为部分或所有GPIO配置一个第一输出寄存器和一个第二输出寄存器。
需要说明的是,为便于理解,本实施例以CPU为例对芯片进行介绍,本领域人员需知,本发明实施例中的芯片并不限于CPU,也可以是其它具有控制器、GPIO引脚和输出寄存器的芯片。例如,本发明实施例中的芯片也可以是桥片,桥片与所在电子设备中的CPU通过总线连接,当桥片中的控制器在接收到CPU通过总线发送的位数据和操作地址时,也可以直接向桥片中与目标GPIO引脚连接的第一输出寄存器写入相应的二进制数据,以改变目标GPIO引脚的状态。
本发明本实施例中,芯片包括控制器和多个通用输入/输出引脚,以及与目标通用输入/输出引脚对应的第一输出寄存器,第一输出寄存器中的第一目标位与目标通用输入/输出引脚连接,并且第一输出寄存器未连接除目标通用输入/输出引脚之外的其他通用输入/输出引脚;控制器与第一输出寄存器连接,用于在获取到控制目标通用输入/输出引脚的位数据的情况下,若位数据的操作地址与第一输出寄存器对应,则向第一目标位写入位数据,以改变目标通用输入/输出引脚的状态。为GPIO引脚配置一个独立的输出寄存器,在操作GPIO引脚时,可以直接向GPIO引脚对应的输出寄存器中写入数据,并不需要从输出寄存器中读取数据,可以简化GPIO引脚的操作过程。
进一步的,在CPU的软件开发过程中,由于GPIO引脚的操作可以通过直接写入数据的方式实现,并不需要读取输出和修改数据,可以简化软件流程,节省软件开发时间,提高开发效率。同时,由于输出寄存器只连接有一个GPIO引脚,对一个GPIO引脚的操作并不会改变其他GPIO引脚的状态,可以避免误操作。
参照图5,示出了本发明实施例中的一种引脚操作方法的步骤流程图,该方法应用于如上所述的芯片中的控制器,可以包括:
步骤501、获取用于控制目标通用输入/输出引脚的位数据。
步骤502、在位数据的操作地址与第一输出寄存器对应的情况下,向第一目标位写入位数据,以改变目标通用输入/输出引脚的状态。
其中,获取位数据的具体过程可以包括但不限于上述举例,步骤501和步骤502的具体执行过程可参考上述举例,本实施例对此不做赘述。
可选地,向第一目标位写入位数据的过程可以通过如下方式实现:
向第一输出寄存器中写入字节数据;字节数据中的每一位与位数据相同,或者字节数据中与第一目标位相同位置的数据与位数据相同。
可选地,芯片中还包括与目标通用输入/输出引脚对应的第二输出寄存器;第二输出寄存器中的第二目标位与目标通用输入/输出引脚连接,并与第一目标位连接;该方法还可以包括:
在位数据的操作地址与第二输出寄存器对应的情况下,向第二目标位写入位数据,以将位数据同步写入与第二目标位相连接的第一目标位,并改变目标通用输入/输出引脚的状态。
本实施例中,控制器获取用于控制目标通用输入/输出引脚的位数据,在位数据的操作地址与第一输出寄存器对应的情况下,向第一目标位写入位数据,以改变目标通用输入/输出引脚的状态。为GPIO引脚配置一个独立的输出寄存器,在操作GPIO引脚时,可以直接向GPIO引脚对应的输出寄存器中写入数据,并不需要从输出寄存器中读取数据,可以简化GPIO引脚的操作过程。
参照图6,示出了本发明实施例中的一种电子设备的结构框图,电子设备600可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等。
如图6所示,电子设备600可以包括以下一个或多个组件:处理组件602,存储器604,电源组件606,多媒体组件608,音频组件610,输入/输出(I/O)的接口612,传感器组件614,以及通信组件616。
处理组件602通常控制电子设备600的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件602可以包括一个或多个处理器620来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件602可以包括一个或多个单元,便于处理组件602和其他组件之间的交互。例如,处理组件602可以包括多媒体单元,以方便多媒体组件608和处理组件602之间的交互。
其中,处理器620可以是如上所述的芯片,或者处理器620中可以集成如上所述的桥片。或者,电子设备中的处理器620可以通过总线与如上所述的桥片连接,通过桥片与其它电路模块或外接设备连接。
存储器604被配置为存储各种类型的数据以支持在电子设备600的操作。这些数据的示例包括用于在电子设备600上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器604可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电源组件606为电子设备600的各种组件提供电力。电源组件606可以包括电源管理系统,一个或多个电源,及其他与为电子设备600生成、管理和分配电力相关联的组件。
多媒体组件608包括在所述电子设备600和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件608包括一个前置摄像头和/或后置摄像头。当电子设备600处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件610被配置为输出和/或输入音频信号。例如,音频组件610包括一个麦克风(MIC),当电子设备600处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器604或经由通信组件616发送。在一些实施例中,音频组件610还包括一个扬声器,用于输出音频信号。
I/O接口612为处理组件602和外围接口单元之间提供接口,上述外围接口单元可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件614包括一个或多个传感器,用于为电子设备600提供各个方面的状态评估。例如,传感器组件614可以检测到电子设备600的打开/关闭状态,组件的相对定位,例如所述组件为电子设备600的显示器和小键盘,传感器组件614还可以检测电子设备600或电子设备600一个组件的位置改变,用户与电子设备600接触的存在或不存在,电子设备600方位或加速/减速和电子设备600的温度变化。传感器组件614可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件614还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件614还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件616被配置为便于电子设备600和其他设备之间有线或无线方式的通信。电子设备600可以接入基于通信标准的无线网络,如WiFi,2G或3G,或它们的组合。在一个示例性实施例中,通信组件616经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中,所述通信组件616还包括近场通信(NFC)单元,以促进短程通信。例如,在NFC单元可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,电子设备600可以被一个或多个应用专用集成电路(ASIC)、数字信号处理电路(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微芯片或其他电子元件实现。
本发明实施例公开了一种可读存储介质,其上存储有计算机程序,所述计算机程序被芯片中的控制器执行时实现如上所述的方法。
本发明实施例还公开了一种电子设备,包括如上所述的芯片。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以预测方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种芯片、引脚操作方法、可读存储介质和电子设备,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种芯片,其特征在于,包括:控制器和多个通用输入/输出引脚,以及与目标通用输入/输出引脚对应的第一输出寄存器;
所述第一输出寄存器中的第一目标位与所述目标通用输入/输出引脚连接,并且所述第一输出寄存器未连接除所述目标通用输入/输出引脚之外的其他通用输入/输出引脚;
所述控制器与所述第一输出寄存器连接,用于在获取到控制所述目标通用输入/输出引脚的位数据的情况下,若所述位数据的操作地址与所述第一输出寄存器对应,则向所述第一目标位写入所述位数据,以改变所述目标通用输入/输出引脚的状态。
2.根据权利要求1所述的芯片,其特征在于,还包括与所述目标通用输入/输出引脚对应的第二输出寄存器;
所述第二输出寄存器中的第二目标位与所述目标通用输入/输出引脚连接,并与所述第一目标位连接;
所述控制器还用于在获取到所述位数据的情况下,若所述位数据的操作地址与所述第二输出寄存器对应,则向所述第二目标位写入所述位数据,以将所述位数据同步写入与所述第二目标位相连接的所述第一目标位,并改变所述目标通用输入/输出引脚的状态。
3.根据权利要求2所述的芯片,其特征在于,所述第二输出寄存器中除所述第二目标位之外的其他位与除所述目标通用输入/输出引脚之外的其他通用输入/输出引脚连接。
4.根据权利要求2所述的芯片,其特征在于,还包括与所述目标通用输入/输出引脚对应的输出驱动器;
所述第一目标位和所述第二目标位分别与所述输出驱动器的输入端连接,所述输出驱动器的输出端与所述目标通用输入/输出引脚连接。
5.根据权利要求2所述的芯片,其特征在于,还包括与所述目标通用输入/输出引脚对应的第一输出驱动器和第二输出驱动器;
所述第一目标位与所述第一输出驱动器的输入端连接,所述第一输出驱动器的输出端与所述目标通用输入/输出引脚连接;
所述第二目标位与所述第二输出驱动器的输入端连接,所述第二输出驱动器的输出端与所述目标通用输入/输出引脚连接。
6.一种引脚操作方法,其特征在于,应用于如权利要求1所述的芯片中的控制器,所述方法包括:
获取用于控制所述目标通用输入/输出引脚的位数据;
在所述位数据的操作地址与所述第一输出寄存器对应的情况下,向所述第一目标位写入所述位数据,以改变所述目标通用输入/输出引脚的状态。
7.根据权利要求6所述的方法,其特征在于,所述向所述第一目标位写入所述位数据,包括:
向所述第一输出寄存器中写入字节数据;所述字节数据中的每一位与所述位数据相同,或者所述字节数据中与所述第一目标位相同位置的数据与所述位数据相同。
8.根据权利要求6或7任一项所述的方法,其特征在于,所述芯片中还包括与所述目标通用输入/输出引脚对应的第二输出寄存器;所述第二输出寄存器中的第二目标位与所述目标通用输入/输出引脚连接,并与所述第一目标位连接;所述方法还包括:
在所述位数据的操作地址与所述第二输出寄存器对应的情况下,向所述第二目标位写入所述位数据,以将所述位数据同步写入与所述第二目标位相连接的所述第一目标位,并改变所述目标通用输入/输出引脚的状态。
9.一种可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被芯片中的控制器执行时实现如权利要求6-8中任一项所述的方法。
10.一种电子设备,其特征在于,包括权利要求1-5任一项所述的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111166240.5A CN113836069B (zh) | 2021-09-30 | 2021-09-30 | 芯片、引脚操作方法、可读存储介质和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111166240.5A CN113836069B (zh) | 2021-09-30 | 2021-09-30 | 芯片、引脚操作方法、可读存储介质和电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113836069A true CN113836069A (zh) | 2021-12-24 |
CN113836069B CN113836069B (zh) | 2023-04-14 |
Family
ID=78967998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111166240.5A Active CN113836069B (zh) | 2021-09-30 | 2021-09-30 | 芯片、引脚操作方法、可读存储介质和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113836069B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6532533B1 (en) * | 1999-11-29 | 2003-03-11 | Texas Instruments Incorporated | Input/output system with mask register bit control of memory mapped access to individual input/output pins |
CN101494498A (zh) * | 2009-03-06 | 2009-07-29 | 中兴通讯股份有限公司 | Sfp光模块信号采集装置及方法 |
US20150293829A1 (en) * | 2014-04-15 | 2015-10-15 | Freescale Semiconductor, Inc. | Method and apparatus for monitoring general purpose input output, gpio, signals |
CN111562946A (zh) * | 2020-05-06 | 2020-08-21 | 青岛信芯微电子科技股份有限公司 | 一种数据处理方法及芯片 |
CN113254073A (zh) * | 2021-05-31 | 2021-08-13 | 厦门紫光展锐科技有限公司 | 数据处理方法及装置 |
-
2021
- 2021-09-30 CN CN202111166240.5A patent/CN113836069B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6532533B1 (en) * | 1999-11-29 | 2003-03-11 | Texas Instruments Incorporated | Input/output system with mask register bit control of memory mapped access to individual input/output pins |
CN101494498A (zh) * | 2009-03-06 | 2009-07-29 | 中兴通讯股份有限公司 | Sfp光模块信号采集装置及方法 |
US20150293829A1 (en) * | 2014-04-15 | 2015-10-15 | Freescale Semiconductor, Inc. | Method and apparatus for monitoring general purpose input output, gpio, signals |
CN111562946A (zh) * | 2020-05-06 | 2020-08-21 | 青岛信芯微电子科技股份有限公司 | 一种数据处理方法及芯片 |
CN113254073A (zh) * | 2021-05-31 | 2021-08-13 | 厦门紫光展锐科技有限公司 | 数据处理方法及装置 |
Non-Patent Citations (1)
Title |
---|
杨宇科等: "基于FPGA和EMIFA的SPI控制器系统设计", 《计算机测量与控制》 * |
Also Published As
Publication number | Publication date |
---|---|
CN113836069B (zh) | 2023-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3032412A1 (en) | Method and device for upgrading firmware | |
WO2017071078A1 (zh) | 通讯模组固件和插件生成方法及装置 | |
CN107291626B (zh) | 数据存储方法和装置 | |
US11457479B2 (en) | Method and apparatus for configuring random access occasion, method and apparatus for random access | |
CN111966410B (zh) | 启动处理方法、装置、电子设备及存储介质 | |
CN107608714B (zh) | 字节对齐方法、装置及计算机可读存储介质 | |
CN107463372B (zh) | 一种数据驱动的页面更新方法和装置 | |
CN113160873B (zh) | 存储器测试方法、装置、电子设备及存储介质 | |
CN111651441B (zh) | 数据处理方法及装置、计算机存储介质 | |
CN113836069B (zh) | 芯片、引脚操作方法、可读存储介质和电子设备 | |
CN113778687B (zh) | 内存分配信息处理方法、装置、电子设备及存储介质 | |
CN106354657B (zh) | 寄存器访问方法、装置及系统 | |
CN115017073B (zh) | 通信控制器的使能方法、装置、电子设备及存储介质 | |
CN106060253B (zh) | 信息呈现的方法及装置 | |
CN114661606A (zh) | 程序调试方法、装置、电子设备及存储介质 | |
CN113407020B (zh) | 组件启动方法及装置、触控芯片和电子设备 | |
CN110990068B (zh) | 一种显示方法、装置、电子设备及存储介质 | |
CN111414245B (zh) | 一种控制闪存读写速率的方法、装置及介质 | |
US11308197B2 (en) | Intelligent device recognition using prompt frequency information | |
CN111241097B (zh) | 处理对象的方法、处理对象的装置及存储介质 | |
CN114721730A (zh) | 图像采集部件识别方法、图像采集部件识别装置及存储介质 | |
CN113296720A (zh) | 显示模式切换方法、装置、电子设备及存储介质 | |
CN113592703A (zh) | 显示设备、显示设备控制方法及装置 | |
CN108205452B (zh) | 软件的执行控制方法及装置 | |
CN116431579A (zh) | 车辆数据处理方法、装置和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |