CN1138178A - 自动配置系统 - Google Patents
自动配置系统 Download PDFInfo
- Publication number
- CN1138178A CN1138178A CN96108061A CN96108061A CN1138178A CN 1138178 A CN1138178 A CN 1138178A CN 96108061 A CN96108061 A CN 96108061A CN 96108061 A CN96108061 A CN 96108061A CN 1138178 A CN1138178 A CN 1138178A
- Authority
- CN
- China
- Prior art keywords
- data
- area
- link
- net list
- estimated value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种自动配置系统,包含输入单元,用于输入包含网络表和元件信息库数据的LSI设计数据、在程序控制下运算操作的数据处理器、用于存储第一面积估算值和第二面积估算值的存储器,以及输出单元。数据处理器包含:第一判别环节,确定LSI的配置型式;第一面积计算环节,根据I/O元件的出现对第一面积估算值进行计算;第二判别环节,确定系数的数值;第二面积计算环节,以及第三面积计算环节,选择输出面积估算值。
Description
本发明涉及一种自动配置系统,更确切地说涉及一种用于在半导体集成电路的配置设计中估算芯片面积的自动配置系统。
下面首先参照表示配置设计的计算机系统流程图的图1,简要介绍现有技术在半导体集成电路(包括大规模集成电路,下文统称为LSI)的配置设计中采用的程序。
起始,在步骤F1,根据作为输入数据的用于每种类型元件的和用于目标LSI的网络表,进行LSI的面积的起始估算。在步骤F2,进行在该估算面积内布置特定元件和特定网络的底面分配,以及在步骤3实行对于各元件和网络进行自动配置过程。接着,在步骤F4,进行检查,以便了解由该自动配置过程形成的元件面积是否维持在起始估算的面积的目标误差范围之内。假如形成的元件面积维持在目标范围之内,则完成配置设计过程。另一方面,当形成的元件面积超过给的误差范围,则配置返回到在步骤F2的底面分配步骤,由步骤F2开始重复该程序,进一步进行配置设计。
假如在步骤F1即在设计的起始点进行的起始面积估算显现良好的精确度,就不必要返回到步骤F1,因此降低了在配置设计中的重复循环或所需步骤的数目。相反,起始面积估算精确度不佳,则必须重复返回到步骤F2的操作,因此,增加了在配置设计中所需的步骤数目。用于配置的起始面积估算用作在LSI的配置设计早期阶段设计所需元件面积的一个设计程序。
一般在自动配置系统中,作为一个子系统,限定起始面积估算。为了提供一个实例,将首先介绍称为″A-STAR″的自动配置系统的起始面积估算系统。要指出,对于″A-STAR″自动配置系统的如下介绍,是根据在日本信息处理协会的第27届会议上提出的″关于多元件配置的组件结构的统计设计″。
图2是用在图1中的步骤F1中的常规起始面积估算系统的方块图。该系统包含:输入单元11,用于输入LSI的设计数据;数据处理器12,在计算程序的控制下,使面积计算环节13实施运算;以及输出单元14,其包括显示单元。
在图2中,经过输入单元11输入的LSI设计数据提供到数据处理器12,特别是其中包含的面积计算环节13。面积计算环节13根据表达式产生起始估算面积,然后将所得到的估算数值提供到输出单元14,以便经其输出。该估算面积按照下式确定:
面积=ALL+INS+MACRO+IO,其中:ALL是用于标准元件型的元件的总面积和用于组合组件型(即容量元件型)的元件的总面积的和,INS是用于标准元件型元件的总面积,MACRO是各乘积的总和,每一乘积为(各组合组件型元件的周长)×(一个组合组件型元件的连接端的数目)×(相互连接线的间隔,即线路间距),IO是(与芯片周边平行的I/O元件的总长度)×(I/O元件数目)×(线路间距)。
下面参照一个实例,将更详细地介绍图2所示的起始面积估算系统,在该实例中,由输入单元11提供的LSI设计数据与一芯片有关,即与I/O元件在芯片周围区域中的配置的型式有关。来自输入单元11的LSI设计数据提供到面积计算环节13,在其中利用上述表达式进行起始面积估算。假设ALL等于200000,INO为100000,MACRO为50000,I/O元件的总长为24000,I/O元件数为100,以及相互连接线的间隔是5,由上述表达式得到估算面积为1235000,而实际上,当根据I/O元件的总长度计算时,这一数值应当是36000000,要保证的芯片面积为(24000/4)2。
在现有技术的自动配置系统的起始面积估算系统中,由于估算系统以于起始面积的估算精确度不佳,导致产生的缺点是由LSI的配置设计产生的误差维持在目标范围之内的概率是很低的,以及运算操作不得不频繁地返回到配置设计的程序中,因而,增加了配置设计所需的步骤。
根据上述问题,本发明的目的是提供一种能够以足够精度计算输出面积数据的自动配置系统。
根据本发明提供一种适用于接收设计数据的自动配置系统,该数据包括对与各个元件相关的若干网络列表表示的网络表和元件信息库数据,该配置系统包含:
第一装置,用于确定在指定的网络表中的元件属于标准元件型、组合组件型、混合元件型和输入/输出元件型中的哪一种,以及用于根据元件信息库数据确定该指定的网络表是与芯片数据相关还是与宏量数据相关;
第二装置,用于根据列在指定网络表中的并列入I/O元件型第一类元件计算第一面积估算值;
第三装置,用于根据列在指定网络表中的并列入不同于第一类元件的第二类元件的元件计算第二面积估算值;以及
第四装置,用于当指定的网络表与芯片数据相关时,通过将第一和第二估算值彼此比较,由第一和第二面积估算值的其中之一作为输出面积数据。
在本发明的自动配置系统中,最好当指定的网络表与宏量数据相关时,第四装置选择第二面积估算值。
此外,第三装置可以包括:利用表达式计算第二面积估算值的第一计算(指定)环节,和用于确定在指定表达式中的参数的第二计算环节。
此外,该自动系统可以包含用于检查输出面积数据的误差,其中第四装置还包括用于根据该输出面积数据中的误差制新参数的第三计算环节。
此外,第二计算环节根据元件信息库数据可以确定用于一元件的相互连接层的最大数目。
本发明提供的自动配置系统包括用于检查元件类型的装置,其由在指定的网络表中的元件数据和元件信息库数据检查元件类型,确定包含在输入设计数据的每一种元件对应于标准元件类型、组合组件型和混合型元件中的哪一种类型,并用于确定LSI数据代表总芯片数据还是代表宏量数据。因此,当配置型式代表芯片数据时,可以明显提高用于LSI的面积估算值的精确度。
通过提供用于检查元件的连接信息和与相互连接层的数目相关的信息的装置,其中各相互连接线连接到各个元件上,以便确定欲用在面积估算的计算式中的参数的数值和系数,能够便利地改进LSI设计参数相应的面积估算值的精确度。
初始面积估算值的精确度改善,降低了在自动配置设计中返回到中间步骤的运算操作次数,因此降低了在元件面积设计中所需步骤的数目。
在现有技术中,估算芯片面积中产生的大的误差,特别是由于对LSI的配置型式几乎没有予以明显的考虑,因而没有按照与该配置型式对应的方式对估算进行最优化。这种误差主要是由I/O元件的庞大数目所引起的。利用上述表达式进行的芯片面积的估算意味着,面积的估算与配置型式无关,故不可避免地带入了明显的误差。此外,在用于计算芯片面积的表达式中,是根据一个假设计算的,即采用的是二层结构,而没有考虑相互连接层的可能月的数目,在这些层中,各相互连接线连接到各自元件上。利用这种现有技术,对于二层结构面积估算值误差保持在15%的量级,而对于即使良好的情况即其中最大的相互连接层的数目等于3或其以上,在各层中相互连接线连接到元件上时,误差将高达25%的量级。相互连接层越多,所引起的误差数值越大。
图1是描述自动配置设计的典型流程图;
图2是用在图1所示程序中常规的起始面积估算系统的方块图;
图3是在根据本发明的第一实施例的自动配置系统中的起始面积估算系统的方块图;
图4是表示用在图3的起始面积估算系统中的程序的流程图;
图5是表示用在图3的起始面积估算系统中的输入设计数据的结构的示意图;
图6是表示用在图3的第一判别环节中的程序的流程图;
图7是表示在图3的第一判别环节中用的第二程序的流程图;
图8是表示在图3的第一判别环节中用的第三程序的流程图;
图9是表地在图3的第二判别环节中用的程序的流程图;
图10是表示在图3的第一面积计算环节中用的程序的流程图;
图11是在根据本发明的第二实施例的自动配置系统中的起始面积估算系统的方块图;及
图12是在图11的面积估算系统中的第三判别环节中用的程序的流程图。
下面参照附图介绍本发明的优选实施例。图3表示根据本发明的第一实施例的自动配置系统中的面积估算系统。如图所示,该面积估算系统包含:输入单元10,其接收用于LSI的包括用于LSI的网络表51和用于在网络表中列的所有各种元件的元件信息库数据的设计数据50;数据处理器20,其在程序控制下进行运算操作;存储器30,用于存储包括第一面积估算值31和第二面积估算值32的信息;以及包括显示单元的输出单元40。
数据处理器20包括:第一判别环节21,其由输入设计数据判定LSI的配置型式;第一面积计算环节22,其利用由元件信息库数据52中取得的I/O元件的元件数据进行面积估算,以便产生第一面积估算值31;第二判别环节23,其根据各个元件的相互连接层(其中各相互线连接的各个元件上)的最大数目,元件的每种元件类型,确定用于计算LSI面积的表达式中的参数和系数;第二面积计算环节24,其利用计算表达式进行计算,以便产生第二面积估算值32;以及第三面积计算环节25,其将由第一计算环节22得到的第一面积估算值和由第二计算环节24得到的第二面积估算值(两者都存储在存储器30中)进行比较,借此使面积估算值的输出值实现最优化。下面参照图3到图10将进一步介绍这一实施例的工作情况。
在图3中,LSI设计数据50经过输入单元10提供到数据处理器20,因此在图4中的步骤401,使包含在LSI设计数据50中的网络表51和元件信息库数据52提供到第丝判别环节21。第一判别环节21根据在网络表中的数据判定每个元件的元件类型和LSI的配置型式。图5表示判定元件类型的方式。首先,由其中列有与网络联系即相互连接的元件的网络表51中提取某一元件。由元件信息库数据52取得这样提取的每个元件,以便根据包括其标志b1的元件说明,判定元件的类型。因此在图4中的步骤A02判定每个元件是标准元件、宏量型元件(即组合组件)和I/O元件中的哪一种元件。
下面参照图6中所示的流程图,将介绍怎样通过由第一判别环节21执行的程序,来确定LSI的配置型式。设立用以对于元件类型和配置型式能够进行判别的包括标识位1和标识位2的标识位,并在步骤B1复位到″0″。在步骤B2进行检查,以便了解余下的一个网络是否还出现在网络表S1中。假如由于执行先前程序的结果,在步骤B2没有发现这样的网络,那么操作继续进行,在步骤B4检查标识位,结束判定程序。
另一方面,假如在步骤B2发现余下的一个网络,则操作继续进行,在步骤B3检查是否有一新的即不同于在前面程序中已经发现的元件的元件连接到该余下的网络上。假如在步骤B3没有发现出现新的元件,操作程序再次返回到步骤B2,因此检查该余下网络出现在网络表51中。假如在步骤B3发现新的元件,由元件信息库数据52取出该新的元件的标志,在步骤B5设置其中一个相应的标识位,根据这种情况,操作程序返回到步骤B3。
下面参照图7,将更详细地介绍在图6中的步骤5用于设置相应标识位的程序。按照逐个元件顺序地检查元件的标志,检查其是否在步骤C1代表标准元件,在步骤C2代表一宏量型元件或者在步骤C3代表一I/O元件。根据在步骤C4、C5或C6的检查结果,将标识位1、标识位2和型式标识位中对应的一个置为″1″。
参照图8,下面将更详细地介绍如在图6中的步骤C4的程序,通过检查各标识位,判定每个元件的元件类型和LSI的配置型式。当与标准元件对应的标识位1和5宏量型元件(组合组件)对应的标识位2也为″1″时,则当前的LSI数据判定为混合元件型(步骤D1、D2和b21)。当与标准元件对应的标识位1为″1″而与宏量型元件对应的标识位2不为″1″时,则当前的LSI数据判定为标准元件型(步骤D1、D2和b22)。当与标准元件对应的标识位1不是″1″,而与宏量型元件对应的标识位2是″1″时,则当前的LSI数据判定为组合组件型(步骤D1、D2和b23)。步骤D3、b21、b22和b23中的每一个持续到步骤D4,在步骤D4,判定与I/O元件的出现相对应的型式标识位为″1″还是不为″1″。假如型式标识位为″1″,则判别为当前的LSI数据代表芯识位为″1″,则判别为当前的LSI数据代表芯片数据,否则分别在步骤b31和b32判别为宏量数据。″宏量数据″用在这里意指LSI数据对应于内部电路数据,例如在半导体芯片中除了I/O元件及其相关相互连接线以外的数据。
返回参照图4,在该过程中,第一判别环节进行判定,在步骤A03,输入LSI数据代表芯片数据,在步骤A04第一面积计算环节22根据用于I/O元件数据进行面积计算。将因此得到的估算值提供到存储器3,把在其中估算的面积作为第一面积估算值31存储起来。
下面参照图10将介绍在步骤A04由第一面积计算环节22进行的运算操作。当在步骤G1发现出现I/O元件时,在步骤G2,通过将沿着芯片的周边将具有I/O元件标志的所有元件的各侧加在一起,估算芯片的周边长度(L)。在步骤G3将周边长度(L)用4除,因此得到的商被认为是芯片其中一侧的长度,然后在步骤G4将长度平方,得到芯片的估算面积,即第一面积估算值。
第二判别环节23确定用在计算式中的系数式参数,该计算式用于确定作为起始面积估算的第二面积估算值。这些系数和参数与相互连接线的间隔相关,并根据LSI设计数据S0,在图4中的步骤A05和A06中确定。下面参照图9将详细介绍用于确定与相互连接层的数目相关的数据的程序。如同一图上所示,首先在步骤E1和E2进行检查以了解相互连接层的最大数目(NMAX)是否为NMAX≤2或者2<NMAX≤3,在这些层间各相互连接线可以连接到该相关的元件上。假如对于相对的元件NMAX≤2,则在步骤E4,把第一系数(lay1)置为″1″,而把第二系数(lay2)置为″2″。假如对于该元件2<NMAX≤3,则将第一系数(lay1)置为″0.75,而将第二系数(lay2)置为″1.25″。否则,即假如N而MAX>3,则将一个参数(lay2)置为″0.6″,将第二系数(lay2)置为″0.75″。将这些系数传输到第二面积计算环节,用在由第二判别环节23进行起始估算的计算式中。
将配置数据输入到第二面积计算环节24,这些数据已被用于对当前的LSI数据判定对应于标准元件型、组合组件型和混合元件中的一种类型的第一判别环节21,然后计算环节24根据下面介绍的,分别对应于标准元件型、组合组件型和混合元件型的计算式(1)、(2)和(3)的其中之一对面积估算值进行计算。在步取A07和A08将计算的数值作为第二面积估算值32存储在存储器3中。
用于第二面积估算值的表达式如下:
标准元件型
面积=ALL+ILS
=ALL+∑SINS×(N×CONN2×G2)×lay2……(1)其中:ALL是内部元件面积的总和;∑SINS是每个具有标准元件标志的各元件的面积总和;N是连接到具有标准元件标志的每个元件上的相互连接线的数目;CONN2是对于每个元件的相互连接线的数目相关的系数;G2是与相互连接线的间隔相关的系数;以及lay2是如上所述的第二系数。例如,CONN2和G2分别是0.001和0.1。
组合组件型
面积=ALL+MACRO
=ALL+∑SMACRO×(N×CONN1×G1)×lay1…(2)其中:ALL是内部元件面积的总和;∑SMACRO是每个具有宏量型元件标志的各元件的面积总和;N是连接的具有宏量型元件标志的每个元件上的各相互连接的数目;CONN1是对于每个元件的相互连接线的数目相关的系数;G1是与各相互连接线的间隔相关的系数;以及lay1是如上所述的第一系数。例如CONN1和G1分别为0.001和1.0。
混合元件型
面积=ALL+INS+MACRO …(3)其中的各符号与在方程(1)和(2)中限定的相同。
假如该输入配置数据与芯片数据相关,则将存储在存储器3中的第一面积估算值31和第二面积估算值32两者在第三面积计算环节25中彼此进行比较,以便根据下面表示的表达式在步骤A09和A10确定对于该输入配置数据的输出估算面积。
假如第一面积估算值≥第二面积估算值:
内部估算面积=第一面积估算值。
假如第一面积估算值<第二面积估算值:
内部估算面积=第二面积估算值。将因此确定的输出估算面积在步骤A11由输出单元4输出。
假如在步骤A03发现,该数据不是与芯片相关的,则确定存储在存储器3中的第二面积估算值32代表输出估算面积,并在步骤A09和A12由输出单元4输出。
下面,参照图3到7将介绍本实施例的程序的一特定实例0假设,输入的配置数据表明出现I/O元件和标准元件,以及配置数据与两层AL的相互连接线的情况有关。
起初,根据包含在输入配置数据51的网络表51中的元件信息,第一判别环节21在图4中的步骤A02判定LSI的配置型式。下面参照图4和5中所示的部分流程图,将介绍用于确定配置型式的程序。如上所述,在输入配置数据中I/O元件和标准元件的存在将使与芯片相关的型式标识位置为″1″。此外,在步骤B4和C4,代表出现标准元件的配置数据使与标准元件对应的标识位1置为″1″。即在这一实例中判定输入的配置数据与标准元件的配置相关以及和芯片数据相关。
在步骤A03判定输入数据与芯片相关之后,在步骤A04根据I/O元件的配置进行计算,并且将形成的面积估算值作为第一面积估算值31存储在存储器30中。根据对于该元件的AL相互连接层的最大数目(2),在步骤A05,确定与相互连接层的数目相关的第二系数(lay2),并且在步骤A06确定在按式(1)计算时所需要的各个系数(CONN2和G2)的数值。然后,在步骤A07计算每个估算函数值(ALL和INS),并且利用ALL和INS的函数值的和,进行对第二面积估算值32的计算。在步骤A08将形成的第二面积估算值32存储在存储器30中。接着,将第一面积估算值31和第二面积估算值彼此相比较,以便在步骤A10确定估算的数值,将其经输出单元作为输出面积估算值输出。
下面参照图11将介绍本发明的第二实施例,该图表示这一实施例的方块图。本发明的面积估算系统包含:输入单元10,包含网络表51和元件信息库数据52的LSI配置数据50以及在先前程序运行过程中汇集的系数数据60输入到该单元10;数据处理器20,其在程序的控制下运算操作;存储器30,其存储第一面积估算值31,第二面积估算值32和起始作为系数数据60提供的估算系数33;输出单元40,包括显示单元等。
数据处理器20包含:第一判别环节21,其确定元件类型和对于所要设计的LSI配置型式;第一面积计算环节22,其根据由第一判别环节21所作的判别,利用在网络表51中的对于I/O元件的元件信息库数据,对于LSI的面积进行第一面积估算值31的估算;第二判别环节23,其确定用在计算公式中的系数的数值,以便根据相互连接层的最大数目和网络表提供对于每种配置型式的面积的第二面积估算值;第三判别环节28,其根据在先前的面积估算过程中已汇集的和存储在存储器30中的数据使这些数据实现最优化;第二面积计算环节24,其利用该用于估算和最优化系数的计算(表达)式,计算该面积的第二面积估算值32;以及第三面积计算环节25,其将由第一计算环节22得到的第一面积估算值和由第二计算环节24得到的第二面积估算值相比较,从其中选择一个,由此得到对于LSI的估算面积。
由图11明显看出,本实施例和上述第一实施例之间的差别在于,在先前的程序运行过程中汇集的系数数据60经过输入单元10提供给计算公式,存储器30存储作为估算系数33的系数数据60,数据处理器20另外包括第三判别环节26。其设计用于根据系数数据60通过对由第二判别环节23得到的系数进行修正使系数实现最优化,这些系数用在计算公式中以便产生最优化的估算面积。应当理解,在图11中表示的第一判别环节21,第一面积计算环节22和第二判别环节23的工作情况与在第一实施例中相似。这里不再详细介绍,避免重复。
在上述第一实施例中,在计算公式中的系数数值已被固定用于LSI的每种配置型式。实际上由经验数据使这些系数数据最优化是困难的。在本实施例中,根据由外部提供的系数数据60对利用第二判别环节26得到的系数实现最优化,这些系数数据是在先前的程序运行过程中由面积估算系统本身得到的。下面将参照图12介绍由第三判别环节26终结的程序。
系数数据60包括在先前估算时得到的且与在先前估算时所用系数相关的估算数值中的校正数据。在图12中的步骤H1将包含在系数数据60中的这些结果作为估算的系数33存储在存储器30中,这些结果待用于确定在计算式(1)、(2)和(3)中的各参数数值。作为系数存储在存储器30中的数据在第二面积计算环节24中使用,以便根据表达式(1)得到第二面积估算值,其方式与在第一实施例中其似,以及第三面积计算环部25将第一面积估算值31和第二面积估算值32彼此相比较,以便选择它们的其中一个作LSI的估算数据,经过输出单元4作为起始面积估算值输出。
将在LSI设计的最终结果中得到的与配置型式相关的数据、参数的数值和估逄值误差或调节的数值,在图12中的步骤H2分别与配置数据的相应数据、参数数据和存储作为估算系数33的校正数据相比较,在步骤H3根据比较的结果修正估算的系数并且输出到系数数据存储器60中用于下次使用。
在第一和第二实施例中,通过假设芯片表面呈方形,在第一面积计算环节22中计算第一面积估算值。然而,还可以通过选择适当的X-Y比按照一矩形表面面积来估算面积。
由于上述实施例是仅作为实例介绍的,本发明并不局限于这些实施例,对于本技术领域的熟练人员来说,很明显在本发明的范围内根据上述例可以很容易进行各种改进和变化。
Claims (8)
1.一种自动配置系统,适用于接收包括以与各个元件相关的若干网络列表表示的网络表和元件信息库数据的设计数据,所述配置系统其特征在于包括:
第一装置,用于确定在指定的网络表中的一个元件属于标准元件型、组合组件型、混合元件型和输入/输出元件(I/O)型中的哪一种,并且用于根据元件信息库数据确定该指定的网络表与芯片数据还是与宏量数据相关;
第二装置,用于根据列在指定网络表中的并列入I/O元件型的第一类元件计算和第一面积估算值;
第三装置,用于根据列在指定网络表中的并列入不同于所述第一类元件的第二类元件的元件计算第二面积估算值;以及
第四装置,用于当指定的网络表与芯片数据相关时,通过将第一和第二估算值彼此相比较,选择所述第一和第二面积估算值的其中之一作为输出面积数据。
2.按权利要求1所限定的自动配置系统,其中当指定网络表与宏量数据相关时,所述第四装置选择所述第二面积估算值。
3.按权利要求1所限定的自动配置系统,其中所述第三装置包括用于利用一表达式计算所述第二面积估算值的第一计算环节和用于确定在所述指定表达式中参数的第二计算环节。
4.按权利要求3限定的自动配置系统,还包括用于检查输出的面积数据中的误差的第五装置,其中所述第四装置还包括用于根据输出面积数据中的误差修正参数的第三计算环节。
5.按权利要求3限定的自动配置系统,其中所述第二计算环节根据元件信息库数据确定在网络表中的一个元件的相互连接层最大数目。
6.按权利要求1限定的自动配置系统,其中所述第一装置包括:用于使型式标识位复位的第一环节;用于检查在网络表中出现一余下网络的第二环节;检查与网络表中的该余下网络连接的新的元件出现的第三环节;用于当该新的元件属于I/O元件型时设置所述型式标识位的第四环节;以及第五环节,用于通过检查所述型式标识位判定指定网络表是否与芯片数据相关。
7.按权利要求6限定的自动配置系统,其中所述第四环节工作,用于确定在指定网络表中不同于I/O元件型的元件属于标准元件型、宏量元件型还是混合元件型。
8.按权利要求1限定的自动配置系统,其中所述第一装置当属于I/O元件型的一元件存在于指定的网络表中时,判定该指定的网络表与芯片数据相关。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7088915A JPH08287111A (ja) | 1995-04-14 | 1995-04-14 | 自動レイアウトシステム |
JP88915/95 | 1995-04-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1138178A true CN1138178A (zh) | 1996-12-18 |
Family
ID=13956236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96108061A Pending CN1138178A (zh) | 1995-04-14 | 1996-04-13 | 自动配置系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5828581A (zh) |
JP (1) | JPH08287111A (zh) |
CN (1) | CN1138178A (zh) |
GB (1) | GB2299882A (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438439B1 (en) * | 1997-09-19 | 2002-08-20 | Texas Instruments Incorporated | Equipment evaluation and design |
US7082104B2 (en) | 2001-05-18 | 2006-07-25 | Intel Corporation | Network device switch |
US7093224B2 (en) | 2001-08-28 | 2006-08-15 | Intel Corporation | Model-based logic design |
US7073156B2 (en) * | 2001-08-29 | 2006-07-04 | Intel Corporation | Gate estimation process and method |
US7107201B2 (en) | 2001-08-29 | 2006-09-12 | Intel Corporation | Simulating a logic design |
US6983427B2 (en) | 2001-08-29 | 2006-01-03 | Intel Corporation | Generating a logic design |
US7130784B2 (en) | 2001-08-29 | 2006-10-31 | Intel Corporation | Logic simulation |
US20030046054A1 (en) * | 2001-08-29 | 2003-03-06 | Wheeler William R. | Providing modeling instrumentation with an application programming interface to a GUI application |
US20030046051A1 (en) * | 2001-08-29 | 2003-03-06 | Wheeler William R. | Unified design parameter dependency management method and apparatus |
US6643836B2 (en) | 2001-08-29 | 2003-11-04 | Intel Corporation | Displaying information relating to a logic design |
US6721925B2 (en) | 2001-08-29 | 2004-04-13 | Intel Corporation | Employing intelligent logical models to enable concise logic representations for clarity of design description and for rapid design capture |
US6640329B2 (en) | 2001-08-29 | 2003-10-28 | Intel Corporation | Real-time connection error checking method and process |
US6859913B2 (en) * | 2001-08-29 | 2005-02-22 | Intel Corporation | Representing a simulation model using a hardware configuration database |
US6708321B2 (en) | 2001-08-29 | 2004-03-16 | Intel Corporation | Generating a function within a logic design using a dialog box |
US6931606B1 (en) * | 2001-10-15 | 2005-08-16 | Lsi Logic Corporation | Automatic method and system for instantiating built-in-test (BIST) modules in ASIC memory designs |
US7197724B2 (en) | 2002-01-17 | 2007-03-27 | Intel Corporation | Modeling a logic design |
US20030145311A1 (en) * | 2002-01-25 | 2003-07-31 | Wheeler William R. | Generating simulation code |
JP2012069884A (ja) * | 2010-09-27 | 2012-04-05 | Sanken Electric Co Ltd | 半導体モジュールの設計方法、半導体モジュール |
US20170098027A1 (en) * | 2015-10-05 | 2017-04-06 | Signalchip Innovations Private Limited | Area aware schematic design by analysing area of each component using scripting languages |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4815003A (en) * | 1987-06-19 | 1989-03-21 | General Electric Company | Structured design method for high density standard cell and macrocell layout of VLSI chips |
US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
-
1995
- 1995-04-14 JP JP7088915A patent/JPH08287111A/ja active Pending
-
1996
- 1996-04-13 CN CN96108061A patent/CN1138178A/zh active Pending
- 1996-04-15 GB GB9607789A patent/GB2299882A/en not_active Withdrawn
- 1996-04-15 US US08/632,134 patent/US5828581A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08287111A (ja) | 1996-11-01 |
GB9607789D0 (en) | 1996-06-19 |
GB2299882A (en) | 1996-10-16 |
US5828581A (en) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1138178A (zh) | 自动配置系统 | |
Kuh et al. | Recent advances in VLSI layout | |
Brenner et al. | An effective congestion driven placement framework | |
Lagnese et al. | Architectural partitioning for system level synthesis of integrated circuits | |
US7509311B2 (en) | Use of statistics on views in query optimization | |
US8166479B2 (en) | Optimizing data analysis through directional dependencies of a graph including plurality of nodes and attributing threading models and setting status to each of the nodes | |
US20100306591A1 (en) | Method and system for performing testing on a database system | |
CN113673196A (zh) | 一种基于可布线性预测的全局布线优化方法 | |
US7076755B2 (en) | Method for successive placement based refinement of a generalized cost function | |
Sheeran | Generating fast multipliers using clever circuits | |
CN113408225B (zh) | 一种提升运行速度的fpga芯片设计方法 | |
US20040064441A1 (en) | Systems and methods for providing structured query language optimization | |
Lee et al. | SNAS: Fast hardware-aware neural architecture search methodology | |
CN113806601B (zh) | 一种周边兴趣点检索方法及存储介质 | |
CN1408092A (zh) | 行为合成电子设计自动化工具的β-TO-B应用服务提供商 | |
Xu et al. | Analog placement constraint extraction and exploration with the application to layout retargeting | |
US20070156769A1 (en) | Partition elimination system for a database that uses a multi-level partitioning definition | |
CN1521622A (zh) | 集成电路的版图识别方法 | |
Hong et al. | A heuristic algorithm for ordering the columns in one-dimensional logica arrays | |
Li et al. | Net cluster: A net-reduction-based clustering preprocessing algorithm for partitioning and placement | |
CN110648287B (zh) | 盒式滤波器并行高效计算方法 | |
Stroobandt | Improving Donath’s technique for estimating the average interconnection length in computer logic | |
TWI727643B (zh) | 人工智慧加速器以及其處理方法 | |
US7168052B2 (en) | Yield driven memory placement system | |
US6453453B1 (en) | Process for solving assignment problems in integrated circuit designs with unimodal object penalty functions and linearly ordered set of boxes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |