CN113806251A - 一种共享内存管理单元的系统及搭建方法、内存访问方法 - Google Patents

一种共享内存管理单元的系统及搭建方法、内存访问方法 Download PDF

Info

Publication number
CN113806251A
CN113806251A CN202111372546.6A CN202111372546A CN113806251A CN 113806251 A CN113806251 A CN 113806251A CN 202111372546 A CN202111372546 A CN 202111372546A CN 113806251 A CN113806251 A CN 113806251A
Authority
CN
China
Prior art keywords
address
core
offset
microprocessor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111372546.6A
Other languages
English (en)
Other versions
CN113806251B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Muxi Integrated Circuit Shanghai Co ltd
Original Assignee
Muxi Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Muxi Integrated Circuit Shanghai Co ltd filed Critical Muxi Integrated Circuit Shanghai Co ltd
Priority to CN202111372546.6A priority Critical patent/CN113806251B/zh
Publication of CN113806251A publication Critical patent/CN113806251A/zh
Application granted granted Critical
Publication of CN113806251B publication Critical patent/CN113806251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种共享内存管理单元的系统及搭建方法、内存访问方法，属于计算机领域，系统包括存储器、内存管理单元以及运行在同一系统软件内且共享内存管理单元的微处理器和IP核；还包括地址偏移单元，地址偏移单元与微处理器以及内存管理单元通信连接，地址偏移单元用于将微处理器发出的内存访问请求中携带的虚拟地址进行偏移并形成偏移地址后再发送给内存管理单元；偏移地址与IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内；微处理器与IP核包括有公有数据，用于访问公有数据的偏移地址以及IP核发出的虚拟地址均映射到存储器中用于存储公有数据的物理地址空间。本发明能够提高IP核的性能且较少的修改代码。

Description

一种共享内存管理单元的系统及搭建方法、内存访问方法
技术领域
本发明涉及计算机技术领域，特别涉及一种共享内存管理单元的系统及搭建方法、内存访问方法。
背景技术
现有的计算机体系架构中，处理器以及IP核（IP）不会直接访问设备内存，而是先访问虚拟地址，虚拟地址都一一对应有物理地址，虚拟地址和物理地址之间一一对应的关系由转换页表记录保存，转换页表则缓存在旁路转换缓存(translation lookasidebuffer，TLB)中，由内存管理单元（MMU）根据TLB中缓存的转换页表将该虚拟地址转换为对应的物理地址，从而根据物理地址访问设备内存中的指令和数据。
在有些系统中，存在在微处理器与IP核（IP）共享虚拟地址以及内存管理单元（MMU）的情况，在该情况下，上述的转换页表是共用的，因此对于同一个虚拟地址，其对应的物理地址也是一样的。
工作时，微处理器用来访问其代码指令和私有数据所占用掉的地址空间无法为IP核（IP）所使用，如图1中的#1和#2，这就导致IP核（IP）所能使用的地址空间缩小，即只能使用图1中的#3，对应在设备内存上也是如此，因此可以理解，微处理器占用掉的地址空间（图1中#1和#2）越大，IP核（IP）能使用的地址空间（图1中的#3）就越小，这极大的影响了IP核（IP）的性能，原因在于IP核（IP）无法同时访问全部的4GB（32位总线时）数据空间。比如，微处理器需要占用512MB的地址空间来存放代码指令和私有数据区，那么IP核（IP）能使用的地址空间就只有3.5GB。
发明内容
针对现有技术存在的包括位于同一系统软件中且共享内存管理单元的微处理器和IP核的计算机系统中，IP核的性能受到限制的问题，本发明的目的在于提供一种共享内存管理单元的系统及搭建方法、内存访问方法。
为实现上述目的，本发明的技术方案为：
第一方面，本发明提供一种共享内存管理单元的系统，包括存储器、内存管理单元以及运行在同一系统软件内的微处理器和IP核，其中，所述内存管理单元与所述存储器通信连接，所述微处理器与所述IP核共享所述内存管理单元，还包括地址偏移单元，所述地址偏移单元与所述微处理器以及所述内存管理单元通信连接，所述地址偏移单元用于将所述微处理器发出的内存访问请求中携带的虚拟地址进行偏移并形成偏移地址后再发送给所述内存管理单元，且所述偏移地址与所述IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内；其中，所述微处理器与所述IP核包括有公有数据，且用于访问所述公有数据的偏移地址以及所述IP核发出的用于访问所述公有数据的虚拟地址均映射到所述存储器中用于存储所述公有数据的物理地址空间。
优选的，所述地址偏移单元为可编程的offset。
优选的，所述微处理器以及所述IP核有多个。
优选的，所述IP核与所述内存管理单元、所述微处理器与所述地址偏移单元均通过32位地址总线通信连接；所述内存管理单元与所述地址偏移单元以及所述存储器均通过48位地址总线通信连接。
优选的，所述系统为片上系统。
第二方面，本发明提供一种上述系统的搭建方法，所述方法包括：
创建应用于IP核的虚拟地址空间，并将所述虚拟地址空间划分为IP核私有空间和IP核公有空间；
在所述虚拟地址空间的基础上，通过地址偏移单元的偏移功能创建应用于微处理器的偏移虚拟地址空间，并将所述偏移虚拟地址空间划分为微处理器私有空间和微处理器公有空间；
创建页表，所述页表用于使存放IP核私有数据的物理地址空间与所述IP核私有空间相对应、使存放微处理器私有数据的物理地址空间与所述微处理器私有空间相对应、以及使存放微处理器与IP核公有数据的物理地址空间同时与所述微处理器公有空间、所述IP核公有空间相对应。
第三方面，本发明还提供一种内存访问方法，所述方法应用于上述的系统，所述方法包括：
S1、获取内存访问请求，所述内存访问请求中携带有身份标识和虚拟地址；
S2、根据内存访问请求中携带的身份标识判断所述内存访问请求是否来自于微处理器，是则进入S3，否则进入S4；
S3、通过调用地址偏移单元的功能为所述内存访问请求中携带的虚拟地址增加偏移量后形成偏移地址，且所述偏移地址与所述IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内；
S4、将虚拟地址或者经过偏移后的偏移地址发送给内存管理单元；
S5、内存管理单元根据预设的页表获得对应的物理地址，并返回；
S6、根据内存管理单元返回的物理地址访问存储器中数据。
优选的，所述存储器中包括有所述微处理器和所述IP核的公有数据，且用于访问所述公有数据的偏移地址以及所述IP核发出的用于访问所述公有数据的虚拟地址均通过所述内存管理单元映射到所述存储器中用于存储所述公有数据的物理地址空间。
第四方面，本发明提供一种电子设备，包括存储有可执行程序代码的存储器以及与所述存储器耦合的处理器；其中，所述处理器调用所述存储器中存储的可执行程序代码，执行如上所述的内存访问方法。
第五方面，本发明提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器运行时执行如上所述的内存访问方法。
采用上述技术方案，本发明的有益效果在于：
1、通过地址偏移单元的设置，将微处理器发出的内存访问请求中携带的虚拟地址进行偏移后得到偏移地址，使得该偏移地址不再与IP核发出的内存访问单元中携带的虚拟地址处于同一虚拟地址空间内，从而确保IP核能够使用完整的虚拟地址空间，使得IP核的性能不受微处理器的影响和限制；并且不涉及对微处理器以及IP核内部的改动，方便灵活部署；
2、用于访问公有数据的偏移地址以及IP核发出的用于访问公有数据的虚拟地址均通过映射到存储器中用于存储公有数据的物理地址空间的设置，使得只需要对用于存储公有数据的物理地址空间增加一个双映射即可，所需修改的代码少从而方便部署。
附图说明
图1为现有技术中虚拟地址的空间分配示意图。
图2为本发明中系统的结构示意图。
图3为本发明中虚拟地址的空间分配示意图。
图4为本发明中虚拟地址与物理地址之间的映射关系示意图。
图5为本发明中内存访问方法的流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
需要说明的是，在本发明的描述中，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示对本发明结构的说明，仅是为了便于描述本发明的简便，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
对于本技术方案中的“第一”和“第二”，仅为对相同或相似结构，或者起相似功能的对应结构的称谓区分，不是对这些结构重要性的排列，也没有排序、或比较大小、或其他含义。
另外，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个结构内部的连通。对于本领域的普通技术人员而言，可以根据本发明的总体思路，联系本方案上下文具体情况理解上述术语在本发明中的具体含义。
实施例一
一种共享内存管理单元的系统，例如片上系统（SoC），当然还可以是其他形式的计算机系统，例如 CPU、GPU、Codec芯片等。该系统包括有存储器（或者是通过接口连接的外部设备内存）、内存管理单元、微处理器和IP核，其中微处理器和IP核运行在同一系统软件内，该系统软件为一种操作系统。其中，内存管理单元通过48位地址总线与存储器通信连接，微处理器与IP核均通过32位地址总线与内存管理单元通信连接，即微处理器与IP核共享内存管理单元。
然而，由于微处理器和IP核运行在同一系统软件内，且两者又共享内存管理单元，因此，微处理器和IP核共享同一个4GB大小的虚拟地址空间和物理地址空间，而微处理器需要占有一部分空间来存放其私有的数据，故而微处理器和IP核共有的地址空间则小于4GB，使得IP核无法使用全部的4GB虚拟地址空间，导致其性能受到限制，如图1所示，其中#3部分为IP核可用的虚拟地址空间，显然其小于4GB。
因此，本实施例中，如图2所示，设置上述的系统还包括地址偏移单元，地址偏移单元位于微处理器与内存管理单元之间，具体的，地址偏移单元一方面通过既有的32位地址总线与微处理器通信连接，另一方面通过48位地址总线与内存管理单元通信连接。
并且，该地址偏移单元用于将微处理器发出的内存访问请求中携带的虚拟地址进行偏移，从而形成偏移地址后再发送给内存管理单元，同时使得该偏移地址与IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内。例如，如图3所示，IP核发出的内存访问请求中携带的虚拟地址存储在大小为4GB的虚拟地址空间内，即（0×0000_0000_0000）-（0×0000_FFFF_FFFF）。而微处理器发出的内存访问请求中携带的虚拟地址则被增加了4GB的偏移量，从而被存储在大小为4GB的偏移空间内，即（0×0001_0000_0000）-（0×0001_FFFF_FFFF）。如此设置，即使得微处理器发出的内存访问请求中携带的虚拟地址被偏移，不再与IP核发出的内存访问请求中携带的虚拟地址处于同一虚拟地址空间内，两者各用一个虚拟地址空间互不影响，确保IP核能够使用完整的4GB虚拟地址空间，使其性能不受到微处理器的限制。
另外，由于微处理器与IP核包括有公有数据，这些公有数据存储在存储器中，访问公有数据时，需要通过内存管理单元件虚拟地址转换为对应的物理地址，通过物理地址才能够访问公有数据。因此本实施例中，还设置有页表，该页表使得用于访问上述公有数据的偏移地址以及IP核发出的用于访问上述公有数据的虚拟地址均映射到存储器中用于存储该公有数据的物理地址空间（即公有数据区）。而对于微处理器与IP核各自的私有数据，另设置页表，使得IP核发出的用于访问其私有数据的虚拟地址映射到存放IP核私有数据的物理地址空间（即IP核私有数据区），使得用于访问微处理器私有数据的偏移地址映射到存放微处理器私有数据的物理地址空间（即微处理器私有数据区）。
具体而言，如图3所示，是将用于存储IP核发出的内存访问请求中携带的虚拟地址的虚拟地址空间划分为两个部分，即大小为1.5GB的IP核私有空间（0×0000_0000_0000）-（0×0000_5FFF_FFFF），以及大小为2.5GB的IP核公有空间（0×0000_6000_0000）-（0×0000_FFFF_FFFF）。同时，将用于存储偏移地址的偏移地址空间也划分为两个部分，即大小为1.5GB的微处理器私有空间（0×0001_0000_0000）-（0×0001_5FFF_FFFF），以及大小为2.5GB的微处理器公有空间（0×0001_6000_0000）-（0×0001_FFFF_FFFF）。同时，如图4所示，通过内存管理单元及页表，使得上述的0-1.5GB范围的IP核私有空间（0×0000_0000_0000）-（0×0000_5FFF_FFFF）与IP核私有数据区对应；使得4-5.5GB范围的微处理器私有空间（0×0001_0000_0000）-（0×0001_5FFF_FFFF）与微处理器私有数据区对应；使得1.5-4GB的IP核公有空间（0×0000_6000_0000）-（0×0000_FFFF_FFFF）以及5.5-8GB的微处理器公有空间（0×0001_6000_0000）-（0×0001_FFFF_FFFF）同时与公有数据区对应。
本实施例中，地址偏移单元配置为可编程的offset，通过软件编程使得其偏移量可调，从而满足不同地址总线情况下对于偏移量大小的要求。
另外可以理解的是，上述的微处理器以及IP核的数量并不限于一个，当有多个时，为每个原本共享内存管理器的微处理器和IP核都配置一个上述的地址偏移单元，并设置页表以满足公有数据的双映射要求。
实施例二
一种实施例一公开的系统的搭建方法，方法包括：
步骤一，创建应用于IP核的虚拟地址空间，并将虚拟地址空间划分为IP核私有空间和IP核公有空间，其中，IP核私有空间存储用于访问IP核私有数据的虚拟地址，IP核公有空间存储用于访问IP核公有数据的虚拟地址。
步骤二，在创建的虚拟地址空间的基础上，通过地址偏移单元的偏移功能创建应用于微处理器的偏移虚拟地址空间，并将偏移虚拟地址空间划分为微处理器私有空间和微处理器公有空间，其中，微处理器私有空间存储用于访问微处理器私有数据的偏移地址，微处理器公有空间存储用于访问微处理器公有数据的偏移地址；
步骤三，创建页表，并配置页表以使存放IP核私有数据的物理地址空间与上述的IP核私有空间相对应、使存放微处理器私有数据的物理地址空间与上述的微处理器私有空间相对应、以及使存放微处理器与IP核公有数据的物理地址空间同时与上述的微处理器公有空间、IP核公有空间相对应。
实施例三
一种内存访问方法，该方法应用于实施例一公开的系统，该方法由系统软件执行，如图5所示，该方法包括以下步骤：
S1，获取内存访问请求，内存访问请求中携带有身份标识和虚拟地址；
S2，根据内存访问请求中携带的身份标识判断内存访问请求是否来自于微处理器，是则进入S3，否则进入S4；
S3，通过调用地址偏移单元的功能为内存访问请求中携带的虚拟地址增加偏移量后形成偏移地址，且偏移地址与IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内；
S4，将虚拟地址或者经过偏移后的偏移地址发送给内存管理单元；
S5，内存管理单元根据预设的页表获得对应的物理地址，并返回；
S6，根据内存管理单元返回的物理地址访问存储器中数据。
存储器中包括有微处理器和所述IP核的公有数据，在S3中，用于访问上述公有数据的偏移地址以及IP核发出的用于访问公有数据的虚拟地址均通过内存管理单元映射到存储器中用于存储公有数据的物理地址空间。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。

Claims (8)

1.一种共享内存管理单元的系统，包括存储器、内存管理单元以及运行在同一系统软件内的微处理器和IP核，其中，所述内存管理单元与所述存储器通信连接，所述微处理器与所述IP核共享所述内存管理单元，其特征在于：还包括地址偏移单元，所述地址偏移单元与所述微处理器以及所述内存管理单元通信连接，所述地址偏移单元用于将所述微处理器发出的内存访问请求中携带的虚拟地址进行偏移并形成偏移地址后再发送给所述内存管理单元，且所述偏移地址与所述IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内；其中，所述微处理器与所述IP核包括有公有数据，且用于访问所述公有数据的偏移地址以及所述IP核发出的用于访问所述公有数据的虚拟地址均映射到所述存储器中用于存储所述公有数据的物理地址空间。
2.根据权利要求1所述的共享内存管理单元的系统，其特征在于：所述地址偏移单元为可编程的offset。
3.根据权利要求1所述的共享内存管理单元的系统，其特征在于：所述微处理器以及所述IP核有多个。
4.根据权利要求1所述的共享内存管理单元的系统，其特征在于：所述IP核与所述内存管理单元、所述微处理器与所述地址偏移单元均通过32位地址总线通信连接；所述内存管理单元与所述地址偏移单元以及所述存储器均通过48位地址总线通信连接。
5.根据权利要求4所述的共享内存管理单元的系统，其特征在于：所述系统为片上系统。
6.一种如权利要求1-5任一项所述系统的搭建方法，其特征在于：所述方法包括：
创建应用于IP核的虚拟地址空间，并将所述虚拟地址空间划分为IP核私有空间和IP核公有空间；
在所述虚拟地址空间的基础上，通过地址偏移单元的偏移功能创建应用于微处理器的偏移虚拟地址空间，并将所述偏移虚拟地址空间划分为微处理器私有空间和微处理器公有空间；
创建页表，所述页表用于使存放IP核私有数据的物理地址空间与所述IP核私有空间相对应、使存放微处理器私有数据的物理地址空间与所述微处理器私有空间相对应、以及使存放微处理器与IP核公有数据的物理地址空间同时与所述微处理器公有空间、所述IP核公有空间相对应。
7.一种内存访问方法，所述方法应用于如权利要求1-5任一项所述的系统，其特征在于：所述方法包括：
S1、获取内存访问请求，所述内存访问请求中携带有身份标识和虚拟地址；
S2、根据内存访问请求中携带的身份标识判断所述内存访问请求是否来自于微处理器，是则进入S3，否则进入S4；
S3、通过调用地址偏移单元的功能为所述内存访问请求中携带的虚拟地址增加偏移量后形成偏移地址，且所述偏移地址与所述IP核发出的内存访问请求中携带的虚拟地址位于不同地址范围下的虚拟地址空间内；
S4、将虚拟地址或者经过偏移后的偏移地址发送给内存管理单元；
S5、内存管理单元根据预设的页表获得对应的物理地址，并返回；
S6、根据内存管理单元返回的物理地址访问存储器中的数据。
8.根据权利要求7所述的内存访问方法，其特征在于：所述存储器中包括有所述微处理器和所述IP核的公有数据，且用于访问所述公有数据的偏移地址以及所述IP核发出的用于访问所述公有数据的虚拟地址均通过所述内存管理单元映射到所述存储器中用于存储所述公有数据的物理地址空间。
CN202111372546.6A 2021-11-19 2021-11-19 一种共享内存管理单元的系统及搭建方法、内存访问方法 Active CN113806251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111372546.6A CN113806251B (zh) 2021-11-19 2021-11-19 一种共享内存管理单元的系统及搭建方法、内存访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111372546.6A CN113806251B (zh) 2021-11-19 2021-11-19 一种共享内存管理单元的系统及搭建方法、内存访问方法

Publications (2)

Publication Number Publication Date
CN113806251A true CN113806251A (zh) 2021-12-17
CN113806251B CN113806251B (zh) 2022-02-22

Family

ID=78938448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111372546.6A Active CN113806251B (zh) 2021-11-19 2021-11-19 一种共享内存管理单元的系统及搭建方法、内存访问方法

Country Status (1)

Country Link
CN (1) CN113806251B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116069689A (zh) * 2023-03-02 2023-05-05 北京象帝先计算技术有限公司 页表访问方法、系统、电子组件及页表配置方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754819A (en) * 1994-07-28 1998-05-19 Sun Microsystems, Inc. Low-latency memory indexing method and structure
CN101639810A (zh) * 2009-08-26 2010-02-03 杭州华三通信技术有限公司 一种访问pci存储空间的方法和装置
CN102541805A (zh) * 2010-12-09 2012-07-04 沈阳高精数控技术有限公司 一种基于共享内存的多处理器通信方法及其实现装置
CN103403688A (zh) * 2011-02-21 2013-11-20 富士通株式会社 处理器管理方法
CN104364775A (zh) * 2012-03-23 2015-02-18 海坎普系统股份有限公司 具有段偏移寻址的专用存储器访问路径
CN105677435A (zh) * 2015-12-30 2016-06-15 小米科技有限责任公司 函数的调用方法、装置及终端
CN106909437A (zh) * 2015-12-23 2017-06-30 华为技术有限公司 虚拟机内核的保护方法及装置
CN107870867A (zh) * 2016-09-28 2018-04-03 北京忆芯科技有限公司 32位cpu访问大于4gb内存空间的方法与装置
CN108491334A (zh) * 2018-03-08 2018-09-04 北京东土科技股份有限公司 一种嵌入式实时系统的物理内存管理方法及装置
US20180293690A1 (en) * 2017-04-07 2018-10-11 Intel Corporation Apparatus and method for managing data bias in a graphics processing architecture

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754819A (en) * 1994-07-28 1998-05-19 Sun Microsystems, Inc. Low-latency memory indexing method and structure
CN101639810A (zh) * 2009-08-26 2010-02-03 杭州华三通信技术有限公司 一种访问pci存储空间的方法和装置
CN102541805A (zh) * 2010-12-09 2012-07-04 沈阳高精数控技术有限公司 一种基于共享内存的多处理器通信方法及其实现装置
CN103403688A (zh) * 2011-02-21 2013-11-20 富士通株式会社 处理器管理方法
CN104364775A (zh) * 2012-03-23 2015-02-18 海坎普系统股份有限公司 具有段偏移寻址的专用存储器访问路径
CN106909437A (zh) * 2015-12-23 2017-06-30 华为技术有限公司 虚拟机内核的保护方法及装置
CN105677435A (zh) * 2015-12-30 2016-06-15 小米科技有限责任公司 函数的调用方法、装置及终端
CN107870867A (zh) * 2016-09-28 2018-04-03 北京忆芯科技有限公司 32位cpu访问大于4gb内存空间的方法与装置
US20180293690A1 (en) * 2017-04-07 2018-10-11 Intel Corporation Apparatus and method for managing data bias in a graphics processing architecture
CN108491334A (zh) * 2018-03-08 2018-09-04 北京东土科技股份有限公司 一种嵌入式实时系统的物理内存管理方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ROBERT CORDINGLY等: "Predicting Performance and Cost of Serverless Computing Functions with SAAF", 《 2020 IEEE INTL CONF ON DEPENDABLE, AUTONOMIC AND SECURE COMPUTING, INTL CONF ON PERVASIVE INTELLIGENCE AND COMPUTING, INTL CONF ON CLOUD AND BIG DATA COMPUTING, INTL CONF ON CYBER SCIENCE AND TECHNOLOGY CONGRESS (DASC/PICOM/CBDCOM/CYBERSCITECH)》 *
武军彪: "嵌入式操作系统核间任务同步与通信的设计与实现", 《中国优秀硕士学位论文全文数据库》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116069689A (zh) * 2023-03-02 2023-05-05 北京象帝先计算技术有限公司 页表访问方法、系统、电子组件及页表配置方法

Also Published As

Publication number Publication date
CN113806251B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
US10216676B2 (en) System and method for extended peripheral component interconnect express fabrics
US7606995B2 (en) Allocating resources to partitions in a partitionable computer
US6922766B2 (en) Remote translation mechanism for a multi-node system
US8683109B2 (en) Computer system and bus assignment method
US8190839B2 (en) Using domains for physical address management in a multiprocessor system
US9146879B1 (en) Virtual memory management for real-time embedded devices
US9384153B2 (en) Virtualized local storage
CN105938459A (zh) 处理地址转换请求
US9984003B2 (en) Mapping processing method for a cache address in a processor to provide a color bit in a huge page technology
EP3163451B1 (en) Memory management method and device, and memory controller
CN113806251B (zh) 一种共享内存管理单元的系统及搭建方法、内存访问方法
CN115292214A (zh) 页表预测方法、存储访问操作方法、电子装置和电子设备
US20230289295A1 (en) Virtual Memory Management Method and Apparatus Supporting Physical Addresses Larger Than Virtual Addresses
CN112840327A (zh) 一种片上系统、访问命令的路由方法及终端
US7249241B1 (en) Method and apparatus for direct virtual memory address caching
US7389398B2 (en) Methods and apparatus for data transfer between partitions in a computer system
JP2021028762A (ja) 情報処理装置および制御方法
JP6343722B2 (ja) マルチコアシステムにおいてデータ訪問者ディレクトリにアクセスするための方法及びデバイス
CN116069689B (zh) 页表访问方法、系统、电子组件及页表配置方法
EP3167375B1 (en) Memory management method for supporting shared virtual memories with hybrid page table utilization and related machine readable medium
GB2493340A (en) Address mapping of boot transactions between dies in a system in package
CN107766259B (zh) 页表缓存的访问方法、页表缓存、处理器芯片和存储单元
CN117370228A (zh) 一种数据处理设备及方法
WO2021238594A1 (zh) 存储介质管理方法、装置、设备以及计算机可读存储介质
CN117851289A (zh) 页表获取方法、系统、电子组件及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant