CN113779646B - 一种基于电压调变电路控制硬件加密的系统、方法 - Google Patents
一种基于电压调变电路控制硬件加密的系统、方法 Download PDFInfo
- Publication number
- CN113779646B CN113779646B CN202110968202.5A CN202110968202A CN113779646B CN 113779646 B CN113779646 B CN 113779646B CN 202110968202 A CN202110968202 A CN 202110968202A CN 113779646 B CN113779646 B CN 113779646B
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- outputs
- control
- control switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004891 communication Methods 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 56
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 230000001276 controlling effect Effects 0.000 description 13
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种基于电压调变电路控制硬件加密的系统、方法,所述系统包括板卡,每个板卡设置有表明板卡身份的身份ID;所述板卡上设置有可编程逻辑器件;可编程逻辑器件连接有串行接口存储器;该系统还包括电压调变单元;电压调变单元与可编程逻辑器件通信连接;板卡的身份ID提供不同的数据位作为电压的调变输入电压调变单元的输入端,电压调变单元将接收到的身份ID解析出特定电压输出到可编程逻辑器件,可编程逻辑器件根据接收到的电压控制输出串行接口的控制信号到串行接口存储器。需要有此电路板卡的身份ID,才能解析出正确的电压来授权可编程逻辑器件是否放开SPI总线的沟通,来保护板卡被入侵。
Description
技术领域
本发明涉及硬件加密控制技术领域,具体涉及一种基于电压调变电路控制硬件加密的系统、方法。
背景技术
随着互联网技术的不断发展和并行计算需求的不断增加,现今已发展成5G的行动通讯应用,具备高速外多连接与低时延,且渐渐偏向协助企业端加速数字转型时的应用,安全的通信也越来越重要。为了避免服务器传送网络封包可能会被拦截,避免使用者或是公司企业数据被黑客和网络犯罪份子攻击或是数据外泄。如何保护信息通信与加密是现今科技发展相当必要的课题。
服务器中运用有加密数据的密钥,即透过编码数据来隐匿通讯为最有效方法,任何加密信息均需要有正确的密钥才能获取内容,来增强信息或档案的安全性。intel在的Whitley平台设计中,导入了PFR的加密设计方案,运用了基于硬件的解决方案,为保护企业服务器固件提供了一种全新的方法,可全面防止对服务器所有固件的攻击。PFR避免固件可能会受到黑客攻击,如在组件的闪存中植入能够轻易躲过标准系统检测手段的恶意代码,从而对系统造成永久性破坏。
Intel PFR技术是通过平台的PFR CPLD/FPGA来实现。PFR可防止未经授权的入侵,为了避免对SPI存储器中固件的修改,BMC通过与PFR算法的安全通信,来授权是否对SPI存储器的修改。但是,Intel PFR需大量的固件支持,且开发时程较长,虽然提供多层固件攻击保护和固件恢复机制,保护较为完整,但需要较多的逻辑数量来支持。
发明内容
针对Intel PFR需大量的固件支持,且开发时程较长,虽然提供多层固件攻击保护和固件恢复机制,保护较为完整,但需要较多的逻辑数量来支持的问题,本发明提供一种基于电压调变电路控制硬件加密的系统、方法。
本发明的技术方案是:
第一方面,本发明技术方案提供一种基于电压调变控制硬件加密的系统,包括板卡,每个板卡设置有表明板卡身份的身份ID;
所述板卡上设置有可编程逻辑器件;可编程逻辑器件连接有串行接口存储器;
该系统还包括电压调变单元;电压调变单元与可编程逻辑器件通信连接;
板卡的身份ID提供不同的数据位作为电压的调变输入电压调变单元的输入端,电压调变单元将接收到的身份ID解析出特定电压输出到可编程逻辑器件,可编程逻辑器件根据接收到的电压控制输出串行接口的控制信号到串行接口存储器。
运用电压调变单元来输出特定电压,提供不同数位输入(身份ID)来作为电压的调变,同时加入分压治具来作基准电压的叠加。分压治具可再改变基准电压的电压值,使电压调变单元提供更多不同的电压输出。
进一步的,电压调变单元包括数模转换模块和分压治具;
分压治具,用于给数模转换模块提供不同的基准电压;
板卡的身份ID提供不同的数据位输入到数模转换模块的输入端;
数模转换模块的基准电压输入端与分压治具的电压输出端连接;
数模转换模块的输出端连接到可编程逻辑器件。
进一步的,所述板卡上还设置有BMC;BMC通过PCH与串行接口存储器连接;数模转换模块的输出端连接到BMC。为了避免对串行接口存储器中固件的修改,通过电压调变单元输出特定电压触发可编程逻辑器件输出串行接口控制信号,来授权是否对串行接口存储器的修改。
进一步的,分压治具包括电源、电压转换模块和控制模块;
电源与电压转换模块连接,电压转换模块与控制模块连接,用于通过控制模块控制电压转换模块输出相应的基准电压。不同板卡可编程逻辑器件触发电压不同,需要电压调变单元输出不同的电压,这样进一步需要分压治具提供不同的基准电压来满足要求。
进一步的,电压转换模块包括第一升压模块和第二升压模块;
电源与第一升压模块连接,第一升压模块与第二升压模块连接;
电源输出第一基准电压,第一基准电压通过第一升压模块输出第二基准电压,第二基准电压通过第二升压模块输出第三基准电压;
第一升压模块和第二升压模块分别与控制模块连接。
进一步的,控制模块包括第一控制开关、第二控制开关和控制芯片;
电源通过第一控制开关输出第一基准电压;
第一升压模块通过第二控制开关输出第二基准电压;
第一控制开关、第二控制开关、第一升压模块和第二升压模块分别与控制芯片连接。
第一升压模块的控制端与控制芯片连接,第二升压模块的控制端与控制芯片连接;控制芯片输出低电平到第一升压模块和第二升压模块的控制端,同时输出高电平到第一控制开关,第一控制开关关闭,电源通过第一控制开关输出第一基准电压;控制芯片输出高电平到第一升压模块和第二控制开关,同时输出低电平到第一控制开关和第二升压模块的控制端,电源的输出通过第一升压模块升压并通过第二控制开关输出第二基准电压;控制芯片输出高电平到第一升压模块和第二升压模块,同时输出低电平到第一控制开关和第二控制开关,电源的输出通过第一升压模块升压,然后通过第二升压模块再次升压输出第三基准电压。
进一步的,第二升压模块通过稳压二极管输出第三基准电压。
控制芯片输出高电平到第一升压模块和第二升压模块,同时输出低电平到第一控制开关和第二控制开关,电源的输出通过第一升压模块升压,然后通过第二升压模块再次升压,并通过稳压二极管稳压输出第三基准电压。为了保证输出所需的基准电压,通过稳压二极管对输出的电压进行稳压输出。
进一步的,可编程逻辑器件包括CPLD芯片和FPGA芯片。
第二方面,本发明技术方案还提供一种基于电压调变控制硬件加密的方法,包括如下步骤:
将待加密板卡与电压调变单元连接;
获取待加密板卡的身份ID输入到电压调变单元的输入端;
电压调变单元根据输入的身份ID解析出电压信号;
根据解析出的电压信号输出控制信号到分压治具控制分压治具输出相应的基准电压到电压调变单元;
电压调变单元输出特定电压到可编程逻辑器件;
可编程逻辑器件根据接收到的特定电压控制输出串口开放信号到串行接口存储器。
运用电压调变单元来输出特定电压,提供不同数位输入(身份ID)来作为电压的调变,同时加入分压治具来作基准电压的叠加。分压治具可再改变基准电压的电压值,使电压调变单元提供更多不同的电压输出。
进一步的,所述的根据解析出的电压信号输出控制信号到分压治具控制分压治具输出相应的基准电压到电压调变单元的步骤中,控制分压治具输出相应的基准电压的步骤包括:
当控制芯片输出低电平到第一升压模块和第二升压模块的控制端,同时输出高电平到第一控制开关时,第一控制开关关闭,电源通过第一控制开关输出第一基准电压;
当控制芯片输出高电平到第一升压模块和第二控制开关,同时输出低电平到第一控制开关和第二升压模块的控制端时,电源的输出通过第一升压模块升压并通过第二控制开关输出第二基准电压;
当控制芯片输出高电平到第一升压模块和第二升压模块,同时输出低电平到第一控制开关和第二控制开关时,电源的输出通过第一升压模块升压,然后通过第二升压模块再次升压,并通过稳压二极管稳压输出第三基准电压。
通过电压调变单元输出特定电压授权CPLD(FPGA)是否放开SPI总线的沟通,需要有此电路的KEY(8bit)也就是8为数字输入。如此每个服务器的板卡,都可以透过此方式做SPI沟通前作加密,甚至每张板卡都可以拥有自己的身份ID(8码)来做加密。此外,工厂端更可以运用分压治具,来作更严格的加密把关。
从以上技术方案可以看出,本发明具有以下优点:运用电压调变电路DAC来输出特定电压Vout,提供不同数位输入(ID Keys)来作为电压的调变。需要有此电路板卡的身份ID(8bit),才能解析出正确的Vout来授权可编程逻辑器件是否放开SPI总线的沟通,来保护板卡被入侵。
此外,本发明设计原理可靠,结构简单,具有非常广泛的应用前景。
由此可见,本发明与现有技术相比,具有突出的实质性特点和显著地进步,其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的系统的示意性框图。
图2是本发明一个实施例的电压调变单元的连接框图。
图中,1-电压调变单元,2-板卡,10-分压治具,20-数模转换模块,101-第一升压模块,102-第二升压模块,103-电源,104-控制芯片,105-第一控制开关,106-第二控制开关,107-稳压二极管,201-可编程逻辑器件,202-BMC,203-PCH,204-SPI FLASH。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
如图1所示,本发明实施例提供一种基于电压调变控制硬件加密的系统,包括板卡2,每个板卡2设置有表明板卡身份的身份ID;
所述板卡2上设置有可编程逻辑器件201;可编程逻辑器件201连接有串行接口存储器;
该系统还包括电压调变单元1;电压调变单元1与可编程逻辑器件201通信连接;
板卡2的身份ID提供不同的数据位作为电压的调变输入电压调变单元1的输入端,电压调变单元1将接收到的身份ID解析出特定电压输出到可编程逻辑器件201,可编程逻辑器件201根据接收到的电压控制输出串行接口的控制信号到串行接口存储器。
运用电压调变单元1来输出特定电压,提供不同数位输入(身份ID)来作为电压的调变,同时加入分压治具10来作基准电压的叠加。分压治具10可再改变基准电压的电压值,使电压调变单元1提供更多不同的电压输出。
在有些实施例中,电压调变单元1包括数模转换模块20和分压治具10;
分压治具10,用于给数模转换模块20提供不同的基准电压;
板卡2的身份ID提供不同的数据位输入到数模转换模块20的输入端;
数模转换模块20的基准电压输入端与分压治具10的电压输出端连接;
数模转换模块20的输出端连接到可编程逻辑器件201。
需要说明的是,本申请的数模转换模块采用8为数字输入的芯片,例如,可以采用DAC0832芯片,使用时,DAC0832芯片的数字信号输入端输入表明板卡身份的身份ID,DAC0832芯片的片选信号端、写信号端、传送控制信号端和接地端均输入低电平(接地)有效,DAC0832芯片的电源端输入5v电源,DAC0832芯片的输入寄存器允许端输入高电平有效(可以接入5v电源),DAC0832芯片的基准电压输入端连接到分压治具的输出端;DAC0832芯片输出的是电流,要求输出的是电压,此时,在DAC0832芯片电流输出端经过一个外接的运算放大器转换成电压,DAC0832芯片的反馈端通过反馈电阻连接到运算放大器的输出端。
需要说明的是,所述板卡2上还设置有BMC202;BMC202通过PCH203与串行接口存储器连接;数模转换模块20的输出端连接到BMC202。为了避免对串行接口存储器中固件的修改,通过电压调变单元1输出特定电压触发可编程逻辑器件201输出串行接口控制信号,来授权是否对串行接口存储器的修改。
在有些实施例中,分压治具10包括电源103、电压转换模块和控制模块;;
电源与电压转换模块连接,电压转换模块与控制模块连接,用于通过控制模块控制电压转换模块输出相应的基准电压。不同板卡可编程逻辑器件触发电压不同,需要电压调变单元输出不同的电压,这样进一步需要分压治具提供不同的基准电压来满足要求。
如图2所示,进一步需要说明的是,电压转换模块包括第一升压模块101和第二升压模块102;
电源103与第一升压模块101连接,第一升压模块101与第二升压模块102连接;
电源103输出第一基准电压Vref1,第一基准电压Vref1通过第一升压模块101输出第二基准电压Vref2,第二基准电压Vref2通过第二升压模块102输出第三基准电压Vref3;
第一升压模块101和第二升压模块102分别与控制模块连接。
在有些实施例中,控制模块包括第一控制开关105、第二控制开关106和控制芯片104;
电源103通过第一控制开关105输出第一基准电压Vref1;
第一升压模块101通过第二控制开关106输出第二基准电压Vref2;
第一控制开关105、第二控制开关106、第一升压模块101和第二升压模块102分别与控制芯片104连接。
第一升压模块101的控制端与控制芯片104连接,第二升压模块102的控制端与控制芯片104连接;控制芯片104输出低电平到第一升压模块101和第二升压模块102的控制端,同时输出高电平到第一控制开关105,第一控制开关105关闭,电源103通过第一控制开关105输出第一基准电压Vref1;控制芯片104输出高电平到第一升压模块101和第二控制开关106,同时输出低电平到第一控制开关105和第二升压模块102的控制端,电源103的输出通过第一升压模块101升压并通过第二控制开关106输出第二基准电压Vref2;第二升压模块102通过稳压二极管107输出第三基准电压Vref3。控制芯片104输出高电平到第一升压模块101和第二升压模块102,同时输出低电平到第一控制开关105和第二控制开关106,电源103的输出通过第一升压模块101升压,然后通过第二升压模块102再次升压,并通过稳压二极管107稳压输出第三基准电压Vref3。为了保证输出所需的基准电压,通过稳压二极管107对输出的电压进行稳压输出。
本申请设计的分压治具有两个升压模块,为了保证分压治具的通用性,本申请设计的分压治具采用3v的电源,3v电源作为第一路的3v电压输出;3v电源作为输入,输入到第一升压模块进行升压,在这里,第一升压模块何可采用AH805升压模块,由于AH805是一种1.2-3v输入能输出5v的升压模块,由于基准电压的输出每次只需输出1路电压,此时,当需要5v输出时,3v电源由于是升压模块的输入,所以需要在3v电源在输出到数模转换模块的通路上设置第一控制开关,当需要5v输出时,控制第一控制开端关闭,这样3v电源只作为升压模块的输入。第二升压模块本申请可以采用FP106升压模块,本领域技术人员知道,FP106升压模块的输入是4-6v,输出在30v左右,本申请需要12v的基准电压,此时需要在FP106升压模块的输出端连接一个稳压二极管将电压稳定在12v输出,此时,FP106升压模块的输出端连接稳压二极管的阴极,稳压二极管的阳极作为第三路的输出,也就是第三基准电压的输出。本申请的设计比较灵活,第三路的输出可以通过改变稳压二极管进行电压输出的调整。相同的理由,在第二路的输出端也就是AH805升压模块作为5v的基准电压输出到数模转换模块的通路上设置第二控制开关。本申请为了使工作过程自动化,将通过控制芯片进行控制输出。
在电压调变单元的输入除了8为的数字输入,同时加入分压治具来作数模转换模块所需基准电压Vref的叠加。Vref为分压治具的输出电压,可为3V,5V或是12V,透过分压治具,可再改变Vref的电压值,使我们可提供更多不同的电压输出。
可编程逻辑器件201包括CPLD芯片和FPGA芯片。串行接口寄存器位SPI FLASH204,要解析出正确的Vout来授权CPLD(FPGA)是否放开SPI总线的沟通,需要有此电路的KEY(8bit)也就是8为数字输入。如此每个服务器的板卡,都可以透过此方式做SPI沟通前作加密,甚至每张板卡都可以拥有自己的身份ID(8码)来做加密。此外,工厂端更可以运用分压治具,来作更严格的加密把关。
本发明实施例还提供一种基于电压调变控制硬件加密的方法,包括如下步骤:
步骤11:将待加密板卡与电压调变单元连接;
步骤12:获取待加密板卡的身份ID输入到电压调变单元的输入端;
步骤13:电压调变单元根据输入的身份ID解析出电压信号;
步骤14:根据解析出的电压信号输出控制信号到分压治具控制分压治具输出相应的基准电压到电压调变单元;
步骤15:电压调变单元输出特定电压到可编程逻辑器件;
步骤16:可编程逻辑器件根据接收到的特定电压控制输出串口开放信号到串行接口存储器。
运用电压调变单元作硬件方式加密,来授权CPLD(FPGA)是否放开SPI总线的沟通,如此每个服务器的板卡,都可以透过此方式做SPI沟通前作加密,甚至每张板卡都可以拥有自己的身份ID(8码)来做加密。此外,工厂端更可以运用分压治具,来作更严格的加密把关。
本发明实施例还提供一种基于电压调变控制硬件加密的方法,包括如下步骤:
步骤11:将待加密板卡与电压调变单元连接;
步骤12:获取待加密板卡的身份ID输入到电压调变单元的输入端;
步骤13:电压调变单元根据输入的身份ID解析出电压信号;
步骤14:根据解析出的电压信号输出控制信号到分压治具控制分压治具输出相应的基准电压到电压调变单元;
步骤15:电压调变单元输出特定电压到可编程逻辑器件;
步骤16:可编程逻辑器件根据接收到的特定电压控制输出串口开放信号到串行接口存储器。
需要说明的是,步骤4中,控制分压治具输出相应的基准电压的步骤包括:
当控制芯片输出低电平到第一升压模块和第二升压模块的控制端,同时输出高电平到第一控制开关时,第一控制开关关闭,电源通过第一控制开关输出第一基准电压;
当控制芯片输出高电平到第一升压模块和第二控制开关,同时输出低电平到第一控制开关和第二升压模块的控制端时,电源的输出通过第一升压模块升压并通过第二控制开关输出第二基准电压;
当控制芯片输出高电平到第一升压模块和第二升压模块,同时输出低电平到第一控制开关和第二控制开关时,电源的输出通过第一升压模块升压,然后通过第二升压模块再次升压,并通过稳压二极管稳压输出第三基准电压。
另外,本发明实施例还提供一种基于电压调变控制硬件加密的方法,所述方法应用于基于电压调变控制硬件加密的系统,所述系统包括板卡2,每个板卡2设置有表明板卡身份的身份ID;所述板卡2上设置有可编程逻辑器件201;可编程逻辑器件201连接有串行接口存储器;该系统还包括电压调变单元1;电压调变单元1与可编程逻辑器件201通信连接;板卡2的身份ID提供不同的数据位作为电压的调变输入电压调变单元1的输入端,电压调变单元1将接收到的身份ID解析出特定电压输出到可编程逻辑器件201,可编程逻辑器件201根据接收到的电压控制输出串行接口的控制信号到串行接口存储器。电压调变单元1包括数模转换模块20和分压治具10;
分压治具10,用于给数模转换模块20提供不同的基准电压;板卡2的身份ID提供不同的数据位输入到数模转换模块20的输入端;数模转换模块20的基准电压输入端与分压治具10的电压输出端连接;数模转换模块20的输出端连接到可编程逻辑器件201;所述方法包括如下步骤:
步骤21:将待加密板卡与电压调变单元的数模转换模块的输出端连接;
步骤22:获取待加密板卡的身份ID输入到数模转换模块的数字输入端;
步骤23:数模转换模块根据输入的身份ID解析出电压信号;
步骤24:根据解析出的电压信号输出控制信号到分压治具的控制分压治具输出相应的基准电压到电压调变单元;
步骤25:电压调变单元输出特定电压到可编程逻辑器件;
步骤26:可编程逻辑器件根据接收到的特定电压控制输出串口开放信号到串行接口存储器。
需要说明的是,系统中的分压治具10包括电源103、电压转换模块和控制模块;电源与电压转换模块连接,电压转换模块与控制模块连接,用于通过控制模块控制电压转换模块输出相应的基准电压。电压转换模块包括第一升压模块101和第二升压模块102;电源103与第一升压模块101连接,第一升压模块101与第二升压模块102连接;电源103输出第一基准电压Vref1,第一基准电压Vref1通过第一升压模块101输出第二基准电压Vref2,第二基准电压Vref2通过第二升压模块102输出第三基准电压Vref3;第一升压模块101和第二升压模块102分别与控制模块连接。控制模块包括第一控制开关105、第二控制开关106和控制芯片104;电源103通过第一控制开关105输出第一基准电压Vref1;第一升压模块101通过第二控制开关106输出第二基准电压Vref2;第一控制开关105、第二控制开关106、第一升压模块101和第二升压模块102分别与控制芯片104连接;
步骤24中,根据解析出的电压信号输出控制信号到分压治具的控制芯片控制分压治具输出相应的基准电压到数模转换模块;其中,控制芯片控制分压治具输出相应的基准电压的步骤包括:
当控制芯片接收到数模转换模块解析出的电压信号需要输出3v基准电压时,控制芯片输出低电平到第一升压模块和第二升压模块的控制端,同时输出高电平到第一控制开关,第一控制开关关闭,3v电源通过第一控制开关输出第一基准电压3v;
当控制芯片接收到数模转换模块解析出的电压信号需要输出5v基准电压时,控制芯片输出高电平到第一升压模块和第二控制开关,同时输出低电平到第一控制开关和第二升压模块的控制端,3v电源的输出通过第一升压模块升压到5v并通过第二控制开关输出第二基准电压5v;
当控制芯片接收到数模转换模块解析出的电压信号需要输出12v基准电压时,控制芯片输出高电平到第一升压模块和第二升压模块,同时输出低电平到第一控制开关和第二控制开关,3v电源的输出通过第一升压模块升压到5v,然后5v通过第二升压模块再次升压到30v,30v通过稳压二极管稳压输出第三基准电压12v。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述,但本发明并不限于此。在不脱离本发明的精神和实质的前提下,本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换,而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (5)
1.一种基于电压调变电路控制硬件加密的系统,其特征在于,包括板卡,每个板卡设置有表明板卡身份的身份ID;
所述板卡上设置有可编程逻辑器件;可编程逻辑器件连接有串行接口存储器;
该系统还包括电压调变单元;电压调变单元与可编程逻辑器件通信连接;
板卡的身份ID提供不同的数据位作为电压的调变输入电压调变单元的输入端,电压调变单元将接收到的身份ID解析出特定电压输出到可编程逻辑器件,可编程逻辑器件根据接收到的电压控制输出串行接口的控制信号到串行接口存储器;
电压调变单元包括数模转换模块和分压治具;
分压治具,用于给数模转换模块提供不同的基准电压;
板卡的身份ID提供不同的数据位输入到数模转换模块的输入端;
数模转换模块的基准电压输入端与分压治具的电压输出端连接;
数模转换模块的输出端连接到可编程逻辑器件;
分压治具包括电源、电压转换模块和控制模块;
电源与电压转换模块连接,电压转换模块与控制模块连接,用于通过控制模块控制电压转换模块输出相应的基准电压;
电压转换模块包括第一升压模块和第二升压模块;
电源与第一升压模块连接,第一升压模块与第二升压模块连接;
电源输出第一基准电压,第一基准电压通过第一升压模块输出第二基准电压,第二基准电压通过第二升压模块输出第三基准电压;
第一升压模块和第二升压模块分别与控制模块连接;
控制模块包括第一控制开关、第二控制开关和控制芯片;
电源通过第一控制开关输出第一基准电压;
第一升压模块通过第二控制开关输出第二基准电压;
第一控制开关、第二控制开关、第一升压模块和第二升压模块分别与控制芯片连接;第二升压模块通过稳压二极管输出第三基准电压。
2.根据权利要求1所述的基于电压调变电路控制硬件加密的系统,其特征在于,所述板卡上还设置有BMC;BMC通过PCH与串行接口存储器连接;数模转换模块的输出端连接到BMC。
3.根据权利要求2所述的基于电压调变电路控制硬件加密的系统,其特征在于,可编程逻辑器件包括CPLD芯片和FPGA芯片。
4.一种基于电压调变电路控制硬件加密的方法,其特征在于,所述方法应用权利要求1-3任一项权利要求所述的基于电压调变电路控制硬件加密的系统,所述方法包括如下步骤:
将待加密板卡与电压调变单元连接;
获取待加密板卡的身份ID输入到电压调变单元的输入端;
电压调变单元根据输入的身份ID解析出电压信号;
根据解析出的电压信号输出控制信号到分压治具控制分压治具输出相应的基准电压到数模转换模块;
电压调变单元输出特定电压到可编程逻辑器件;
可编程逻辑器件根据接收到的特定电压控制输出串口开放信号到串行接口存储器。
5.根据权利要求4所述的基于电压调变电路控制硬件加密的方法,其特征在于,所述的根据解析出的电压信号输出控制信号到分压治具控制分压治具输出相应的基准电压到电压调变单元的步骤中,控制分压治具输出相应的基准电压的步骤包括:
当控制芯片输出低电平到第一升压模块和第二升压模块的控制端,同时输出高电平到第一控制开关时,第一控制开关关闭,电源通过第一控制开关输出第一基准电压;
当控制芯片输出高电平到第一升压模块和第二控制开关,同时输出低电平到第一控制开关和第二升压模块的控制端时,电源的输出通过第一升压模块升压并通过第二控制开关输出第二基准电压;
当控制芯片输出高电平到第一升压模块和第二升压模块,同时输出低电平到第一控制开关和第二控制开关时,电源的输出通过第一升压模块升压,然后通过第二升压模块再次升压,并通过稳压二极管稳压输出第三基准电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110968202.5A CN113779646B (zh) | 2021-08-23 | 2021-08-23 | 一种基于电压调变电路控制硬件加密的系统、方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110968202.5A CN113779646B (zh) | 2021-08-23 | 2021-08-23 | 一种基于电压调变电路控制硬件加密的系统、方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113779646A CN113779646A (zh) | 2021-12-10 |
CN113779646B true CN113779646B (zh) | 2023-07-25 |
Family
ID=78838859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110968202.5A Active CN113779646B (zh) | 2021-08-23 | 2021-08-23 | 一种基于电压调变电路控制硬件加密的系统、方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113779646B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103996001A (zh) * | 2014-05-21 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种主板启动权限控制的授权加密方法 |
WO2019148470A1 (zh) * | 2018-02-02 | 2019-08-08 | 深圳配天智能技术研究院有限公司 | 一种可编程逻辑芯片的保护电路及控制系统 |
-
2021
- 2021-08-23 CN CN202110968202.5A patent/CN113779646B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103996001A (zh) * | 2014-05-21 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种主板启动权限控制的授权加密方法 |
WO2019148470A1 (zh) * | 2018-02-02 | 2019-08-08 | 深圳配天智能技术研究院有限公司 | 一种可编程逻辑芯片的保护电路及控制系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113779646A (zh) | 2021-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7299503B2 (en) | Apparatus and method for location specific authentication using powerline networking | |
US20030120598A1 (en) | Method and system for initializing a key management system | |
US20020080974A1 (en) | Platform and method for securely transmitting an authorization secret. | |
CN210776693U (zh) | 片上系统和电子装置 | |
CA2935780C (en) | Systems and methods with cryptography and tamper resistance software security | |
CN1828623A (zh) | 利用一次性密码保护计算机登录的方法 | |
CN103888292A (zh) | 一种用于配电终端的运维工具及运维方法 | |
US9935768B2 (en) | Processors including key management circuits and methods of operating key management circuits | |
CN209402526U (zh) | 安全芯片的密钥存储装置 | |
CN115952552B (zh) | 远程数据销毁方法、系统及设备 | |
CN113779646B (zh) | 一种基于电压调变电路控制硬件加密的系统、方法 | |
CN114942729A (zh) | 一种计算机系统的数据安全存储与读取方法 | |
US8898476B1 (en) | Cryptographic passcode reset | |
CN104346586A (zh) | 自毁式保护数据的存储装置及自毁式保护数据的方法 | |
CN113239370A (zh) | 一种基于soc硬件标识码的嵌入式软件加密设计方法 | |
US11146389B2 (en) | Method and apparatus for ensuring integrity of keys in a secure enterprise key manager solution | |
CN112532391B (zh) | 一种基于fpga-id的数字产品软硬协同加密方法 | |
CN112905994B (zh) | 一种远程漏洞补丁程序防护方法及系统 | |
CN115085925A (zh) | 密钥信息组合加密的安全芯片处理方法及装置 | |
CN114491481A (zh) | 一种基于fpga的安全计算方法及装置 | |
CN111385282B (zh) | 用于检验风力发电设备的模块的完整性的方法和装置 | |
CN112104650A (zh) | 一种服务器的防护系统 | |
KR20210121491A (ko) | 보안 시스템 | |
CN209895342U (zh) | 一种bmc密钥安全保护卡 | |
US20100264982A1 (en) | Electronic circuit and method of masking current requirements of an electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |