CN113778333A - 组合芯片、存储设备和对存储对象的操作方法 - Google Patents

组合芯片、存储设备和对存储对象的操作方法 Download PDF

Info

Publication number
CN113778333A
CN113778333A CN202110980061.9A CN202110980061A CN113778333A CN 113778333 A CN113778333 A CN 113778333A CN 202110980061 A CN202110980061 A CN 202110980061A CN 113778333 A CN113778333 A CN 113778333A
Authority
CN
China
Prior art keywords
chip
storage
combined
host
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110980061.9A
Other languages
English (en)
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superstring Academy of Memory Technology
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202110980061.9A priority Critical patent/CN113778333A/zh
Publication of CN113778333A publication Critical patent/CN113778333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0643—Management of files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

本申请实施例提供组合芯片、存储设备和对存储对象的操作方法，所述组合芯片包括，存储处理芯片和闪存芯片；所述存储处理芯片包括中央处理器和数据处理器，所述中央处理器用于运行存储管理、闪存管理和数据处理软件，所述数据处理器用于对常用数据处理操作进行硬件加速；所述存储处理芯片和闪存芯片封装在一体形成所述组合芯片，且所述存储处理芯片和闪存芯片之间通过闪存接口通信连接，本申请提供数据处理方法是通过存储设备完成，解决了中央处理器跟不上存储扩张的现实问题，实现了靠近存储的计算，可以极大幅度地降低功耗。

Description

组合芯片、存储设备和对存储对象的操作方法
技术领域
本发明实施例涉及存储技术领域，具体涉及一种组合芯片、存储设备和数据处理方法。
背景技术
由NAND闪存组成的固态硬盘(SSD，Solid State Drives)是现代计算机、云端数据中心和终端设备的主要存储设备。NAND闪存是一种整块读写的存储设备，最小可读取的单元叫页，最小可擦除的单元叫块，一个闪存块往往由很多闪存页组成，一个闪存页的典型大小是16kB，块的典型大小是4-8MB。闪存块擦除后里面的页可以进行单独的写入操作。
如图1所示，在软件层面，手机和计算机中文件存储的架构一般如下：应用软件向操作系统发出打开、关闭、读、写文件指令；文件系统是操作系统软件中的一个重要部分，负责解决文件的存储问题。它会把文件划分成一个个的存储块，一般每一个存储块常常和一个NAND闪存页对应。文件系统部分会把读、写文件的指令转化为读、写存储块的指令。
固态硬盘SSD由用于存储数据的一组NAND芯片，以及一个主控芯片组成，大部分情况下还需要一组内存芯片。固态硬盘SSD与主机之间使用USF、SATA、PICe等硬件接口技术，在PCIe接口上还有NVMe指令协议，固态硬盘SSD接受的是来自主机的按照存储块地址的读写指令，本身没有智能，没有存储内容的任何信息。
但是，固态硬盘SSD收到的地址仅仅是逻辑地址。它负责管理闪存，并进行缓存、写均衡等优化，在这个过程中需要把逻辑地址转换成物理存储地址，再使用物理存储地址向NAND闪存芯片发出读页、写块等指令。由于闪存操作的复杂性，同样一块内容再修改以后，常常需要更换到不同的物理存储地址。逻辑/物理存储地址的翻译，专业术语叫FTL层。这个翻译需要维持一个庞大的地址对照表，通常储存在DRAM中。
NAND闪存驱动与管理软件接受读写存储块区的指令，进行缓存、写均衡等优化，向芯片发出读页、写块等指令；在计算机中，NAND闪存读写软件通常在固态硬盘控制器上运行。
另外，随着云计算、云存储的发展，文件系统已经逐渐被对象存储系统取代。对象和文件相比，具有更广的范围和更大的灵活性。一个存储对象的包含数据和元数据，元数据可以有灵活的内容和格式，不像文件那样有固定格式的元数据，存储对象也不必依托文件的目录进性查找。
现代存储技术的这种主机使用逻辑地址读写，固态硬盘SSD进性逻辑物理存储地址转换的架构，其形成的原因既有NAND闪存复杂的操作方式，也有和旧系统兼容的要求。但进入大数据时代，这种架构已经越来越阻碍存储技术的发展。它有着很多的问题。
发明内容
本发明实施例的目的在于提供组合芯片、存储设备和存储方法，能够分担相当一部分的大数据处理工作，解决了中央处理器跟不上存储扩张的现实问题，实现了靠近存储的计算，可以极大幅度地降低功耗。
第一方面，本发明实施例提供了所述存储处理芯片，包括中央处理器和数据处理器，所述中央处理器用于运行存储管理、闪存管理和数据处理软件，所述数据处理器用于对常用数据处理操作进行硬件加速，所述存储处理芯片通过其上设置的主机接口与主机连接；
所述存储处理芯片和闪存芯片封装在一体形成所述组合芯片，且所述存储处理芯片和闪存芯片之间通过闪存接口通信连接。
与现有技术相比，本申请实施例提供的组合芯片中包括中央处理器和数据处理器，利用存储处理器内的中央处理器加专用的数据处理器的协助处理大数据，比用主机端的中央处理器(CPU)更具备费效比，更节省功耗，存储处理芯片和闪存芯片封装在一起，最大限度地拉近数据处理和存储的距离，节省了数据转运的功耗。
第二方面，本申请实施例还提供了一种存储设备，所述存储设备包括第一方面提供的所述的组合芯片，多个所述组合芯片中的存储处理芯片通过控制网络相互连接用于协调数据存储和处理。
与现有技术相比，本申请实施例提交的存储设备自带数据处理能力，解决了现实中主机中央处理器的发展跟不上数据的增长的问题，极大幅度地降低功耗，大幅度提高性能。
作为本申请的优选实施例，所述存储设备的所有组合芯片通过第一桥接芯片与主机相连，所述第一桥接芯片通过主机请求的地址选择所述存储设备中的其中一个组合芯片与所述主机相连，所述存储设备中其中一个组合芯片为主组合芯片，所有主机的请求首先发送到主组合芯片，然后所述主组合芯片根据所述主机的请求类型，通过控制网络协调确定一个或者多个其它组合芯片完成主机的请求。
作为本申请的优选实施例，所述存储设备的所有组合芯片通过第二桥接芯片与主机相连，所述第二桥接芯片负责处理所有来自主机的请求，并与各个组合芯片通讯协调完成主机的请求。
作为本申请的优选实施例，通过上述存储设备完成，所述方法包括，所述设备管理所有存储对象的在闪存中的物理存储地址，对于容量超过设定限度的存储对象，使用整个存储设备中的所有闪存芯片进行存储；对于需要多个闪存块的存储对象，如果需要第N个闪存块则第二桥接芯片把相关数据分配在与前N-1个闪存块不同的组合芯片中，其中N为大于等于2的N为自然数。
第三方面，本申请实施例提供了一种对存储对象的操作方法，通过如上述存储设备完成，所述操作方法包括，
主组合芯片管理每个存储对象的物理存储地址；
主机将输入输出请求发给主组合芯片；
对于存储对象的输出请求，主组合芯片通过其对存储对象的物理存储地址的管理系统，决定存储相关数据的组合芯片，通过控制网络通知相关的组合芯片完成输出工作，如果存储对象为被分布存储的存储对象，所述主组合芯片通过控制网络安排并行处理。
对于存储对象的输入请求，主组合芯片通过其对存储对象的物理存储地址的管理系统，决定将要接收输入数据的组合芯片，如果所述存储对象需要进行分布式样存储，决定一组组合芯片，并将至少一个组合芯片的地址发送给主机，主机利用收到的地址进行数据输入操作。
第四方面，本申请实施例提供了一种对存储对象的操作方法，通过如上述存储设备完成，所述操作方法包括，
第二桥接芯片负责管理每个存储对象的物理存储地址；
第二桥接芯片接收主机关于存储对象的指令，通过其对存储对象的物理存储地址的管理系统，决定负责处理的组合芯片，如果存储对象被分布存储，决定负责处理的一组组合芯片。
对于存储对象的输出请求，通知相关的至少一个组合芯片完成输出工作；对于存储对象的输入请求，将接收到的数据转发到至少一个相关的组合芯片。
附图说明
以示例的方式参考以下附图描述本发明的非限制性且非穷举性实施方案，其中：
图1示出了根据现有技术中的存储系统机构结构示意图；
图2示出本发明一实施例的组合芯片的结构示意图；
图3示出本发明一实施例的存储设备的结构示意图；
图4示出本发明一实施例的存储设备的结构示意图；
图5示出本发明一实施例对存储对象的操作方法的流程示意图；
图6示出本发明一实施例的存储设备的结构示意图；
图7示出本发明一实施例对存储对象的操作方法的流程示意图。
具体实施方式
为了使本发明的上述以及其他特征和优点更加清楚，下面结合附图进一步描述本发明。应当理解，本文给出的具体实施方案是出于向本领域技术人员解释的目的，仅是示例性的，而非限制性的。
为了使本技术领域的人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图2示出了本申请实施例提供的组合芯片的结构示意图。
本申请实施例提供了一种组合芯片，所述组合芯片2包括，存储处理芯片21和闪存芯片组22；
所述存储处理芯片21包括中央处理器和数据处理器，所述中央处理器和数据处理器通信连接，所述中央处理器用于运行存储管理、闪存管理和数据处理软件，所述数据处理器有用于对常用数据处理操作进行硬件加速，包括但不限于检索、特征比对、人工智能推理(AI Inference)等。
本申请实施例提供的组合芯片利用专用的数据处理器处理大数据，比用中央处理器更具备费效比，更节省功耗，数据处理器可以为能够分担相当一部分的大数据处理工作，解决了主机中央处理器跟不上存储扩张的现实问题，数据处理器硅片与一片或多片闪存芯片相连，封装在一个组合芯片中，最大限度地拉近数据处理和存储的距离，节省了数据转运的功耗，在本申请实施例中，闪存芯片为NAND芯片。
如图3所示，本申请实施例提供了一种存储设备，所述存储设备3包括至少一个上述的组合芯片，本实施例中只是示出了存储设备中只包含一个组合芯片，组合芯片中的所述存储处理芯片31包括中央处理器311和数据处理器312，所述中央处理器311和数据处理器312分别用于处理闪存芯片中存储的数据；同时在存储设备中还包括主机接口314用于连接主机，主机接口314为DRAM接口，用于在组合芯片中增加DRAM，支持更复杂的数据计算，所述存储处理芯片使用存储设备与主机的标准硬件接口如：PCIe、USF、DDR、CXI，闪存接口316用于与闪存芯片连接，在存储处理芯片31中可以嵌入存储器MRAM。
本申请实施例提供的存储芯片利用专用的数据处理器处理大数据，比用中央处理器更具备费效比，更节省功耗，数据处理器可以为能够分担相当一部分的大数据处理工作，解决了主机中央处理器跟不上存储扩张的现实问题，数据处理器硅片与一片或多片闪存芯片相连，封装在一个组合芯片中，最大限度地拉近数据处理和存储的距离，节省了数据转运的功耗。
基于以上内容，下面对本发明提供的各个实施例进行介绍：
实施例1
如图4所示，本申请实施例提供了一种存储设备，所述存储设备4包括至少一个上述组合芯片41，多个所述组合芯片41中的存储处理芯片412通过专用控制网络42相互连接用于协调数据存储和处理，所述存储设备设置有主机44接口，用于与主机44连接。
在本申请实施例中，提供了一种桥接方式，可以解决多个组合芯片的协调问题，所述存储设备通过第一桥接芯片43与主机44相连，所述第一桥接芯片43通过主机请求的地址选择所述存储设备中的其中一个组合芯片41与所述主机44相连，所述组合芯片中的一个是主组合芯片，所有主机的请求都首先发到主组合芯片，所述主组合芯片根据所述主机44的请求类型，通过控制网络协调确定一个或者多个其它组合芯片完成主机44的请求。
本申请实施例的存储设备包含N个组合芯片，主组合芯片管理每一存储对象的物理存储地址；对于需要多个闪存块的大容量对象，如果需要第2个闪存块，则把此闪存块分配在与第1个闪存块不同的组合芯片中；如果需要第3个闪存块，则把此闪存块分配与前两个闪存块不同的组合芯片中，以此类推，如果需要第N个闪存块则分配在与前N-1个闪存块不同的组合芯片中，如果需要更多的闪存块，则照此循环，本申请实施例不像传统的存储系统无法控制物理存储地址，本申请实施例直接控制物理存储地址，能把大文件均匀地分布存储到各个通道中，最大程度地发挥并行处理的优势，且本申请实施例提供的存储设备自带数据处理能力，解决了现实中中央处理器的发展跟不上数据的增长的问题。
本申请实施例提供的存储芯片利用专用的数据处理器处理大数据，比用中央处理器更具备费效比，更节省功耗，数据处理器可以为能够分担相当一部分的大数据处理工作，解决了主机中央处理器跟不上存储扩张的现实问题，数据处理器硅片与一片或多片闪存芯片相连，封装在一个组合芯片中，最大限度地拉近数据处理和存储的距离，节省了数据转运的功耗。
如图5所示，为通过图4所示的存储设备进行的对存储对象的操作方法，所述方法包括：
步骤S51，主组合芯片管理每个存储对象的物理存储地址；
步骤S52，主机将输入输出请求发给主组合芯片；
步骤S53，对于存储对象的输出请求，主组合芯片通过其对存储对象的物理存储地址的管理系统，决定存储相关数据的组合芯片，通过控制网络通知相关的组合芯片完成输出工作，如果存储对象为被分布存储的存储对象，所述主组合芯片通过控制网络安排并行处理。
步骤S54，对于存储对象的输入请求，主组合芯片通过其对存储对象的物理存储地址的管理系统，决定将要接收输入数据的组合芯片，如果所述存储对象需要进行分布式样存储，决定一组组合芯片，并将至少一个组合芯片的物理存储地址发送给主机，主机利用收到的物理存储地址进行数据输入操作。
实施例2
如图6所示，所述存储设备包括第二桥接芯片63与主机相连，所述第二桥接芯片63是智能桥接芯片，负责处理所有的主机请求，并与各个组合芯片连接协调完成主机请求。应注意，此时第二桥接芯片与各个组合芯片的数据交换通道兼做控制网络。
需要说明的是，提供了另外一种桥接方式，可以解决多组合芯片61的协调问题，第二桥接芯片63负责管理每个存储对象的在闪存中的物理存储地址，所述存储地址的信息可以存放在动态随机存取存储器65内，第二桥接芯片64接收所有的主机64关于存储对象的指令，根据存储对象的存储地址信息，决定负责处理的数据存储处理器612，把指令转发给相关的数据处理处理器612，如果对象是被分布存储的大容量对象，第二桥接芯片63通过控制网络安排并行处理。
在本申请实施例中，本申请实施例的存储设备包含N个组合芯片，系统直接掌握每一存储对象的物理存储地址，对于容量超过设定限度的大容量存储对象，使用整个闪存块进行存储；对于需要多个闪存块的大容量对象，如果需要第2个闪存块，则把此闪存块分配在与第1个闪存块不同的组合芯片中；如果需要第3个闪存块，则把此闪存块分配与前两个闪存块不同的组合芯片中，以此类推，如果需要第N个闪存块则分配在与前N-1个闪存块不同的组合芯片中，如果需要更多的闪存块，则照此循环，本申请实施例不像传统的存储系统无法控制物理存储地址，本申请实施例直接控制物理存储地址，能把大文件均匀地分布存储到各个通道中，最大程度地发挥并行处理的优势，且本申请实施例提供的存储设备自带数据处理能力，解决了现实中中央处理器的发展跟不上数据的增长的问题。
本申请实施例提供的存储芯片利用专用的数据处理器处理大数据，比用中央处理器更具备费效比，更节省功耗，数据处理器可以为能够分担相当一部分的大数据处理工作，解决了主机中央处理器跟不上存储扩张的现实问题，数据处理器硅片与一片或多片闪存芯片相连，封装在一个组合芯片中，最大限度地拉近数据处理和存储的距离，节省了数据转运的功耗。
如图7所示，为通过图6所示的存储设备进行的对存储对象的操作方法，所述方法包括：
步骤S71，第二桥接芯片负责管理每个存储对象的物理存储地址；
步骤S72，第二桥接芯片接收主机关于存储对象的指令，通过其对存储对象的物理存储地址的管理系统，决定负责处理的组合芯片，如果存储对象被分布存储，决定负责处理的一组组合芯片。
步骤S73，对于存储对象的输出请求，通知相关的至少一个组合芯片完成输出工作；对于存储对象的输入请求，将接收到的数据转发到至少一个相关的组合芯片。
以上实施方案的各个技术特征可以进行任意的组合，为使描述简洁，未对上述实施方案中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
尽管结合实施方案对本发明进行了描述，但本领域技术人员应理解，上文的描述和附图仅是示例性而非限制性的，本发明不限于所公开的实施方案。在不偏离本发明的精神的情况下，各种改型和变体是可能的。

Claims (8)

1.一种组合芯片，其特征在于，包括，存储处理芯片和至少一个闪存芯片；
所述存储处理芯片包括中央处理器和数据处理器，所述中央处理器用于运行存储管理、闪存管理和数据处理软件，所述数据处理器用于对常用数据处理操作进行硬件加速，所述存储处理芯片通过其上设置的主机接口与主机连接；
所述存储处理芯片和闪存芯片封装在一体形成所述组合芯片，且所述存储处理芯片和闪存芯片之间通过闪存接口通信连接。
2.一种存储设备，其特征在于，所述存储设备包括至少一个如权利要求1所述的组合芯片，多个所述组合芯片中的存储处理芯片通过控制网络相互连接用于协调数据处理。
3.如权利要求2所述的一种存储设备，其特征在于，所述存储设备的所有组合芯片通过第一桥接芯片与主机相连，所述第一桥接芯片通过主机请求的地址选择所述存储设备中的其中一个组合芯片与所述主机相连，所述存储设备中其中一个组合芯片为主组合芯片，所有主机的请求首先发送到主组合芯片，然后所述主组合芯片根据所述主机的请求类型，通过控制网络协调确定一个或者多个其它组合芯片完成主机的请求。
4.如权利要求2所述的一种存储设备，其特征在于，所述存储设备的所有组合芯片通过第二桥接芯片与主机相连，所述第二桥接芯片负责处理所有来自主机的请求，并与各个组合芯片通讯协调完成主机的请求。
5.如权利要求4所述的一种存储设备，其特征在于，所述第二桥接芯片与动态随机存储器连接，所述动态随机存储器用于存储每个存储对象在闪存中的物理存储地址。
6.如权利要求2至5任一项所述的一种存储设备，其特征在于，所述设备管理每一个存储对象的物理存储地址；对于需要多个闪存块的存储对象，如果需要第N个闪存块，则把相关数据分配在与前N-1个闪存块不同的组合芯片中，其中N为大于等于2的自然。
7.一种对存储对象的操作方法，其特征在于，通过如权利要求3、6所述的存储设备完成，所述操作方法包括，
主组合芯片管理每个存储对象的物理存储地址；
主机将输入输出请求发给主组合芯片；
对于存储对象的输出请求，主组合芯片通过其对存储对象的物理存储地址的管理系统，决定存储相关数据的组合芯片，通过控制网络通知相关的组合芯片完成输出工作，如果存储对象为被分布存储的存储对象，所述主组合芯片通过控制网络安排并行处理；
对于存储对象的输入请求，主组合芯片通过其对存储对象的物理存储地址的管理系统，决定将要接收输入数据的组合芯片，如果所述存储对象需要进行分布式样存储，决定一组组合芯片，并将至少一个组合芯片的地址发送给主机，主机利用收到的地址进行数据输入操作。
8.一种对存储对象的操作方法，其特征在于，通过如权利要求4、5或6所述的存储设备完成，所述操作方法包括，
第二桥接芯片负责管理每个存储对象的物理存储地址；
第二桥接芯片接收主机关于存储对象的指令，通过其对存储对象的物理存储地址的管理系统，决定负责处理的组合芯片，如果存储对象被分布存储，决定负责处理的一组组合芯片；
对于存储对象的输出请求，通知相关的至少一个组合芯片完成输出工作；对于存储对象的输入请求，将接收到的数据转发到至少一个相关的组合芯片。
CN202110980061.9A 2021-08-25 2021-08-25 组合芯片、存储设备和对存储对象的操作方法 Pending CN113778333A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110980061.9A CN113778333A (zh) 2021-08-25 2021-08-25 组合芯片、存储设备和对存储对象的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110980061.9A CN113778333A (zh) 2021-08-25 2021-08-25 组合芯片、存储设备和对存储对象的操作方法

Publications (1)

Publication Number Publication Date
CN113778333A true CN113778333A (zh) 2021-12-10

Family

ID=78839128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110980061.9A Pending CN113778333A (zh) 2021-08-25 2021-08-25 组合芯片、存储设备和对存储对象的操作方法

Country Status (1)

Country Link
CN (1) CN113778333A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012015A1 (zh) * 2022-07-13 2024-01-18 北京超弦存储器研究院 一种存储系统、主控芯片、数据存储方法及数据读取方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024012015A1 (zh) * 2022-07-13 2024-01-18 北京超弦存储器研究院 一种存储系统、主控芯片、数据存储方法及数据读取方法

Similar Documents

Publication Publication Date Title
KR102137761B1 (ko) 이종 통합 메모리부 및 그것의 확장 통합 메모리 스페이스 관리 방법
WO2016082196A1 (zh) 文件访问方法、装置及存储设备
US11630766B2 (en) Memory system and operating method thereof
KR101431205B1 (ko) 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법
EP3493066A1 (en) Apparatus and method to provide cache move with non-volatile mass memory system
US8909895B2 (en) Memory apparatus
JP6408712B2 (ja) メモリアクセス方法、ストレージクラスメモリ、およびコンピュータシステム
CN109101185B (zh) 固态存储设备及其写命令和读命令处理方法
US9569381B2 (en) Scheduler for memory
CN107885456A (zh) 减少io命令访问nvm的冲突
US9697111B2 (en) Method of managing dynamic memory reallocation and device performing the method
KR20130096881A (ko) 플래시 메모리 장치
CN109471594B (zh) 一种mlc闪存读写方法
CN107621959A (zh) 电子装置及其软件训练方法、计算系统
CN112632069B (zh) 哈希表数据存储管理方法、装置、介质和电子设备
US8429339B2 (en) Storage device utilizing free pages in compressed blocks
CN110069443B (zh) 一种基于fpga控制的ufs存储阵列系统及数据传输方法
CN111796759B (zh) 多平面上的片段数据读取的计算机可读取存储介质及方法
US20210286551A1 (en) Data access ordering for writing-to or reading-from memory devices
US10318418B2 (en) Data storage in a mobile device with embedded mass storage device
CN116795735B (zh) 固态硬盘空间分配方法、装置、介质及系统
CN113778907A (zh) 存储设备
CN113778333A (zh) 组合芯片、存储设备和对存储对象的操作方法
CN113986773A (zh) 基于固态硬盘的写放大优化方法、装置及计算机设备
CN115079957B (zh) 请求处理方法、装置、控制器、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20221017

Address after: 100176 501-12, floor 5, building 52, Jingyuan North Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Applicant after: Beijing superstring Memory Research Institute

Address before: 502, Floor A 801, Huangzhuang Community, Zhongguancun Academy of Sciences, Haidian District, Beijing 100044

Applicant before: Dai Jin

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination