CN113764581A - 集成电路 - Google Patents

Abstract

一种集成电路，包含第一绕组以及第二绕组。第一绕组被配置在集成电路的第一侧。第二绕组被配置在集成电路的第二侧，并与第一绕组部分重叠于交界处。第一绕组与第二绕组在交界处不交错。

Description

集成电路

技术领域

本发明是有关于一种集成电路，特别地，是有关于一种变压装置的集成电路。

背景技术

现有的各种类型用于电感装置或变压装置的集成电路设计皆有其优势与劣势。举例而言，螺旋状电感器(spiral inductor)，其品质因素(Q value)较高且具有较大的互感值(mutual inductance)，但难以将其设计成对称结构。上下堆栈型变压器(stackedtransformer)虽有较佳的对称性，却通常因为线圈间的交错配置，增大集成电路面积且增加所需金属层，以及线圈间串联其中一层较低导电率的金属层，而且上下堆栈的线圈也会造成大量的寄生电容，进而降低品质因素。因此，上述电感器及变压器的应用范围皆有所限制。

发明内容

为了解决上述问题，本发明申请提供一种八字形电感的堆栈设计，其不同于传统八字形电感的中央交错(metal crossing)的结构设计。本发明申请提供一种集成电路，包含第一绕组以及第二绕组。第一绕组被配置在集成电路的第一侧。第二绕组被配置在集成电路的第二侧，并与第一绕组部分重叠于交界处。第一绕组与第二绕组在交界处不交错。

附图说明

为使本发明申请的上述和其他目的、特征、优点与实施例能更清楚、易懂，所附图式的说明如下：

图1为根据本发明申请一些实施例所绘示的集成电路的示意图。

图2为根据本发明申请一些实施例所绘示如图1所示的集成电路的部分结构示意图。

图3为根据本发明申请一些实施例所绘示如图1所示的集成电路的部分结构示意图。

图4为根据本发明申请一个实施例所绘示的集成电路的实验数据示意图。

根据惯常的作业方式，图中各种特征与组件并不是依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与组件。此外，在不同的图中，以相同或相似的组件符号来表示相似的组件/部件。

符号说明：

为使本发明申请的上述和其他目的、特征、优点与实施例能更清楚易懂，所附符号的说明如下：

1000：集成电路

1100、1200：部分结构

S1：第一侧

S2：第二侧

BA：交界处

IO1：第一输入输出端

IO2：第二输入输出端

CT1、CT2：中央抽头端

V1～V4：通孔

C1：第一绕组

C2：第二绕组

1110：第一线圈

1120：第二线圈

1130：第三线圈

1140：第四线圈

1111、1121、1131、1141：第一部分

1112、1122、1132、1142：第二部分

Q、L：实验曲线

具体实施方式

下文举实施例配合附图作详细说明，但所描述的具体实施例仅用以解释本发明，并不用来限定本发明，而结构操作的描述也并非用以限制其执行顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，都在本发明申请所涵盖的范围。

本文所使用的所有词汇具有其通常的含义。上述的词汇在普遍常用字典中的定义，在本说明书的内容中包含任一在此讨论的词汇的使用例子仅为示例，不应限制到本发明内容的范围与含义。同样地，本发明申请不限于此说明书所示出的各种实施例。

在本文中，使用第一、第二与第三等等词汇，是用于描述各种组件、组件、区域、层与/或区块是可以被理解的。但是这些组件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一组件、组件、区域、层与/或区块。因此，在下文中的第一组件、组件、区域、层与/或区块也可被称为第二组件、组件、区域、层与/或区块，而不脱离本发明的本意。本文中所使用的“与/或”包含一个或多个相关联的项目中的任一者以及所有组合。

关于本文中所使用的“耦接”或“连接”，均可指二或多个组件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二或多个组件相互操作或动作。

请参照图1，图1为根据本发明申请一些实施例所绘示的集成电路1000的示意图。如图1所示，集成电路1000包含第一绕组C1以及第二绕组C2。第一绕组C1被配置在集成电路1000的第一侧S1(例如左半边)。第二绕组C2被配置在集成电路1000的第二侧S2(例如右半边)。在一些实施例中，第一绕组C1和第二绕组C2在交界处BA部分重叠。在一些实施例中，第一绕组C1和第二绕组C2在交界处BA以不交错方式设置。

在一些实施例中，第一绕组C1和第二绕组C2各自包含多条线圈，每个线圈由多个线段所组成，位于交界处BA的第一绕组C1中的部分线段完全平行或大体上平行于位于交界处BA的第二绕组C2中的部分线段。本实施例的集成电路1000提供一种新颖的八字形电感的堆栈设计，不同于传统八字形电感的中央交错的结构设计，本实施例的堆栈型八字形电感于交界处BA以不交错的方式设置。在一些实施例中，集成电路1000为中心对称(centralsymmetry)结构。在一些实施例中，集成电路1000为变压装置。

应当理解，本发明申请中的集成电路1000为两个八边形所组成的八字形结构，然而，在其他实施例中，集成电路1000的八字形结构也可由其他多边形所组成。

为易于理解，图1所示的集成电路1000分为图2所示的集成电路1000的部分结构1100及图3所示的集成电路1000的部分结构1200。详细的结构及连接关系请同时参照图1～3及以下说明。

在一些实施例中，第一绕组C1包含第一线圈1110以及第二线圈1120。第一线圈1110和第二线圈1120在垂直方向上部分重叠，且第一线圈1110可配置在第二线圈1120之上或第二线圈1120之下。

在一些实施例中，第一线圈1110包含第一部分1111和第二部分1112，第二线圈1120也包含第一部分1121和第二部分1122。在一些实施例中，第一线圈1110和第二线圈1120设置在不同金属层，可通过垂直连接件(如通孔(via))耦接。举例而言，第一线圈1110的第一部分1111与第二线圈1120的第一部分1121通过通孔V1耦接于第一绕组C1中相对于交界处BA的一侧(例如图中左侧)，第一线圈1110的第二部分1112与第二线圈1120的第二部分1122通过通孔V2耦接于第一绕组C1中相同于交界处BA的一侧。应理解，第一线圈1110和第二线圈1120可通过任意数量或形式的垂直连接件耦接，本发明申请不以图1和图2中所示为限。

在一些实施例中，第二绕组C2包含第三线圈1130以及第四线圈1140。第三线圈1130和第四线圈1140在垂直方向上部分重叠，且第三线圈1130可配置在第四线圈1140之上或第四线圈1140之下。

在一些实施例中，第三线圈1130包含第一部分1131和第二部分1132，第四线圈1140也包含第一部分1141和第二部分1142。在一些实施例中，第三线圈1130和第四线圈1140设置在不同金属层，可通过垂直连接件(如通孔(via))耦接。举例而言，第三线圈1130的第一部分1131与第四线圈1140的第一部分1141通过通孔V3耦接于第二绕组C2中相同于交界处BA的一侧，第三线圈1130的第二部分1132与第四线圈1140的第二部分1142通过通孔V4耦接于第二绕组C2中相对于交界处BA的一侧(例如图中右侧)。应理解，第三线圈1130和第四线圈1140可通过任意数量或形式的垂直连接件耦接，本发明申请不以图1和图2中所示为限。

在一些实施例中，图2中包含第一线圈1110和第三线圈1130，第一线圈1110和第三线圈1130设置在同一金属层，在图中以斜线状网格呈现。在一些实施例中，图3中包含第二线圈1120和第四线圈1140，第二线圈1120和第四线圈1140设置在同一金属层，在图中以点状网格呈现。

在一些实施例中，第一线圈1110的第一部分1111自第一绕组C1的最内圈处相对于交界处BA的一侧(例如图中左侧)起，向外绕行大约一圈半，并在交界处BA的一侧耦接第三线圈1130的第一部分1131。第三线圈1130的第一部分1131再在第二绕组C2中向内绕行大约一圈，至第二绕组C2中相同于交界处BA的一侧。在一些实施例中，第一线圈1110的第二部分1112自第一绕组C1的最内圈处相同于交界处BA的一侧起，向外绕行大约一圈，并在交界处BA的一侧耦接第三线圈1130的第二部分1132，第三线圈1130的第二部分1132再在第二绕组C2中向内绕行大约一圈半，至第二绕组C2中相对于交界处BA的一侧(例如图中右侧)。其中，由于第一线圈1110和第三线圈1130设置在同一金属层，因此可不需凭借垂直连接件进行耦接。

在一些实施例中，第二线圈1120的第一部分1121自第一绕组C1的最内圈处相对于交界处BA的一侧起，向外绕行大约一圈半，并在交界处BA的一侧耦接第四线圈1140的第一部分1141，第四线圈1140的第一部分1141再在第二绕组C2中向内绕行大约一圈，至第二绕组C2中相同于交界处BA的一侧。

在一些实施例中，第二线圈1120的第一部分1121在第一绕组C1中相对于交界处BA的一侧(例如图中左侧)具有开口，开口的两端组成第一输入输出端IO1。

在一些实施例中，第二线圈1120的第二部分1122自第一绕组C1的最内圈处相同于交界处BA的一侧起，向外绕行大约一圈，并在交界处BA的一侧耦接第四线圈1140的第二部分1142，第四线圈1140的第二部分1142再在第二绕组C2中向内绕行大约一圈半，至第二绕组C2中相对于交界处BA的一侧。

在一些实施例中，第四线圈1140的第二部分1142在第二绕组C2中相对于交界处BA的一侧(例如图中右侧)具有开口，开口的两端组成第二输入输出端IO2。其中，由于第二线圈1120和第四线圈1140设置在同一金属层，因此可不需凭借垂直连接件进行耦接。

在一些实施例中，集成电路1000包含第一中央抽头端CT1，被配置在第一绕组C1中相对于交界处的一侧(例如图中左侧)的最外圈处，且和第一线圈1110设置在同一金属层。在一些实施例中，集成电路1000包含第二中央抽头端CT2，被配置在第二绕组C2中相对于交界处的一侧(例如图中右侧)的最外圈处，且和第三线圈1130设置在同一金属层。

图4为根据本发明申请一个实施例所绘示的集成电路1000的实验数据示意图。如图所示，采用本发明的架构配置，在差模模式下，其品质因素的实验曲线为Q，其电感值的实验曲线为L。由图中可知，采用本发明的架构的集成电路1000具有更佳的品质因素。举例而言，此集成电路1000在134um*222um的面积内，在频率5GHz处，品质因素(Q)约为10，而电感值约为2nH。

综上所述，本发明申请提供的集成电路1000，凭借不交错的方式设置相互堆栈的第一绕组和第二绕组设计，能够缩小集成电路面积，且构成具有更佳结构对称性及品质因素(Q)的八字形变压装置。

虽然上文已记载了本发明的实施例，但是这些实施例并非用来限定本发明，本技术领域普通技术人员可依据本发明明示或隐含的内容对本发明的技术特征做出改变和调整，但是种种变化均可能属于本发明保护范畴之内，换言之，本发明的保护范围须视本发明申请的权利要求书界定的范围为准。

Claims (10)

1.一种集成电路，其特征在于，所述集成电路包含：

第一绕组，被配置在所述集成电路的第一侧；以及

第二绕组，被配置在所述集成电路的第二侧，并与所述第一绕组部分重叠于交界处；

其中所述第一绕组与所述第二绕组在所述交界处不交错。

2.如权利要求1所述的集成电路，其特征在于，所述第一绕组的部分线段与所述第二绕组的部分线段在所述交界处大体上平行。

3.如权利要求1所述的集成电路，其特征在于，所述第一绕组包含：

第一线圈，包含第一部分和第二部分；以及

第二线圈，包含第一部分和第二部分；

其中所述第一线圈与所述第二线圈在垂直方向上部分重叠，所述第一线圈的所述第一部分耦接所述第二线圈的所述第一部分，所述第一线圈的所述第二部分耦接所述第二线圈的所述第二部分。

4.如权利要求3所述的集成电路，其特征在于，所述第一线圈配置在所述第二线圈之上或配置在所述第二线圈之下，且所述第一线圈和所述第二线圈设置在不同金属层。

5.如权利要求3所述的集成电路，其特征在于，所述第二绕组包含：

第三线圈，包含第一部分和第二部分；以及

第四线圈，包含第一部分和第二部分；

其中所述第三线圈与所述第四线圈在垂直方向上部分重叠，且所述第三线圈的所述第一部分耦接所述第四线圈的所述第一部分，所述第三线圈的所述第二部分耦接所述第四线圈的所述第二部分。

6.如权利要求5所述的集成电路，其特征在于，所述第三线圈被配置在所述第四线圈之上或被配置在所述第四线圈之下，且所述第三线圈和所述第四线圈设置于不同金属层。

7.如权利要求5所述的集成电路，其特征在于，在所述第一绕组中所述第一线圈的所述第一部分相同于所述交界处的一侧耦接所述第三线圈的所述第一部分，且在所述第二绕组中所述第一线圈的所述第二部分相同于所述交界处的一侧耦接所述第三线圈的所述第二部分，其中在所述第一绕组中所述第二线圈的所述第一部分相同于所述交界处的一侧耦接所述第四线圈的所述第一部分，且在所述第二绕组中所述第二线圈的所述第二部分相同于所述交界处的一侧耦接所述第四线圈的所述第二部分。

8.如权利要求5所述的集成电路，其特征在于，所述第二线圈的所述第一部分包含：

第一输入输出端，被配置在所述第一绕组中相对于所述交界处的一侧。

9.如权利要求8所述的集成电路，其特征在于，所述第四线圈的所述第二部分包含：

第二输入输出端，被配置在所述第二绕组中相对于所述交界处的一侧。

10.如权利要求5所述的集成电路，其特征在于，所述集成电路还包含：

第一中央抽头端，被配置在所述第一绕组中相对于所述交界处的一侧；以及

第二中央抽头端，被配置在所述第二绕组中相对于所述交界处的一侧。

Images