CN113727111A - 一种4k高清ip视频编解一体盒和视频传输系统 - Google Patents
一种4k高清ip视频编解一体盒和视频传输系统 Download PDFInfo
- Publication number
- CN113727111A CN113727111A CN202111010153.0A CN202111010153A CN113727111A CN 113727111 A CN113727111 A CN 113727111A CN 202111010153 A CN202111010153 A CN 202111010153A CN 113727111 A CN113727111 A CN 113727111A
- Authority
- CN
- China
- Prior art keywords
- data
- hdmi
- receiving
- speed serial
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
本发明提供一种4K高清IP视频编解一体盒，包括：HDMI输入接口与HDMI转换芯片连接，用于接收外部的HDMI信号并传输至HDMI转换芯片；HDMI转换芯片与FPGA处理模块连接，用于接收HDMI输入接口传输的HDMI信号，并将HDMI信号转换为LVDS信号后传输至FPGA处理模块；FPGA处理模块用于接收HDMI转换芯片传输的LVDS信号，将LVDS信号进行编码处理为高速串行数据，并将高速串行数据传输至外部；FPGA处理模块还用于接收外部的高速串行数据，并将接收的高速串行数据进行解码处理为LVDS信号后传输至HDMI转换芯片；HDMI转换芯片还用于接收FPGA处理模块传输的LVDS信号，并将LVDS信号转换为HDMI信号后传输至HDMI输出接口；所述HDMI输出接口与所述HDMI转换芯片连接，用于接收HDMI转换芯片传输的HDMI信号，并将HDMI信号传输出至外部。
Description
技术领域
本发明涉及音视频处理技术领域，更具体地，涉及一种4K高清IP视频编解一体盒和传输系统。
背景技术
目前音视频行业技术的不断发展，人们对于视频图像品质的要求越来越高，而随着IP编解码技术的不断成熟，以及编解码技术的成本逐渐降低，IP编解码器渐渐被普及开来，因其强大的兼容性和布线的简易性，使其在音视频处理领域占据不可或缺的地位。但是，目前市面上的IP编解码器仍需要加设其它硬件才能适应对更高质量的视频数据传输，集成复杂度高，而且编码和解码需要对应使用不同的盒子，编解码盒子存在一定的特异性，通用性差导致传输系统的使用成本高。
发明内容
本发明旨在克服上述现有技术的至少一种缺陷，提供一种4K高清IP视频编解一体盒，结构简单、通用性高，用于实现一机多用，减少产品种类，降低成本。
本发明采取的技术方案是，一种4K高清IP视频编解码一体盒，包括HDMI输入接口、HDMI输出接口、HDMI转换芯片和FPGA处理模块，
所述HDMI输入接口，与所述HDMI转换芯片连接，用于接收外部的HDMI信号并传输至所述HDMI转换芯片；
所述HDMI转换芯片，与所述FPGA处理模块连接，用于接收所述HDMI输入接口传输的所述HDMI信号，并将所述HDMI信号转换为LVDS信号后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述HDMI转换芯片传输的所述LVDS信号，将所述LVDS信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为LVDS信号后传输至所述HDMI转换芯片；
所述HDMI转换芯片，还用于接收所述FPGA处理模块传输的所述LVDS信号，并将所述LVDS信号转换为HDMI信号后传输至所述HDMI输出接口；
所述HDMI输出接口，与所述HDMI转换芯片连接，用于接收所述HDMI转换芯片传输的所述HDMI信号，并将所述HDMI信号传输出至外部。
通过HDMI输入接口接收HDMI信号，HDMI转换芯片将HDMI信号转换为LVDS信号(低电压差分信号)，FPGA处理模块将LVDS信号编码为高速串行数据传输至外部，来实现4K高清视频数据的编码传输；以及通过FPGA处理模块接收外部的高速串行数据并解码为LVDS信号，HDMI转换芯片将LVDS信号转换为HDMI信号，HDMI输出接口将HDMI信号传输至外部，来实现4K高清视频数据的解码传输。本发明通过HDMI输入接口、HDMI输出接口、HDMI转换芯片和FPGA处理模块即可实现视频数据的编解码功能，结构简单，编解码功能一体，通用性高，减少产品种类，降低视频传输系统中编解码盒的使用成本。
进一步地，所述FPGA处理模块包括数据接收单元、数据输出单元、数据编码单元和数据解码单元，
所述数据接收单元，与所述数据编码单元连接，用于接收所述HDMI转换芯片传输的所述LVDS信号，并将所述LVDS信号传输至所述数据编码单元；
所述数据编码单元，与所述数据输出单元连接，用于接收所述数据接收单元传输的所述LVDS信号，将所述LVDS信号进行编码处理为高速串行数据，并将所述高速串行数据传输至所述数据输出单元；
所述数据输出单元，用于接收所述数据编码单元传输的所述高速串行数据，并将所述高速串行数据传输至外部；
所述数据输出单元，还与所述数据解码单元连接，还用于接收外部的高速串行数据，并将所述高速串行数据传输至所述数据解码单元；
所述数据解码单元，与所述数据接收单元连接，用于接收所述数据输出单元传输的所述高速串行数据，并从所述高速串行数据解析出LVDS信号，并将所述LVDS信号传输至所述数据接收单元；
所述数据接收单元，还用于将所述数据解码单元传输的所述LVDS信号传输至所述HDMI转换芯片。
通过FPGA处理模块中的数据接收单元、数据编码单元和数据输出单元对LVDS信号编码为高速串行数据进行高清视频传输；通过数据输出单元、数据解码单元和数据接收单元对高速串行数据解码为LVDS信号进行高清视频显示。本发明基于IP网络音视频压缩编解码技术，只需在一个FPGA处理模块内集成数据接收单元、数据输出单元、数据编码单元和数据解码单元，对高清视频数据实现低延时编码打包，以及对高清视频流解码为高清HDMI输出显示，编解码系统结构简单，大大降低了编解码盒的制作成本。
进一步地，还包括音频输入接口、音频输出接口和音频转换芯片，
所述音频输入接口，与所述音频转换芯片连接，用于接收外部的音频信号并传输至所述音频转换芯片；
所述音频转换芯片，与所述FPGA处理模块连接，用于接收所述音频输入接口传输的所述音频信号，并将所述音频信号模数转换为数字信号后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述音频转换芯片传输的所述数字信号，将所述数字信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为数字信号后传输至所述音频转换芯片；
所述音频转换芯片，还用于接收所述FPGA处理模块传输的所述数字信号，并将所述数字信号转换为音频信号后传输至所述音频输出接口；
所述音频输出接口，与所述音频转换芯片连接，用于接收所述音频转换芯片传输的所述音频信号，并将所述音频信号传输至外部。
音频输入接口和音频输出接口通过音频转换芯片接入到FPGA处理模块中，实现当对音频信号编码处理时，可将音频信号低延时编码打包送到以太网中；当对音频信号进行解码处理时，可将以太网中的高速串行数据转换为无损的模拟音频信号。本发明通过音频输入接口、音频输出接口和音频转换芯片实现音频信号的接收和格式转换，FPGA处理模块实现音频信号的编解码，在视频编解码一体盒集成音频编解码传输，一机多用，在满足高清视频编解码传输时同步传输无损音频。
进一步地，还包括USB接口和USB芯片，
所述USB接口，与所述USB芯片连接，用于接收外部的USB信号并传输至所述USB芯片；
所述USB芯片，与所述FPGA处理模块连接，用于接收所述USB数据传输的所述USB信号，并将所述USB信号转换为USB数据后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述USB芯片传输的所述USB数据，经所述USB数据进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为USB数据后传输至所述USB芯片；
所述USB芯片，还用于接收所述FPGA处理模块传输的所述USB数据，并将所述USB数据转换为USB信号后传输至所述USB接口；
所述USB接口，还用于接收所述USB芯片传输的USB信号，并将所述USB信号传输至外部。
通过USB接口接收外部的USB信号和送出解码后的USB信号，USB芯片转换USB信号格式，FPGA处理模块对USB信号进行编解码处理，本发明不仅可以将以太网中的音视频数据进行编解码传输，还可以通过USB接口和USB芯片与外部设备的信号数据进行编解码传输，在视频编解码一体盒集成USB信号的编解码传输，一机多用，不仅满足以太网高清视频传输，还可以对USB外部设备的信号数据的传输。
进一步地，还包括中控接口，
所述中控接口，与所述FPGA处理模块连接，用于接收外部的控制信号并传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述中控接口传输的所述控制信号，将所述控制信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为中控信号后传输至所述中控接口；
所述中控接口，还用于接收所述FPGA处理模块传输的所述中控信号，并将所述中控信号传输至外部。
通过中控接口接入到FPGA处理模块，控制信号经FPGA处理模块打包封包后发送到以太网，以及接收和解码出控制信号实现设备的交互，而且，中控接口可以接收和发送红外信号、串口RS232信号、RS485信号和控制信源开关机。
进一步地，还包括光口，所述光口与所述FPGA处理模块连接，所述光口为以太网光口；
所述FPGA处理模块用于将所述高速串行数据传输至外部，以及用于接收外部的高速串行数据，包括：
通过所述光口将所述高速串行数据传输至外部，以及通过所述光口接收外部的高速串行数据。
FPGA通过光口接收和传输外部高速串行数据，本发明采用的光口为千兆以太网光口，以太网光口使用灵活，降低高清视频传输的设备成本，提高系统稳定性和系统兼容性。
进一步地，还包括网络数据转换芯片，所述光口通过所述网络数据转换芯片与所述FPGA处理模块连接；
所述网络数据转换芯片，用于将编码格式为H264/H265的高速串行数据转换为以太网数据。
进一步地，所述HDMI输入接口和/或所述HDMI输出接口，用于连接显示屏。
当视频编解码一体盒作为编码盒时，HDMI输入接口与显示屏连接，可以进行HDMI信号的环出显示，用于检测输入HDMI信号是否正常和本地显示；当视频编解码一体盒作为解码盒时，HDMI输出接口与显示屏连接，可以用于解码后的HDMI信号的高清视频播放。
本发明采取的另一种技术方案是，一种视频传输系统，包括高清信号源、显示器、编码模块和解码模块，所述高清信号源通过HDMI线缆与所述编码模块连接，所述编码模块与所述解码模块连接，所述显示器通过HDMI线缆与所述解码模块连接；所述解码模块和/或所述编码模块为所述的4K高清IP视频编解码一体盒。
进一步地，所述编码模块和所述解码模块通过以太网连接。
视频传输系统由高清信号源、显示器、编码模块和解码模块等组成，编码模块通过HDMI线缆接收高清信号源传输的HDMI信号，经编码后将高速串行数据发送至以太网中，解码模块从以太网中接收高速串行数据进行解码为HDMI信号，通过HDMI线缆将解码后的HDMI信号传输至显示器显示。本发明中编码模块和解码模块采用相同的4K高清IP视频编解码一体盒实现视频数据的编解码功能，通用性高，一机多用，减少产品种类，降低视频传输系统中编解码盒的使用成本。
与现有技术相比，本发明的有益效果为：本发明一种4K高清IP视频编解码一体盒和视频传输系统，采用HDMI输入接口、HDMI输出接口、HDMI转换芯片和FPGA处理模块实现视频数据的编解码功能一体式，结构简单，通用性高，并且在视频传输系统中可以采用相同的视频编解码一体盒实现编码模块和解码模块，减少产品种类，降低视频传输系统中编解码盒的使用成本。
附图说明
图1为本发明一种4K高清IP视频编解码一体盒的结构图。
图2为本发明一种4K高清IP视频编解码一体盒的整体结构图。
图3为本发明一种视频传输系统的应用组网框图。
具体实施方式
本发明附图仅用于示例性说明，不能理解为对本发明的限制。为了更好说明以下实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明基于IP网络音视频压缩编解码技术，实现低延时高质量的4K视频的编码和解码，可直接接收4K@60Hz的视频流，再还原出高质量低延时的4K@60Hz的HDMI信号，主要应用于拼接墙和坐席系统中。
实施例1
如图1所示为本实施例一种4K高清IP视频编解码一体盒，包括HDMI输入接口、HDMI输出接口、HDMI转换芯片和FPGA处理模块，
所述HDMI输入接口，与所述HDMI转换芯片连接，用于接收外部的HDMI信号并传输至所述HDMI转换芯片；
所述HDMI转换芯片，与所述FPGA处理模块连接，用于接收所述HDMI输入接口传输的所述HDMI信号，并将所述HDMI信号转换为LVDS信号后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述HDMI转换芯片传输的所述LVDS信号，将所述LVDS信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为LVDS信号后传输至所述HDMI转换芯片；
所述HDMI转换芯片，还用于接收所述FPGA处理模块传输的所述LVDS信号，并将所述LVDS信号转换为HDMI信号后传输至所述HDMI输出接口；
所述HDMI输出接口，与所述HDMI转换芯片连接，用于接收所述HDMI转换芯片传输的所述HDMI信号，并将所述HDMI信号传输出至外部。
在本实施例中，4K高清IP视频编解码一体盒集成了编码和解码功能，实现一机多用，其中，当作为编码盒时，通过上述结构实现高清视频的传输过程为：
HDMI输入接口从高清信号源中接收HDMI信号，并将HDMI信号传输至HDMI转换芯片，可以理解的是，HDMI(High－Definition Multimedia Interface，高清晰度多媒体接口)信号是指经HDMI传输的高清视频信号；
HDMI转换芯片接收HDMI信号后，经HDMI信号转换为LVDS信号，并将LVDS信号传输至FPGA处理模块，可以理解的是，LVDS(Low Voltage Differential Signaling，低压差分信号技术接口)信号是指满足编解码一体盒内部处理格式的高清视频信号；
FPGA处理模块接收LVDS信号后，对LVDS信号进行编码处理为高速串行数据，并将高速串行数据传输至以太网，更具体地，LVDS信号在FPGA处理模块内部被低延时压缩编码为H264/H265的视频网络数据流送入到以太网中，至此完成高清视频信号的编码过程。
当作为解码盒时，通过上述结构实现高清视频的传输过程为：
FPGA处理模块接收以太网中的高速串行数据，并从高速串行数据中解码出LVDS信号，将LVDS信号传输HDMI转换芯片，更具体地，FPGA处理模块接收以太网中的H264/H265的视频网络数据流，从中解码出LVDS信号；
HDMI转换芯片接收解码出来的LVDS信号，将LVDS信号转换为HDMI信号传输至HDMI输出接口；
HDMI输出接口将HDMI信号传输出显示器中进行高清视频的显示。
值得注意的是，本实施例在已有FPGA处理模块且无需增加额外的芯片的情况下，通过改变专用的HDMI转换芯片的配置，以及LVDS信号的传输方向，当需要作为编码时，通过专用的HDMI转换芯片，将HDMI信号转换为LVDS信号送入FPGA处理模块内部进行编码；当需要作为解码时，通过专用的HDMI转换芯片，将经FPGA处理模块解码后的LVDS信号转换为HDMI输出。同理，本实施例通过配置分时复用，也可以同时进行编解码。
可选地，所述FPGA处理模块包括数据接收单元、数据输出单元、数据编码单元和数据解码单元，
所述数据接收单元，与所述数据编码单元连接，用于接收所述HDMI转换芯片传输的所述LVDS信号，并将所述LVDS信号传输至所述数据编码单元；
所述数据编码单元，与所述数据输出单元连接，用于接收所述数据接收单元传输的所述LVDS信号，将所述LVDS信号进行编码处理为高速串行数据，并将所述高速串行数据传输至所述数据输出单元；
所述数据输出单元，用于接收所述数据编码单元传输的所述高速串行数据，并将所述高速串行数据传输至外部；
所述数据输出单元，还与所述数据解码单元连接，还用于接收外部的高速串行数据，并将所述高速串行数据传输至所述数据解码单元；
所述数据解码单元，与所述数据接收单元连接，用于接收所述数据输出单元传输的所述高速串行数据，并从所述高速串行数据解析出LVDS信号，并将所述LVDS信号传输至所述数据接收单元；
所述数据接收单元，还用于将所述数据解码单元传输的所述LVDS信号传输至所述HDMI转换芯片。
在本实施例中，提供了FPGA处理模块的一种实施结构，具体包括数据接收单元、数据编码单元、数据解码单元和数据输出单元，采用FPGA处理模块内部的具体结构对编码过程和解码过程作进一步说明：
当需要编码时，数据接收单元接收HDMI转换芯片传输的LVDS信号，并将LVDS信号传输至数据编码单元；
数据编码单元接收LVDS信号进行编码处理为高速串行数据，并将高速串行数据传输至数据输出单元；
数据输出单元接收高速串行数据，并将所述高速串行数据传输至以太网中，至此完成编码过程。
当需要解码时，数据输出单元接收以太网中的高速串行数据，并将高速串行数据传输至数据解码单元；
数据解码单元接收高速串行数据后，从高速串行数据解析出LVDS信号，并将LVDS信号传输至数据接收单元；
数据接收单元将所述数据解码单元传输的LVDS信号传输至HDMI转换芯片进行转换输出，至此完成解码过程。
在本实施例中，无需增加额外的硬件芯片，只需在原有的FPGA处理模块内集成数据接收单元、数据输出单元、数据编码单元和数据解码单元，并且通过HDMI输入接口、HDMI输出接口和专用的HDMI转换芯片即可实现对高清视频数据实现低延时编码打包，以及对高清视频流解码为高清HDMI输出显示，编解码功能一体化，通用性高，减少产品种类，降低视频传输系统中编解码盒的使用成本；编解码系统结构简单，大大降低了编解码盒的制作成本。
可选地，还包括光口，所述光口与所述FPGA处理模块连接，所述光口为以太网光口；
所述FPGA处理模块用于将所述高速串行数据传输至外部，以及用于接收外部的高速串行数据，包括：通过所述光口将所述高速串行数据传输至外部，以及通过所述光口接收外部的高速串行数据。
在本实施例中，采用的光口为千兆以太网光口，以太网光口使用灵活，降低高清视频传输的设备成本，提高系统稳定性和系统兼容性。
可选地，还包括网络数据转换芯片，所述光口通过所述网络数据转换芯片与所述FPGA处理模块连接；所述网络数据转换芯片，用于将编码格式为H264/H265的高速串行数据转换为以太网数据。
可选地，所述HDMI输入接口和/或所述HDMI输出接口，用于连接显示屏。具体地，当视频编解码一体盒作为编码盒时，HDMI输入接口与显示屏连接，可以进行HDMI信号的环出显示，用于检测输入HDMI信号是否正常和本地显示；当视频编解码一体盒作为解码盒时，HDMI输出接口与显示屏连接，可以用于解码后的HDMI信号的高清视频播放。
实施例2
如图2所示，本实施例是在实施例1的基础上增加了音频信号的编解码，实现了在视频信号传输时同步传输无损音频信号，本实施例通过音频输入接口、音频输出接口和音频转换芯片实现音频信号的接收和格式转换，FPGA处理模块实现音频信号的编解码，在视频编解码一体盒集成音频编解码传输，一机多用，在满足高清视频编解码传输时同步传输无损音频，其中，采用具体结构实现音频的编码传输过程为：
可选地，还包括音频输入接口、音频输出接口和音频转换芯片，
所述音频输入接口，与所述音频转换芯片连接，用于接收外部的音频信号并传输至所述音频转换芯片，更具体地，音频输入接口从高清信号源中接收音频信号并传输至音频转换芯片；
所述音频转换芯片，与所述FPGA处理模块连接，用于接收所述音频输入接口传输的所述音频信号，并将所述音频信号模数转换为数字信号后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述音频转换芯片传输的所述数字信号，将所述数字信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部，更具体地，音频信号通过专用的音频转换芯片模数转换为数字信号后在FPGA处理模块内部被低延时压缩编码为高速串行数据送入到以太网中实现音频播放，或者发送到高性能交换设备实现音频对讲等业务，至此完成音频信号的编码过程。
采用具体结构实现音频的解码传输过程为：
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为数字信号后传输至所述音频转换芯片；
所述音频转换芯片，还用于接收所述FPGA处理模块传输的所述数字信号，并将所述数字信号转换为音频信号后传输至所述音频输出接口；
所述音频输出接口，与所述音频转换芯片连接，用于接收所述音频转换芯片传输的所述音频信号，并将所述音频信号传输至外部。
实施例3
如图2所示，本实施例是在实施例1的基础上增加了USB信号和中控信号的编解码，实现了在视频信号传输的基础上增加USB信号和中控信号的传输，在视频编解码一体盒上集成USB信号和中控信号的编解码传输，一机多用，通用性高，可以理解的是，USB信号是指通过USB设备存储或传输的视频信号或其它信号，中控信号是指可实现设备开关机等控制信号，其中，采用以下具体结构分别实现USB信号和中控信号的编解码传输过程为：
可选地，4K高清IP视频编解码一体盒还包括USB接口和USB芯片，
采用具体结构实现USB信号的编码传输过程为：
所述USB接口，与所述USB芯片连接，用于接收外部的USB信号并传输至所述USB芯片；
所述USB芯片，与所述FPGA处理模块连接，用于接收所述USB数据传输的所述USB信号，并将所述USB信号转换为USB数据后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述USB芯片传输的所述USB数据，经所述USB数据进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
采用具体结构实现USB信号的解码传输过程为：
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为USB数据后传输至所述USB芯片；
所述USB芯片，还用于接收所述FPGA处理模块传输的所述USB数据，并将所述USB数据转换为USB信号后传输至所述USB接口；
所述USB接口，还用于接收所述USB芯片传输的USB信号，并将所述USB信号传输至外部。
可选地，4K高清IP视频编解码一体盒还包括中控接口，在本实施例中，通过中控接口接入到FPGA处理模块，控制信号经FPGA处理模块打包封包后发送到以太网，以及接收和解码出控制信号实现设备的交互，而且中控接口可以接收和发送红外信号、串口RS232信号、RS485信号和控制信源开关机；
采用具体结构实现中控信号的编码传输过程为：
所述中控接口，与所述FPGA处理模块连接，用于接收外部的控制信号并传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述中控接口传输的所述控制信号，将所述控制信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部。
采用具体结构实现中控信号的解码传输过程为：
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为中控信号后传输至所述中控接口；
所述中控接口，还用于接收所述FPGA处理模块传输的所述中控信号，并将所述中控信号传输至外部。
实施例4
如图3所示为本实施例一种视频传输系统的应用组网框图，视频传输系统包括高清信号源、显示器、编码模块和解码模块，所述高清信号源通过HDMI线缆与所述编码模块连接，所述编码模块与所述解码模块连接，所述显示器通过HDMI线缆与所述解码模块连接；所述解码模块和/或所述编码模块为实施例1中所述的4K高清IP视频编解码一体盒。
进一步地，所述编码模块和所述解码模块通过以太网连接，当多个编码模块和多个解码模块接入以太网中，可通过交换机实现以太网中的数据传输。
在本实施例中，视频传输系统由高清信号源、显示器、编码模块和解码模块等组成，编码模块通过HDMI线缆接收高清信号源传输的HDMI信号，经编码后将高速串行数据发送至以太网中，解码模块从以太网中接收高速串行数据进行解码为HDMI信号，通过HDMI线缆将解码后的HDMI信号传输至显示器显示。本实施例中编码模块和解码模块采用相同的4K高清IP视频编解码一体盒实现视频数据的编解码功能，通用性高，一机多用，减少产品种类，降低视频传输系统中编解码盒的使用成本。
另外地，可以理解的是，实施例2和实施例3中的音频信号、USB信号和中控信号等均可以应用在本实施例视频传输系统内进行信号的传输。
显然，本发明的上述实施例仅仅是为清楚地说明本发明技术方案所作的举例，而并非是对本发明的具体实施方式的限定。凡在本发明权利要求书的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种4K高清IP视频编解码一体盒，其特征在于，包括HDMI输入接口、HDMI输出接口、HDMI转换芯片和FPGA处理模块，
所述HDMI输入接口，与所述HDMI转换芯片连接，用于接收外部的HDMI信号并传输至所述HDMI转换芯片；
所述HDMI转换芯片，与所述FPGA处理模块连接，用于接收所述HDMI输入接口传输的所述HDMI信号，并将所述HDMI信号转换为LVDS信号后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述HDMI转换芯片传输的所述LVDS信号，将所述LVDS信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为LVDS信号后传输至所述HDMI转换芯片；
所述HDMI转换芯片，还用于接收所述FPGA处理模块传输的所述LVDS信号，并将所述LVDS信号转换为HDMI信号后传输至所述HDMI输出接口；
所述HDMI输出接口，与所述HDMI转换芯片连接，用于接收所述HDMI转换芯片传输的所述HDMI信号，并将所述HDMI信号传输出至外部。
2.根据权利要求1所述的一种4K高清IP视频编解码一体盒，其特征在于，所述FPGA处理模块包括数据接收单元、数据输出单元、数据编码单元和数据解码单元，
所述数据接收单元，与所述数据编码单元连接，用于接收所述HDMI转换芯片传输的所述LVDS信号，并将所述LVDS信号传输至所述数据编码单元；
所述数据编码单元，与所述数据输出单元连接，用于接收所述数据接收单元传输的所述LVDS信号，将所述LVDS信号进行编码处理为高速串行数据，并将所述高速串行数据传输至所述数据输出单元；
所述数据输出单元，用于接收所述数据编码单元传输的所述高速串行数据，并将所述高速串行数据传输至外部；
所述数据输出单元，还与所述数据解码单元连接，还用于接收外部的高速串行数据，并将所述高速串行数据传输至所述数据解码单元；
所述数据解码单元，与所述数据接收单元连接，用于接收所述数据输出单元传输的所述高速串行数据，并从所述高速串行数据解析出LVDS信号，并将所述LVDS信号传输至所述数据接收单元；
所述数据接收单元，还用于将所述数据解码单元传输的所述LVDS信号传输至所述HDMI转换芯片。
3.根据权利要求1所述的一种4K高清IP视频编解码一体盒，其特征在于，还包括音频输入接口、音频输出接口和音频转换芯片，
所述音频输入接口，与所述音频转换芯片连接，用于接收外部的音频信号并传输至所述音频转换芯片；
所述音频转换芯片，与所述FPGA处理模块连接，用于接收所述音频输入接口传输的所述音频信号，并将所述音频信号模数转换为数字信号后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述音频转换芯片传输的所述数字信号，将所述数字信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为数字信号后传输至所述音频转换芯片；
所述音频转换芯片，还用于接收所述FPGA处理模块传输的所述数字信号，并将所述数字信号转换为音频信号后传输至所述音频输出接口；
所述音频输出接口，与所述音频转换芯片连接，用于接收所述音频转换芯片传输的所述音频信号，并将所述音频信号传输至外部。
4.根据权利要求1所述的一种4K高清IP视频编解码一体盒，其特征在于，还包括USB接口和USB芯片，
所述USB接口，与所述USB芯片连接，用于接收外部的USB信号并传输至所述USB芯片；
所述USB芯片，与所述FPGA处理模块连接，用于接收所述USB数据传输的所述USB信号，并将所述USB信号转换为USB数据后传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述USB芯片传输的所述USB数据，经所述USB数据进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为USB数据后传输至所述USB芯片；
所述USB芯片，还用于接收所述FPGA处理模块传输的所述USB数据，并将所述USB数据转换为USB信号后传输至所述USB接口；
所述USB接口，还用于接收所述USB芯片传输的USB信号，并将所述USB信号传输至外部。
5.根据权利要求2所述的一种4K高清IP视频编解码一体盒，其特征在于，还包括中控接口，
所述中控接口，与所述FPGA处理模块连接，用于接收外部的控制信号并传输至所述FPGA处理模块；
所述FPGA处理模块，用于接收所述中控接口传输的所述控制信号，将所述控制信号进行编码处理为高速串行数据，并将所述高速串行数据传输至外部；
所述FPGA处理模块，还用于接收外部的高速串行数据，并将接收的所述高速串行数据进行解码处理为中控信号后传输至所述中控接口；
所述中控接口，还用于接收所述FPGA处理模块传输的所述中控信号，并将所述中控信号传输至外部。
6.根据权利要求1所述的一种4K高清IP视频编解码一体盒，其特征在于，还包括光口，所述光口与所述FPGA处理模块连接，所述光口为以太网光口；
所述FPGA处理模块用于将所述高速串行数据传输至外部，以及用于接收外部的高速串行数据，包括：
通过所述光口将所述高速串行数据传输至外部，以及通过所述光口接收外部的高速串行数据。
7.根据权利要求6所述的一种4K高清IP视频编解码一体盒，其特征在于，还包括网络数据转换芯片，所述光口通过所述网络数据转换芯片与所述FPGA处理模块连接；
所述网络数据转换芯片，用于将编码格式为H264/H265的高速串行数据转换为以太网数据。
8.根据权利要求1所述的一种4K高清IP视频编解码一体盒，其特征在于，所述HDMI输入接口和/或所述HDMI输出接口，用于连接显示屏。
9.一种视频传输系统，其特征在于，包括高清信号源、显示器、编码模块和解码模块，所述高清信号源通过HDMI线缆与所述编码模块连接，所述编码模块与所述解码模块连接，所述显示器通过HDMI线缆与所述解码模块连接；所述解码模块和/或所述编码模块为如权利要求1-8任一项中所述的4K高清IP视频编解码一体盒。
10.根据权利要求9所述的一种视频传输系统，其特征在于，所述编码模块和所述解码模块通过以太网连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010153.0A CN113727111A (zh) | 2021-08-31 | 2021-08-31 | 一种4k高清ip视频编解一体盒和视频传输系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010153.0A CN113727111A (zh) | 2021-08-31 | 2021-08-31 | 一种4k高清ip视频编解一体盒和视频传输系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113727111A true CN113727111A (zh) | 2021-11-30 |
Family
ID=78679537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111010153.0A Pending CN113727111A (zh) | 2021-08-31 | 2021-08-31 | 一种4k高清ip视频编解一体盒和视频传输系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113727111A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621671A (zh) * | 2009-08-07 | 2010-01-06 | 安防制造（中国）有限公司 | 数字高清民用闭路监视电视系统 |
| CN105611270A (zh) * | 2015-12-18 | 2016-05-25 | 华中科技大学 | 一种双目视觉自由立体显示系统 |
| CN108259834A (zh) * | 2018-02-12 | 2018-07-06 | 南京六九零二科技有限公司 | 一种极低延时的高清无线传输装置 |
| CN208079286U (zh) * | 2018-04-12 | 2018-11-09 | 常州海图电子科技有限公司 | 一种4k超清转码卡 |
| CN109495751A (zh) * | 2018-10-30 | 2019-03-19 | 天津津航计算技术研究所 | 一种基于cpu+som+fpga的混合架构主板 |
| CN210807465U (zh) * | 2020-01-10 | 2020-06-19 | 四川中科友成科技有限公司 | 一种多功能视频转换器 |
| CN111787358A (zh) * | 2020-07-30 | 2020-10-16 | 深圳市东明炬创电子有限公司 | 一种ip流hdmi媒体编解码器 |
| CN212463401U (zh) * | 2020-07-01 | 2021-02-02 | 广州海格通信集团股份有限公司 | 编解码设备和视频监视系统 |
| CN112565889A (zh) * | 2020-12-01 | 2021-03-26 | 威创集团股份有限公司 | 一种4k高清接收盒及其视频输出系统 |
| CN213783468U (zh) * | 2020-10-29 | 2021-07-23 | 卡莱特云科技股份有限公司 | 一种led电视主板及led显示装置 |
| CN213938205U (zh) * | 2020-11-18 | 2021-08-10 | 杭州中威电子股份有限公司 | 一种4k复合视频远距离传输装置 |
-
2021
- 2021-08-31 CN CN202111010153.0A patent/CN113727111A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621671A (zh) * | 2009-08-07 | 2010-01-06 | 安防制造（中国）有限公司 | 数字高清民用闭路监视电视系统 |
| CN105611270A (zh) * | 2015-12-18 | 2016-05-25 | 华中科技大学 | 一种双目视觉自由立体显示系统 |
| CN108259834A (zh) * | 2018-02-12 | 2018-07-06 | 南京六九零二科技有限公司 | 一种极低延时的高清无线传输装置 |
| CN208079286U (zh) * | 2018-04-12 | 2018-11-09 | 常州海图电子科技有限公司 | 一种4k超清转码卡 |
| CN109495751A (zh) * | 2018-10-30 | 2019-03-19 | 天津津航计算技术研究所 | 一种基于cpu+som+fpga的混合架构主板 |
| CN210807465U (zh) * | 2020-01-10 | 2020-06-19 | 四川中科友成科技有限公司 | 一种多功能视频转换器 |
| CN212463401U (zh) * | 2020-07-01 | 2021-02-02 | 广州海格通信集团股份有限公司 | 编解码设备和视频监视系统 |
| CN111787358A (zh) * | 2020-07-30 | 2020-10-16 | 深圳市东明炬创电子有限公司 | 一种ip流hdmi媒体编解码器 |
| CN213783468U (zh) * | 2020-10-29 | 2021-07-23 | 卡莱特云科技股份有限公司 | 一种led电视主板及led显示装置 |
| CN213938205U (zh) * | 2020-11-18 | 2021-08-10 | 杭州中威电子股份有限公司 | 一种4k复合视频远距离传输装置 |
| CN112565889A (zh) * | 2020-12-01 | 2021-03-26 | 威创集团股份有限公司 | 一种4k高清接收盒及其视频输出系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8204104B2 (en) | Frame rate conversion system, method of converting frame rate, transmitter, and receiver | |
| CN102724551A (zh) | 一种视频编码系统和方法 | |
| KR100774180B1 (ko) | 디지털 멀티미디어 인터페이스를 가지는 디지털 멀티미디어데이터 송수신장치 | |
| US11381869B2 (en) | Transmitting method, receiving method, transmitting device, and receiving device for audio and video data in long-distance transmission | |
| US20070263725A1 (en) | Video signal coding system and method of coding video signal for network transmission, video output apparatus, and signal conversion apparatus | |
| CN111147828A (zh) | 一种低延时视频光纤传输装置 | |
| CN210670381U (zh) | 一种音视频数据的发送装置、接收装置及传输系统 | |
| CN102404578A (zh) | 一种多通道视频传输系统及方法 | |
| WO2022116352A1 (zh) | 一种4k高清接收盒及其视频输出系统 | |
| CN202068513U (zh) | 一种用于标清和高清音视频编解码器主机 | |
| CN111083170A (zh) | 一种多媒体数据的发送、接收方法及设备 | |
| CN111541862A (zh) | 一种超高清8k视频会议系统及实现方法 | |
| CN100525453C (zh) | 基于hdmi接口的视频通信系统及方法 | |
| CN101710946A (zh) | 一种视频信号切换转换的系统及方法 | |
| CN203734742U (zh) | 一种视频拼接墙的回显系统 | |
| CN103581616A (zh) | 监控系统、图像压缩串行器以及图像解压缩解串行器 | |
| CN211019017U (zh) | 一种sdi-over-ip无损传输的解码装置 | |
| CN113727111A (zh) | 一种4k高清ip视频编解一体盒和视频传输系统 | |
| CN102724517B (zh) | 一种传输视频信号的方法、装置、系统和终端 | |
| CN111787358A (zh) | 一种ip流hdmi媒体编解码器 | |
| CN102075817A (zh) | 音视频数据的转发方法和系统 | |
| CN213547715U (zh) | 高清视频数据的发送设备、接收设备及传输系统 | |
| CN212660275U (zh) | 一种ip流hdmi媒体编解码器 | |
| CN215222346U (zh) | 基于mipi协议的sdi接收编码装置及电子设备 | |
| US20210204020A1 (en) | Transmitting device, receiving device, transmitting method, and receiving method for multimedia data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |