CN113724654A - 像素驱动电路及其驱动方法、显示装置 - Google Patents

Abstract

本公开一些实施例提供了一种像素驱动电路及其驱动方法、显示装置，涉及显示技术领域，应用于大尺寸显示装置，有利于提高显示图像刷新频率和图像显示亮度的均匀性。该像素驱动电路的数据写入子电路在来自第二扫描信号端的第二扫描信号的控制下，将来自数据信号端的数据信号传输至第三节点。预处理子电路与第三扫描信号端、恒定电压信号端、第一节点及第三节点耦接；预处理子电路在来自第三扫描信号端的第三扫描信号的控制下，根据第三节点的电压，利用电容自举效应改变第一节点的电压，以控制驱动子电路打开。本公开实施例提供的像素驱动电路应用于显示装置中，以驱动显示装置的发光器件发光。

Description

像素驱动电路及其驱动方法、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示装置。

背景技术

随着显示技术的进步，作为显示装置核心的半导体元件技术也随之得到了很大的进步。有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点，而越来越多地被应用于高性能显示装置当中。

OLED显示装置包括显示面板，显示面板包括像素驱动电路。该像素驱动电路包括多个薄膜晶体管。受薄膜晶体管材料和制作工艺的限制，该像素驱动电路多应用于小尺寸显示面板。随着显示行业的技术更新，低成本、低功耗、大尺寸、高刷新率逐渐成为显示面板的发展方向，

目前，在小尺寸显示面板中，像素驱动电路用于传输电流至发光器件的线路较短，不会产生明显的压降问题，对显示面板的显示效果几乎没有影响。但是，若将像素驱动电路直接应用在大尺寸显示面板中，像素驱动电路中的各信号线长度加长，其中，用于传输电流至发光器件的线路加长，会产生明显的压降问题，导致发光器件显示亮度不均匀。用于控制流经发光器件的电流大小的薄膜晶体管的控制电压，在加长的线路中写入不充分，导致电压写入不充分。该薄膜晶体管的控制电压不稳定，导致流经发光器件的电流不稳定，也会使发光器件显示亮度不均匀。以及，为保证薄膜晶体管的控制电压的写入充分，需要较长时间，严重影响显示面板的刷新频率。

发明内容

本公开一些实施例的目的在于提供一种像素驱动电路及其驱动方法、显示装置，应用于大尺寸显示装置，有利于提高显示图像刷新频率和图像显示亮度的均匀性。

为达到上述目的，本公开一些实施例提供了如下技术方案：

一方面，提供了一种像素驱动电路。所述像素驱动电路包括驱动子电路，补偿子电路，数据写入子电路和预处理子电路。所述驱动子电路与第一节点、第二节点及第一电压端耦接。所述驱动子电路被配置为，在所述第一节点的电压的控制下，将自身的阈值电压和来自所述第一电压端的第一电压传输至所述第二节点。所述补偿子电路与第一扫描信号端、所述第一节点及所述第二节点耦接。所述补偿子电路被配置为，在来自所述第一扫描信号端的第一扫描信号的控制下，根据所述第二节点的电压对所述第一节点充电，直至所述第一节点的电压达到截止电压。所述数据写入子电路与第二扫描信号端、数据信号端及第三节点耦接。所述数据写入子电路被配置为，在来自所述第二扫描信号端的第二扫描信号的控制下，将来自所述数据信号端的数据信号传输至所述第三节点。所述预处理子电路与第三扫描信号端、恒定电压信号端、所述第一节点及所述第三节点耦接。所述预处理子电路被配置为，在来自所述第三扫描信号端的第三扫描信号的控制下，根据所述第三节点的电压，利用电容自举效应改变所述第一节点的电压，以控制所述驱动子电路打开。

在本公开所提供的像素驱动电路中，设置驱动子电路，使其在第一节点的电压的控制下，将自身的阈值电压和来自第一电压端的第一电压传输至第二节点。设置与驱动子电路耦接的补偿子电路，根据第二节点的电压对第一节点充电，直至第一节点的电压达到截止电压。该截止电压是指控制驱动子电路处于截止状态的电压量。同时，该截止电压存储至预处理子电路。设置与预处理子电路耦接的数据写入子电路，使其在第二扫描信号端的第二扫描信号的控制下，将来自数据信号端的数据信号传输至第三节点。然后，预处理子电路根据此时第三节点的电压，利用电容自举效应改变第一节点的电压，使得第一节点的电压能够持续稳定的传输至驱动子电路，以控制驱动子电路的打开，保证流经驱动子电路的电流稳定。从而，流经发光器件的电流持续且稳定，使得发光器件发光稳定且亮度均匀。并且，在预处理子电路利用电容自举效应改变第一节点的电压的过程中，预处理子电路中的电容器可以加快数据信号写入第一节点的速度，缩短像素驱动电路的信号传输时间，进而提升显示面板的刷新率。

在一些实施例中，所述预处理子电路包括第一晶体管和存储电容器。所述第一晶体管的控制极与所述第三扫描信号端耦接，所述第一晶体管的第一极与所述恒定电压信号端耦接，所述第一晶体管的第二极与所述第三节点耦接。所述存储电容器的第一端与所述第三节点耦接，所述存储电容器的第二端与所述第一节点耦接。

在一些实施例中，所述驱动子电路包括第二晶体管。所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第一电压端耦接，所述第二晶体管的第二极与所述第二节点耦接。

在一些实施例中，所述补偿子电路包括第三晶体管。所述第三晶体管的控制极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述第二节点耦接，所述第三晶体管的第二极与所述第一节点耦接。

在一些实施例中，所述数据写入子电路包括第四晶体管。所述第四晶体管的控制极与所述第二扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述第三节点耦接。

在一些实施例中，所述像素驱动电路还包括：初始化子电路。所述初始化子电路与初始化信号端、所述第三扫描信号端、第四扫描信号端、所述第一节点和发光器件耦接。所述初始化子电路被配置为，在来自所述第三扫描信号端的第三扫描信号的控制下，将来自所述初始化信号端的初始化信号传输至所述发光器件；及，在来自所述第四扫描信号端的第四扫描信号的控制下，将来自所述初始化信号端的初始化信号传输至所述第一节点。

在一些实施例中，所述初始化子电路包括第五晶体管和第六晶体管。所述第五晶体管的控制极与所述第三扫描信号端耦接，所述第五晶体管的第一极与所述初始化信号端耦接，所述第五晶体管的第二极与所述发光器件耦接。所述第六晶体管的控制极与所述第四扫描信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述第一节点耦接。

在一些实施例中，所述像素驱动电路还包括：发光控制子电路。所述发光控制子电路与所述第三扫描信号端、所述第二节点和发光器件耦接。所述发光控制子电路被配置为，在来自所述第三扫描信号端的第三扫描信号的控制下，将所述第二节点的电压传输至所述发光器件，以控制所述发光器件发光。

在一些实施例中，所述发光控制子电路包括第七晶体管。所述第七晶体管的控制极与所述第三扫描信号端耦接，所述第七晶体管的第一极与所述第二节点耦接，所述第七晶体管的第二极与所述发光器件耦接。

在一些实施例中，所述像素驱动电路包括：驱动子电路、补偿子电路、预处理子电路、数据写入子电路、初始化子电路和发光控制子电路。所述预处理子电路包括：第一晶体管和存储电容器。所述第一晶体管的控制极与所述第三扫描信号端耦接，所述第一晶体管的第一极与所述第一初始化信号端耦接，所述第一晶体管的第二极与所述第三节点耦接；所述存储电容器的第一端与所述第三节点耦接，所述存储电容器的第二端与所述第一节点耦接。

所述驱动子电路包括：第二晶体管。所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第一电压端耦接，所述第二晶体管的第二极与所述第二节点耦接。

所述补偿子电路包括：第三晶体管。所述第三晶体管的控制极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述第二节点耦接，所述第三晶体管的第二极与所述第一节点耦接。

所述数据写入子电路包括：第四晶体管。所述第四晶体管的控制极与所述第二扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述第三节点耦接。

所述初始化子电路包括：第五晶体管和第六晶体管。所述第五晶体管的控制极与所述第三扫描信号端耦接，所述第五晶体管的第一极与所述初始化信号端耦接，所述第五晶体管的第二极与所述发光器件耦接。所述第六晶体管的控制极与所述第四扫描信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述第一节点耦接。

所述发光控制子电路包括：第七晶体管。所述第七晶体管的控制极与所述第三扫描信号端耦接，所述第七晶体管的第一极与所述第二节点耦接，所述第七晶体管的第二极与所述发光器件耦接。

在一些实施例中，所述第一晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为氧化物薄膜晶体管。所述第二晶体管和所述第七晶体管为低温多晶硅薄膜晶体管。

在一些实施例中，所述第一晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为N型薄膜晶体管。所述第二晶体管和所述第七晶体管为P型薄膜晶体管。

另一方面，提供了一种像素驱动电路的驱动方法，包括如上述任一项所述的像素驱动电路。一个帧周期包括：预处理阶段和数据写入阶段。所述驱动方法包括：

在所述预处理阶段，驱动子电路在第一节点的电压的控制下，将自身的阈值电压和来自第一电压端的第一电压传输至第二节点；补偿子电路在来自第一扫描信号端的第一扫描信号的控制下，根据所述第二节点的电压对所述第一节点充电；预处理子电路在来自第三扫描信号端的第三扫描信号的控制下，写入所述第一节点的电压，直至所述第一节点的电压达到截止电压。

在所述数据写入阶段，数据写入子电路在来自第二扫描信号端的第二扫描信号的控制下，将来自所述数据信号端的数据信号传输至第三节点；所述预处理子电路根据所述第三节点的电压，利用电容自举效应改变所述第一节点的电压，以控制所述驱动子电路打开。

在一些实施例中，所述像素驱动电路还包括初始化子电路和发光控制子电路。一个帧周期还包括在所述预处理阶段之前的初始化阶段，和在所述数据写入阶段之后的发光阶段。

在所述初始化阶段，所述预处理子电路在所述第三扫描信号的控制下，将来自恒定电压信号端的恒定电压信号传输至所述第三节点，以初始化所述第三节点的电压。所述初始化子电路在所述第三扫描信号的控制下，将来自初始化信号端的初始化信号传输至发光器件，以初始化所述发光器件的电压；且，在来自第四扫描信号端的第四扫描信号的控制下，将所述初始化信号传输至所述第一节点，以初始化所述第一节点的电压。

在所述发光阶段，所述驱动子电路在所述第一节点的电压的控制下打开，所述发光控制子电路在所述第三扫描信号的控制下打开，以在所述第一电压端与所述发光器件之间形成通路，驱动所述发光器件发光。

本公开实施例所提供的像素驱动电路的驱动方法所能实现的有益效果，与上述实施例所述的像素驱动电路所能达到的有益效果相同，在此不做赘述。

又一方面，提供了一种显示装置，包括多个如上述任一项所述的像素驱动电路；及，多个发光器件，每个发光器件与一个像素驱动电路耦接。

本公开实施例所提供的显示装置所能实现的有益效果，与上述实施例所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

在附图中：

图1为本公开实施例提供的一种显示装置的结构图；

图2为本公开实施例提供的一种显示装置的像素布置图；

图3为本公开实施例提供的一种显示装置的像素架构图；

图4为本公开实施例提供的一种像素驱动电路的结构图；

图5为本公开实施例提供的另一种像素驱动电路的结构图；

图6为本公开实施例提供的一种像素驱动电路的时序图；

图7为图5提供的像素驱动电路的一种驱动过程图；

图8为图5提供的像素驱动电路的另一种驱动过程图；

图9为图5提供的像素驱动电路的又一种驱动过程图；

图10为图5提供的像素驱动电路的又一种驱动过程图。

具体实施方式

为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

本公开的一些实施例提供一种显示装置1000，示例性的，该显示装置1000可以是手机、平板电脑、个人数字助理(Personal Digital Assistant，PDA)、车载电脑、可穿戴显示设备(例如可以为手表)等。

上述显示装置1000可以为：液晶显示装置(Liquid Crystal Display，简称LCD)，有机发光二极管(Organic Light Emitting Diode，简称OLED)显示装置、量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示装置等，本公开实施例对上述显示装置1000的具体形式不做限制。

在一些实施例中，显示装置1000为有源矩阵有机发光二极管(Active-matrixorganic light emitting diode，简称AMOLED)显示装置，该类型的显示装置1000具有反应速度较快、对比度更高、视角更广且功耗更低等特点，是当今显示技术领域研究的热点之一。

如图1所示，上述显示装置1000包括显示面板1100。如图2所示，显示面板1100包括有效显示区AA和位于该有效显示区AA至少一侧的周边区BB。

上述有效显示区AA包括多个子像素P。为了方便说明，本公开中上述多个子像素P是以矩阵形式排列为例进行的说明。这种情况下，沿水平方向X排列成一排的子像素P称为一行子像素，沿竖直方向Y排列成一排的子像素P称为一列子像素P，一行子像素P可以与一根或多根扫描信号线GL连接，一列子像素P可以与一根数据线DL连接。示例的，如图3所示，一行子像素P与四根扫描信号线GL连接，一列子像素P与一根数据线DL连接。

子像素P内设置有发光器件L和用于控制发光器件L发光的像素驱动电路100，像素驱动电路100设置在显示面板1100的衬底基板上。与子像素P连接的扫描信号线GL用于向子像素P的像素驱动电路100传输扫描信号gate；与子像素P连接的数据线DL用于向子像素P的像素驱动电路100传输数据信号Vdata，数据信号Vdata来自于各条数据线DL耦接的源极驱动器S。

以下以显示装置1000为AMOLED显示装置为例，对子像素中的像素驱动电路100进行举例说明。该像素驱动电路100能够应用于大尺寸显示装置1000中。

需要说明的是，像素驱动电路100包括多个薄膜晶体管。像素驱动电路100所采用的各薄膜晶体管的控制极为晶体管的栅极，第一极为薄膜晶体管的源极和漏极中一者，第二极为薄膜晶体管的源极和漏极中另一者。由于薄膜晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的薄膜晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在薄膜晶体管为P型晶体管的情况下，薄膜晶体管的第一极为源极，第二极为漏极；在薄膜晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

在一些实施例中，如图4所示，像素驱动电路100包括驱动子电路10。驱动子电路10与第一节点n1、第二节点n2及第一电压端VDD耦接。其中，第一节点n1、第二节点n2为相邻子电路耦接位置的等效电路节点。第一电压端VDD输出恒定高电平的第一电压Vdd。

该驱动子电路10被配置为，在第一节点n1的电压的控制下，将自身的阈值电压Vth和来自第一电压端VDD的第一电压Vdd传输至第二节点n2。

示例的，如图5所示，驱动子电路10包括第二晶体管T2。第二晶体管T2的控制极与第一节点n1耦接，第二晶体管T2的第一极与第一电压端VDD耦接，第二晶体管T2的第二极与第二节点n2耦接。此时，第二节点n2的电压为Vth+Vdd。

在本公开的实施例提供的像素驱动电路100中，第一节点n1、第二节点n2，以及下面会提及的第三节点n3，并非表示实际存在的部件，而是表示电路图中相关子电路或电子元件电连接的汇合点，也就是说，这些节点是由电路图中相关子电路或电子元件电连接的汇合点等效而成的节点。

在一些实施例中，如图4所示，像素驱动电路100包括补偿子电路20。该补偿子电路20与第一扫描信号端Gate1、第一节点n1及第二节点n2耦接。其中，其中，如图3所示，第一扫描信号端Gate1与扫描信号线GL1耦接，用于向补偿子电路20传输第一扫描信号gate1。

补偿子电路20被配置为，在来自第一扫描信号端Gate1的第一扫描信号gate1的控制下，根据第二节点n2的电压对第一节点n1充电，直至第一节点n1的电压达到截止电压。该截止电压是指控制驱动子电路10处于截止状态的电压量。

示例的，如图5所示，补偿子电路20包括：第三晶体管T3。第三晶体管T3的控制极与第一扫描信号端Gate1耦接，第三晶体管T3的第一极与第二节点n2耦接，第三晶体管T3的第二极与第一节点n1耦接。其中，控制驱动子电路10处于截止状态的电压量，是指第二晶体管T2的控制极的电压(第一节点n1的电压)与第一极的电压(第一电压Vdd)的电压差等于其阈值电压Vth的情况下，第二晶体管T2的控制极的电压量。即第二晶体管T2的截止电压为Vdd+Vth，其中，第二晶体管T2为P型薄膜晶体管，阈值电压Vth＜0。

在一些实施例中，如图4所示，像素驱动电路100包括数据写入子电路30。数据写入子电路30与第二扫描信号端Gate2、数据信号端Data及第三节点n3耦接。其中，如图3所示，第二扫描信号端Gate2与扫描信号线GL2耦接，用于向数据写入子电路10传输第二扫描信号gate2。数据信号端Data与数据信号线DL耦接，用于向数据写入子电路30传输数据信号Vdata。

数据写入子电路30被配置为，在来自第二扫描信号端Gate2的第二扫描信号gate2的控制下，将来自数据信号端Data的数据信号Vdata传输至第三节点n3。

示例的，如图5所示，数据写入子电路30包括：第四晶体管T4。第四晶体管T4的控制极与第二扫描信号端Gate2耦接，第四晶体管T4的第一极与数据信号端Data耦接，第四晶体管T4的第二极与第三节点n3耦接。

在一些实施例中，如图4所示，像素驱动电路100包括预处理子电路40。预处理子电路40与第三扫描信号端Gate3、恒定电压信号端CV、第一节点n1及第三节点n3耦接。其中，如图3所示，第三扫描信号端Gate3与扫描信号线GL3耦接，用于向预处理子电路40传输第三扫描信号gate3。恒定电压信号端CV与恒定电压信号线耦接，用于提供恒定电压。例如，恒定电压信号端CV可以为第一电压端VDD，第二电压端VSS、初始化电压信号端Vinit、关断电压信号端VGL、开启电压信号端VGH和接地端GND中的任意一种。

预处理子电路40被配置为，在来自第三扫描信号端Gate3的第三扫描信号gate3的控制下，根据第三节点n3的电压，利用电容自举效应改变第一节点n1的电压，以控制驱动子电路10打开。

示例的，如图5所示，预处理子电路40包括：第一晶体管T1和存储电容器Cst。第一晶体管T1的控制极与第三扫描信号端Gate3耦接，第一晶体管T1的第一极与恒定电压信号端CV耦接，第一晶体管T1的第二极与第三节点n3耦接。存储电容器Cst的第一端与第三节点n3耦接，存储电容器Cst的第二端与第一节点n1耦接。通过存储电容器Cst的电容自举效应将第三节点n3的电压Vdata写入第一节点n1，该第一节点n1的电压控制第二晶体管T2的打开，提高了数据信号Vdata的传输至第二晶体管T2的控制极的精度。且，电容自举效应使得数据信号Vdata传输至第二晶体管T2的速度较快，进而可以缩减数据写入过程的时间，降低一帧的时间长度，提高显示面板1100的刷新频率。

本公开的实施例中，电容器可以是通过工艺制程单独制作的电容器件，例如通过制作专门的电容电极来实现电容器件，该电容器的各个电容电极可以通过金属层、半导体层(例如掺杂多晶硅)等实现。电容器也可以是薄膜晶体管之间的寄生电容，或者通过薄膜晶体管本身与其他器件、线路来实现，又或者利用电路自身线路之间的寄生电容来实现。

在一些实施例中，如图4所示，像素驱动电路100还包括：初始化子电路50。该初始化子电路50与初始化信号端Vinit、第三扫描信号端Gate3、第四扫描信号端Gate4、第一节点n1和发光器件L耦接。其中，初始化信号端Vinit与初始化信号线耦接，用于向初始化子电路50传输初始化信号vinit。第三扫描信号端Gate3与扫描信号线GL3耦接，用于向初始化子电路50传输第三扫描信号gate3。例如，第三扫描信号端Gate3与扫描信号线GL3耦接，用于向初始化子电路50传输第三扫描信号gate3。第四扫描信号端Gate4与扫描信号线GL4耦接，用于向初始化子电路50传输第四扫描信号gate4。

初始化子电路50被配置为，在来自第三扫描信号端Gate3的第三扫描信号gate3的控制下，将来自初始化信号端Vinit的初始化信号vinit传输至发光器件L；及，在来自第四扫描信号端Gate4的第四扫描信号gate4的控制下，将来自初始化信号端Vinit的初始化信号vinit传输至第一节点n1。

示例的，如图5所示，初始化子电路50包括：第五晶体管T5和第六晶体管T6。第五晶体管T5的控制极与第三扫描信号端Gate3耦接，第五晶体管T5的第一极与初始化信号端Vinit耦接，第五晶体管T5的第二极与发光器件L耦接。第六晶体管T6的控制极与第四扫描信号端Gate4耦接，第六晶体管T6的第一极与初始化信号端Vinit耦接，第六晶体管T6的第二极与第一节点n1耦接。

需要说明的是，在初始化子电路50中，第五晶体管T5的打开和关闭时间可以与预处理子电路40中的第一晶体管T1的打开和关闭时间对应相同(在相同时间，第一晶体管T1和第五晶体管T5同时打开或者同时关闭)，而且两者的晶体管类型相同(参考下文中第一晶体管T1和第五晶体管T5均为N型氧化物晶体管)，因此，第一晶体管T1和第五晶体管T5可以使用同一条栅信号线；即第一晶体管T1和第五晶体管T5共用第三扫描信号线GL3。相较于采用不同信号线分别控制第一晶体管T1和第五晶体管T5的开启或者关闭，通过共用信号线可以节省一条扫描信号线，简化像素驱动电路100的结构，并降低像素驱动电路100的功耗，有利于实现显示装置的轻薄化。

在一些实施例中，如图4所示，像素驱动电路100还包括：发光控制子电路60。该发光控制子电路60与第三扫描信号端Gate3、第二节点n2和发光器件L耦接。其中，第三扫描信号端Gate3与第三扫描信号线GL3耦接，用于向发光控制子电路60传输第三扫描信号gate3。

发光控制子电路60被配置为，在来自第三扫描信号端Gate3的第三扫描信号gate3的控制下，将第二节点n2的电压传输至发光器件L，以控制发光器件L发光。示例的，第三扫描信号端Gate3与使能信号线EM耦接，用于向发光控制子电路60传输使能信号Em。

示例的，如图5所示，发光控制子电路60包括第七晶体管T7。第七晶体管T7的控制极与第三扫描信号端Gate3耦接，第七晶体管T7的第一极与第二节点n2耦接，第七晶体管T7的第二极与发光器件L耦接。

上述实施例提供的像素驱动电路100中，复位扫描信号线RS和使能信号线EM提供相同时序的扫描信号，从而能够将其中一条扫描线进行复用，节省一条扫描信号线，降低像素驱动电路100的功耗，且简化相关电路结构，有利于实现显示装置1000的轻薄化。

在薄膜晶体管长时间处于相同的电压(即非工作电平)的作用下，容易引起该薄膜晶体管的阈值电压的漂移。例如，若薄膜晶体管为P型晶体管，P型晶体管的非工作电平为高电平，则该P型晶体管长时间处于高电平的发光控制信号的作用下，会出现阈值电压的正向漂移。这样，导致薄膜晶体管漏电流增加，造成显示图像的不稳定问题。

因此，为解决上述问题，在一些实施例中，上述第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6为氧化物薄膜晶体管。氧化物薄膜晶体管的载流子迁移率高，具有低漏电的特性，可以降低相关晶体管的漏电流。示例的，氧化物薄膜晶体管包括铟镓锌氧化物(indium gallium zinc oxide，简称IGZO)薄膜晶体管，氧化铟锡(Indium Tin Oxide，简称ITO)薄膜晶体管和铟锌氧化物(indium zinc oxide，简称IZO)薄膜晶体管中的任意一种。如图5所示，氧化物薄膜晶体管能够加强抑制初始化子电路50漏电至发光器件L的效果，以及，加强抑制补偿补偿子电路20漏电至第二节点n2，进而漏电至发光器件L的效果，从而提升显示图像的显示效果。

由于低温多晶硅(Low Temperature Poly-silicon，简称LTPS)薄膜晶体管具有较高的载流子迁移率特性(LTPS薄膜晶体管的迁移率高于氧化物薄膜晶体管的迁移率)，在LTPS薄膜晶体管工作饱和区，能够将第一电压端VDD的第一电压Vdd近乎完全写入发光器件L，保证发光器件L的发光亮度及亮度的均匀性。因此，在一些实施例中，第二晶体管T2和第七晶体管T7为LTPS薄膜晶体管。

可以理解的是，虽然，LTPS薄膜晶体管的迁移率高于氧化物薄膜晶体管的迁移率，但是，由于LTPS薄膜晶体管的制作工艺较复杂，需要先使用低温等离子体增强化学汽相沉积(PECVD)在玻璃衬底上生长非晶硅，然后采用激光退火的办法，在很短的时间内提高非晶硅薄膜的温度，以进行重结晶，从而得到多晶硅。这样的工艺制作形成的多晶硅薄膜均一性不佳，只能用在小的显示面板上，因此，若要将大量LTPS薄膜晶体管应用于大尺寸显示面板，多晶硅薄膜均一性效果会更差，且需要重复多次的制作过程，导致制作工艺成本较大。因此，应用于大尺寸显示面板1100时，只设置位于第一电压端VDD和第二电压端VSS之间的线路上的薄膜晶体管为LTPS薄膜晶体管。

示例的，如图5所示，位于第一电压端VDD和第二电压端VSS之间的线路上的薄膜晶体管为第二晶体管T2和第七晶体管T7，该第二晶体管T2和第七晶体管T7采用LTPS薄膜晶体管。像素驱动电路100中的其他薄膜晶体管，例如，第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6均采用a-IGZO薄膜晶体管。

上述任一实施例提供的像素驱动电路100的电路结构中，采用的第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6为IGZO薄膜晶体管。第二晶体管T2和第七晶体管T7为LTPS薄膜晶体管。

考虑到LTPS薄膜晶体管的电子迁移率较高，易于制作P型薄膜晶体管；a-IGZO薄膜晶体管的载流子迁移率较高，易于制作N型薄膜晶体管。在一些实施例中，第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6为N型的IGZO薄膜晶体管。第二晶体管T2和第七晶体管T7为P型的LTPS薄膜晶体管。

由于控制a-IGZO薄膜晶体管的扫描信号和控制LTPS薄膜晶体管的扫描信号的电压信号相反，例如，高电平信号控制a-IGZO薄膜晶体管打开；低电平信号控制LTPS薄膜晶体管打开。这样，第一晶体管T1和第五晶体管T5在高电平信号控制下打开，第七晶体管T7在低电平信号控制下打开。因此，在相同控制信号的控制下，第一晶体管T1(和第五晶体管T5)与第七晶体管T7处于不同的状态，因而，第一晶体管T1(和第五晶体管T5)与第七晶体管T7可以共用一条信号线。

示例性的，如图5和图6所示，在第三扫描信号端Gate3的第三扫描信号gate3的控制下，第一晶体管T1和第五晶体管T5打开的同时，第七晶体管T7关闭；或，第一晶体管T1和第五晶体管T5关闭的同时，第七晶体管T7打开。使得像素驱动电路100的各子电路结构，在不同驱动阶段中不会相互干扰，且保证发光器件L在工作阶段的持续稳定发光。并且，采用一条扫描信号线GL3同时控制第一晶体管T1、第五晶体管T5和第七晶体管T7，简化像素驱动电路100的线路布置，减小像素驱动电路100的布线空间，同时可以降低像素驱动电路100的功耗。

需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素驱动电路100中的第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6也可以为P型薄膜晶体管。第二晶体管T2和第七晶体管T7为N型薄膜晶体管。只需将选定类型的薄膜晶体管的各极参照本公开的实施例中的相应薄膜晶体管的各极相应耦接，并且使相应的电压端提供对应的高电平电压或低电平电压即可。

基于上述任一项实施例所述的像素驱动电路100的结构。如图5所示，该像素驱动电路100包括初始化子电路50，驱动子电路10，补偿子电路20，数据写入子电路30，预处理子电路40和发光控制子电路60。本公开的一些实施例提供了一种像素驱动电路100的驱动方法。

如图6所示，像素驱动电路100的一个帧周期包括：初始化阶段P1、预处理阶段P2、数据写入阶段P3和发光阶段P4。

在初始化阶段P1，预处理子电路40在第三扫描信号端Gate3的第三扫描信号gate3的控制下，将来自恒定电压信号端CV的恒定电压信号Vcv传输至第三节点n3。示例的，恒定电压信号端CV可以为第一电压端VDD，第二电压端VSS、初始化电压信号端Vinit、关断电压信号端VGL、开启电压信号端VGH和接地端GND中的任意一种。例如，恒定电压信号端为接地端GND。预处理子电路40与接地端GND耦接，用于向预处理子电路40提供电压量为0V的电压信号，以初始化第三节点n3的电压。

初始化子电路50在第三扫描信号端Gate3的第三扫描信号gate3的控制下，将来自初始化信号端Vinit的初始化信号vinit传输至发光器件L，以初始化发光器件L的电压；且，在来自第四扫描信号端Gate4的第四扫描信号gate4的控制下，将初始化信号vinit传输至第一节点n1，以初始化第一节点n1的电压。

在预处理阶段P2，驱动子电路10在第一节点n1的电压的控制下，将自身的阈值电压Vth和来自第一电压端VDD的第一电压Vdd传输至第二节点n2。此时，第二节点n2的电压为Vdd+Vth。

补偿子电路20在来自第一扫描信号端Gate1的第一扫描信号gate1的控制下，根据第二节点n2的电压对第一节点n1充电。

预处理子电路40在来自第三扫描信号端Gate3的第三扫描信号gate3的控制下，恒定电压信号端CV将恒定电压信号Vcv传输至第三节点n3，以保持第三节点n3的电压稳定。同时，补偿子电路20对第一节点n1充电过程中，第一节点n1的电压逐渐由Vinit抬升至Vdd+Vth。存储电容器Cst两端之间的压差从Vinit-Vcv，变化至Vdd+Vth-Vcv，从而将第一节点n1的电压写入预处理子电路40。例如，恒定电压信号端为接地端GND，其传输的恒定电压信号Vcv为电压量为0V的电压信号。这样，在补偿子电路20对第一节点n1充电过程中，第一节点n1的电压逐渐由Vinit抬升至Vdd+Vth。存储电容器Cst两端之间的压差从Vinit，变化至Vdd+Vth，从而将第一节点n1的电压写入预处理子电路40。

此外，第三扫描信号端Gate3的第三扫描信号gate3为高电平信号，因此，发光控制子电路60关闭。并且，初始化子电路50在第三扫描信号端Gate3的第三扫描信号gate3的控制下，将初始化信号vinit持续传输至发光器件L，以初始化发光器件L，防止发光器件L耦接的其他薄膜晶体管产生漏电流，使得发光器件L在非工作阶段发光。

在数据写入阶段P3，数据写入子电路30在来自第二扫描信号端Gate2的第二扫描信号gate2的控制下，将来自数据信号端Data的数据信号Vdata传输至第三节点n3。

预处理子电路40根据第三节点n3的电压，利用电容自举效应改变第一节点n1的电压，以控制驱动子电路10打开。

在发光阶段P4，驱动子电路10在第一节点n1的电压的控制下打开，发光控制子电路60在第三扫描信号gate3的控制下打开，以在第一电压端VDD与发光器件L之间形成通路，驱动发光器件L发光。

示例的，以下结合图6～图10对图5所示的像素驱动电路100的具体工作过程进行详细的说明。在下面的描述中，像素驱动电路100中的第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6为N型薄膜晶体管。第二晶体管T2和第七晶体管T7为P型薄膜晶体管。第一电压端VDD所传输的第一电压Vdd为高电平电压，第二电压端VSS所传输的第二电压Vss为低电平电压，初始化信号端Vinit的初始化信号vinit为低电平电压为例进行说明。本领域技术人员应当了解，在上述像素驱动电路100中，第一电压端VDD与第二电压端VSS之间的线路导通，则发光器件L发光。

示例的，在下面的描述中，“0”表示低电平，“1”表示高电平。

如图7所示，在初始化阶段P1，Gate1＝0，Gate2＝0，Gate3＝1，Gate4＝1。

在此情况下，第一晶体管T1打开，来自接地端GND的电压传输至第三节点n3(第三节点n3为存储电容器Cst的第一端耦接的等效电路节点)，以使存储电容器Cst的第一端的电压恒定且为0v；以及，第六晶体管T6打开，来自初始化信号端Vinit的初始化信号vinit传输至第一节点n1(第一节点n1为存储电容器Cst的第二端耦接的等效电路节点)，以初始化第一节点n1的电压，且存储电容器Cst存储第一节点n1的电压vinit。

并且，第一节点n1为第二晶体管T2的控制极耦接的等效电路节点，在来自第一节点n1的初始化信号vinit的控制下，初始化第二晶体管T2。

第五晶体管T5打开，来自初始化信号端Vinit的初始化信号vinit传输至发光器件L，以初始化发光器件L的电压。

此时，第七晶体管T7关断，第一电压端VDD与第二电压端VSS之间的线路为断路，发光器件L不发光。

如图8所示，在预处理阶段P2，Gate1＝1，Gate2＝0，Gate3＝1，Gate4＝0。

在此情况下，第二晶体管T2在第一节点n1的电压vinit的控制下打开，其中，第二晶体管T2的控制极的电压为vinit，该电压小于第二晶体管T2的第一极的电压，即vinit＜Vdd，可以控制第二晶体管T2打开。第三晶体管T3打开，根据第二节点n2的电压对第一节点n1充电。直至第一节点n1的电压由vinit达到截止电压Vdd+Vth，以控制第二晶体管T2关闭。其中，截止电压是指第二晶体管T2的控制极的电压等于其自身的阈值电压Vth与其第一极的电压之和，即该截止电压为Vdd+Vth。

第一晶体管T1打开，来自接地端GND的恒定电压传输至第三节点n3，以使存储电容器Cst的第一端的电压维持电压恒定；存储电容器Cst两端之间的电压差发生改变，以使第一节点n1的电压写入存储电容器Cst。

同时，第五晶体管T5打开，初始化信号vinit持续传输至发光器件L，以初始化发光器件L，防止发光器件L耦接的其他薄膜晶体管产生漏电流，防止发光器件L在非工作阶段发光。

由于第七晶体管T7关断，则第一电压端VDD与第二电压端VSS之间的线路为断路，发光器件L不发光。

如图9所示，在数据写入阶段P3，Gate1＝0，Gate2＝1，Gate3＝0，Gate4＝0。

在此情况下，第一晶体管T1关闭，第三晶体管T3、第五晶体管T5、第六晶体管T6关闭，第一节点n1和第三节点n3耦接的子电路或电路元件均处于关闭状态，无电压信号传输，这样，存储电容器Cst的第一端和第二端的电压差保持恒定。

同时，第四晶体管T4打开，来自数据信号端Data的数据信号Vdata传输至第三节点n3。第三节点n3的电压由0V跳变为Vdata。从而，利用存储电容器Cst的电容自举效应改变第一节点n1的电压，第一节点n1的电压跳变为Vdd+Vth+Vdata。通过电容自举效应将数据信号Vdata传输至第二晶体管T2的控制极，使得控制第二晶体管T2正常工作的电压稳定，从而保证经第二晶体管T2流至第二节点n2的电流Ids稳定，

第七晶体管T7打开，第二节点n2的电流流至发光器件L，使得发光器件L能够持续发出亮度均匀的光。因此，该像素驱动电路100中数据信号Vdata传输的方式提高了数据信号Vdata的传输至第二晶体管T2的控制极的精度，使发光器件L的发光亮度均匀。且，电容自举效应使得数据信号Vdata传输至第二晶体管T2的速度较快，能够提高显示面板1100的刷新频率。

第一电压端VDD与第二电压端VSS之间的线路为通路，发光器件L发光，使得像素驱动电路100驱动的子像素P实现显示功能。

此时，流过发光器件L的电流Ids由如下公式定义：

其中，μ为沟道载流子迁移率，Cox为薄膜晶体管的单位面积电容，W为沟道宽度，L为沟道长度，Vgs为第二晶体管T2的第一极和控制极的电压差，Vth为第二晶体管T2的阈值电压。

由于上述驱动过程中，Vgs＝Vth+Vdata，则，流过发光器件L的电流Ids的公式变为：

因此，像素驱动电路100中，流经发光器件L的电流Ids与第二晶体管T2的阈值电压Vth和第一电压Vdd均无关，只要保证数据信号Vdata的写入精度，即可实现发光器件L持续稳定发光。

并且，由于流经发光器件L的电流Ids与第一电压Vdd无关，根据发光器件L的阳极和阴极的电压差不变，其发光亮度不变的特性，可以适量降低第一电压端VDD的第一电压Vdd，以降低像素驱动电路100的功耗。示例的，通常第一电压Vdd为4.6V，第二电压Vss为-2.4V，发光器件L的阳极和阴极电压差为7V。采用本公开上述实施例提供的像素驱动电路100，在保证发光器件L的阳极和阴极的电压差为7V的情况下，设置第一电压Vdd为3V，第二电压Vss为-4V，以降低像素驱动电路100的功耗。同时，避免第一电压端VDD的第一电压信号Vdd传输至发光器件L流经的电路所产生的压降问题。

如图10所示，在发光阶段P4，Gate1＝0，Gate2＝0，Gate3＝0，Gate4＝0。

在此情况下，第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6关闭，第一节点n1的电压为Vdd+Vth+Vdata。第二晶体管T2在第一节点n1的电压控制下打开，以及，第七晶体管T7打开，第一电压端VDD与第二电压端VSS之间的线路为通路，发光器件L持续发光。

示例性的，第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6采用a-IGZO薄膜晶体管，在关闭状态下不会产生漏电，从而保证流至发光器件L的电流稳定，使得发光器件L能够持续发出亮度均匀的光。

需要补充的是，上述像素驱动电路100的具体工作过程是以图5所示的结构进行的示意性说明。此外，示例的，在第一帧中的发光阶段P4，第三扫描信号端Gate3输出低电平信号；在第二帧中的初始化阶段P1，第三扫描信号端Gate3输出低电平信号，通过设置该像素驱动电路100的电路结构和时序控制，保证相邻两帧刷新过程中，上一帧的发光控制信号的写入不会影响下一帧的数据信号Vdata写入，保证图像显示的亮度均匀。

在本公开的一些实施例所提供的显示装置1000中，如图1和图2所示，显示装置1000包括显示面板1100，显示面板1100包括多个上述任一项实施例所述的像素驱动电路100，及多个发光器件L，每个发光器件L与一个像素驱动电路100耦接，每个像素驱动电路100被配置为驱动与其耦接的发光器件L发光。

本公开实施例所提供的显示装置1000所能实现的有益效果，与上述实施例所提供的像素驱动电路100所能达到的有益效果相同，在此不做赘述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种像素驱动电路，其特征在于，包括：

驱动子电路，与第一节点、第二节点及第一电压端耦接；所述驱动子电路被配置为，在所述第一节点的电压的控制下，将自身的阈值电压和来自所述第一电压端的第一电压传输至所述第二节点；

补偿子电路，与第一扫描信号端、所述第一节点及所述第二节点耦接；所述补偿子电路被配置为，在来自所述第一扫描信号端的第一扫描信号的控制下，根据所述第二节点的电压对所述第一节点充电，直至所述第一节点的电压达到截止电压；

数据写入子电路，与第二扫描信号端、数据信号端及第三节点耦接；所述数据写入子电路被配置为，在来自所述第二扫描信号端的第二扫描信号的控制下，将来自所述数据信号端的数据信号传输至所述第三节点；

预处理子电路，与第三扫描信号端、恒定电压信号端、所述第一节点及所述第三节点耦接；所述预处理子电路被配置为，在来自所述第三扫描信号端的第三扫描信号的控制下，根据所述第三节点的电压，利用电容自举效应改变所述第一节点的电压，以控制所述驱动子电路打开。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述预处理子电路包括：

第一晶体管，所述第一晶体管的控制极与所述第三扫描信号端耦接，所述第一晶体管的第一极与所述恒定电压信号端耦接，所述第一晶体管的第二极与所述第三节点耦接；

存储电容器，所述存储电容器的第一端与所述第三节点耦接，所述存储电容器的第二端与所述第一节点耦接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路包括：

第二晶体管，所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第一电压端耦接，所述第二晶体管的第二极与所述第二节点耦接。

4.根据权利要求1所述的像素驱动电路，其特征在于，所述补偿子电路包括：

第三晶体管，所述第三晶体管的控制极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述第二节点耦接，所述第三晶体管的第二极与所述第一节点耦接。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入子电路包括：

第四晶体管，所述第四晶体管的控制极与所述第二扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述第三节点耦接。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

初始化子电路，与初始化信号端、所述第三扫描信号端、第四扫描信号端、所述第一节点和发光器件耦接；

所述初始化子电路被配置为，在来自所述第三扫描信号端的第三扫描信号的控制下，将来自所述初始化信号端的初始化信号传输至所述发光器件；及，在来自所述第四扫描信号端的第四扫描信号的控制下，将来自所述初始化信号端的初始化信号传输至所述第一节点。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述初始化子电路包括：

第五晶体管，所述第五晶体管的控制极与所述第三扫描信号端耦接，所述第五晶体管的第一极与所述初始化信号端耦接，所述第五晶体管的第二极与所述发光器件耦接；

第六晶体管，所述第六晶体管的控制极与所述第四扫描信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述第一节点耦接。

8.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：

发光控制子电路，与所述第三扫描信号端、所述第二节点和发光器件耦接；

所述发光控制子电路被配置为，在来自所述第三扫描信号端的第三扫描信号的控制下，将所述第二节点的电压传输至所述发光器件，以控制所述发光器件发光。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述发光控制子电路包括：

第七晶体管，所述第七晶体管的控制极与所述第三扫描信号端耦接，所述第七晶体管的第一极与所述第二节点耦接，所述第七晶体管的第二极与所述发光器件耦接。

10.根据权利要求1～9中任一项所述的像素驱动电路，其特征在于，所述像素驱动电路包括：驱动子电路、补偿子电路、预处理子电路、数据写入子电路、初始化子电路和发光控制子电路；

所述预处理子电路包括：第一晶体管和存储电容器；所述第一晶体管的控制极与所述第三扫描信号端耦接，所述第一晶体管的第一极与所述第一初始化信号端耦接，所述第一晶体管的第二极与所述第三节点耦接；所述存储电容器的第一端与所述第三节点耦接，所述存储电容器的第二端与所述第一节点耦接；

所述驱动子电路包括：第二晶体管；所述第二晶体管的控制极与所述第一节点耦接，所述第二晶体管的第一极与所述第一电压端耦接，所述第二晶体管的第二极与所述第二节点耦接；

所述补偿子电路包括：第三晶体管；所述第三晶体管的控制极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述第二节点耦接，所述第三晶体管的第二极与所述第一节点耦接；

所述数据写入子电路包括：第四晶体管；所述第四晶体管的控制极与所述第二扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述第三节点耦接；

所述初始化子电路包括：第五晶体管和第六晶体管；所述第五晶体管的控制极与所述第三扫描信号端耦接，所述第五晶体管的第一极与所述初始化信号端耦接，所述第五晶体管的第二极与所述发光器件耦接；所述第六晶体管的控制极与所述第四扫描信号端耦接，所述第六晶体管的第一极与所述初始化信号端耦接，所述第六晶体管的第二极与所述第一节点耦接；

所述发光控制子电路包括：第七晶体管；所述第七晶体管的控制极与所述第三扫描信号端耦接，所述第七晶体管的第一极与所述第二节点耦接，所述第七晶体管的第二极与所述发光器件耦接。

11.根据权利要求10中所述的像素驱动电路，其特征在于，

所述第一晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为氧化物薄膜晶体管；

所述第二晶体管和所述第七晶体管为低温多晶硅薄膜晶体管。

12.根据权利要求11中所述的像素驱动电路，其特征在于，

所述第一晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为N型薄膜晶体管；

所述第二晶体管和所述第七晶体管为P型薄膜晶体管。

13.一种像素驱动电路的驱动方法，其特征在于，应用于如权利要求1～12中任一项所述的像素驱动电路；一个帧周期包括：预处理阶段和数据写入阶段；

在所述预处理阶段，

驱动子电路在第一节点的电压的控制下，将自身的阈值电压和来自第一电压端的第一电压传输至第二节点；

补偿子电路在来自第一扫描信号端的第一扫描信号的控制下，根据所述第二节点的电压对所述第一节点充电；

预处理子电路在来自第三扫描信号端的第三扫描信号的控制下，写入所述第一节点的电压，直至所述第一节点的电压达到截止电压；

在所述数据写入阶段，

数据写入子电路在来自第二扫描信号端的第二扫描信号的控制下，将来自所述数据信号端的数据信号传输至第三节点；

所述预处理子电路根据所述第三节点的电压，利用电容自举效应改变所述第一节点的电压，以控制所述驱动子电路打开。

14.根据权利要求13所述的像素驱动电路的驱动方法，其特征在于，所述像素驱动电路还包括初始化子电路和发光控制子电路；一个帧周期还包括在所述预处理阶段之前的初始化阶段，和在所述数据写入阶段之后的发光阶段；

在所述初始化阶段，

所述预处理子电路在所述第三扫描信号的控制下，将来自恒定电压信号端的恒定电压信号传输至所述第三节点，以初始化所述第三节点的电压；

所述初始化子电路在所述第三扫描信号的控制下，将来自初始化信号端的初始化信号传输至发光器件，以初始化所述发光器件的电压；且，在来自第四扫描信号端的第四扫描信号的控制下，将所述初始化信号传输至所述第一节点，以初始化所述第一节点的电压；

在所述发光阶段，

所述驱动子电路在所述第一节点的电压的控制下打开，所述发光控制子电路在所述第三扫描信号的控制下打开，以在所述第一电压端与所述发光器件之间形成通路，驱动所述发光器件发光。

15.一种显示装置，其特征在于，包括：

多个如权利要求1～12中任一项所述像素驱动电路；及，

多个发光器件，每个发光器件与一个像素驱动电路耦接。

Images