CN113724127B - 一种图像矩阵卷积的实现方法、计算设备及储存介质 - Google Patents
一种图像矩阵卷积的实现方法、计算设备及储存介质 Download PDFInfo
- Publication number
- CN113724127B CN113724127B CN202111094262.5A CN202111094262A CN113724127B CN 113724127 B CN113724127 B CN 113724127B CN 202111094262 A CN202111094262 A CN 202111094262A CN 113724127 B CN113724127 B CN 113724127B
- Authority
- CN
- China
- Prior art keywords
- matrix
- image matrix
- convolution
- row
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种图像矩阵卷积的实现方法、计算设备及储存介质,方法包括:获取待卷积图像矩阵和卷积核,待卷积图像矩阵根据卷积核的大小将待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵,将第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵,将卷积核展开为以第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵,第二展开图像矩阵中每一行数据大小、第三展开矩阵中每一行数据大小均为向量寄存器的大小,将第二展开图像矩阵和第三展开矩阵进行卷积运算,得到图像矩阵的特征矩阵。本发明利用计算设备中CPU的向量寄存器,实现在同一时间内执行多次浮点数据运算,显著提高图像矩阵的卷积计算速度。
Description
本申请是2021年8月02日提交的发明专利申请2021108783669的分案申请。
技术领域
本发明涉及数据处理技术领域,特别涉及一种图像矩阵卷积的实现方法、计算设备及储存介质。
背景技术
在信息化时代,对于数据处理(例如图像数据)的实时性、高效性的要求越来越高,图像矩阵卷积作为非常基础的数据处理手段而处于至关重要的地位,因此提高图像矩阵卷积的计算效率是目前关注的主要问题。
已有技术中,多通过算法提高图像矩阵卷积的计算效率,例如im2col算法等。im2col算法可以理解为是提前将二维的图像矩阵根据卷积核的大小,按从左到右、从上到下的顺序展开为了一个个的行,而新的行在内存中连续分布,相当于将原矩阵展开为行矩阵。进行卷积运算时由于内存分布连续,因此大幅降低了缓存未命中的概率,显著提高了访问内存的速度。但是,上述的图像矩阵卷积过程中仅仅根据软件的功能,然而仅依赖编译器实现图像矩阵卷积,计算速度有所限制,若要提高计算效率,需要接入额外的设备,使得已有的图像矩阵卷积实现繁琐,且效率低下。
为此,丞需提供一种高效的图像矩阵卷积的实现方法,以解决上述问题。
发明内容
为此,本发明提供一种图像矩阵卷积的实现方法,以力图解决或者至少缓解上面存在的问题。
根据本发明的一个方面,提供了一种图像矩阵卷积的实现方法,在计算设备中执行,方法包括:
获取待卷积图像矩阵和卷积核,其中,所述待卷积图像矩阵的每一元素为图像的像素值;
将待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵;
将第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵,其中,第二展开图像矩阵中每一行数据大小为计算设备中CPU的向量寄存器的大小;
将卷积核展开为以第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵,其中,第三展开矩阵中每一行数据大小为向量寄存器的大小;
将第二展开图像矩阵和第三展开矩阵进行卷积运算,得到图像矩阵的卷积结果矩阵,所述卷积结果矩阵为图像矩阵的特征矩阵。
可选地,将待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵的步骤包括:
根据卷积核的大小,通过im2col算法将待卷积图像矩阵展开为行矩阵,作为第一展开图像矩阵。
可选地,还包括步骤:
将待卷积图像矩阵进行归一化处理,使得得到的待卷积图像矩阵中每一元素大小为向量寄存器支持浮点数据运算的浮点数据的大小。
可选地,还包括步骤:
为第一展开图像矩阵分配连续的内存地址,作为第一内存空间;
将第一展开图像矩阵保存至第一内存空间。
可选地,将第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵的步骤包括:
确定向量寄存器可同时执行浮点数据运算的次数,将执行浮点数据运算的次数作为第一数值;
将第一展开图像矩阵相邻的行中、每一列的元素作为一组数据,以一组数据作为矩阵的一行元素,其中,第一展开图像矩阵相邻行的行数与第一数值相等;
当第一展开图像矩阵余下的行数少于第一数值时,通过零元素将第一展开图像矩阵中缺失的元素补齐至余下的行数与第一数值相等,得到第二展开图像矩阵。
可选地,还包括步骤:
为第二展开图像矩阵分配连续的内存地址,作为第二内存空间;
将第二展开图像矩阵保存至第二内存空间中。
可选地,还包括步骤:
将卷积核中每一元素大小强制转换为向量寄存器支持浮点数据运算的浮点数据的大小;
其中,将卷积核展开为以第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵的步骤包括:
按照第一预设规则将转换后的卷积核中每一个元素复制为第二展开图像矩阵的列数个,得到一组相同数据,其中,第一预设规则为由左至右、由上至下的顺序规则;
按照复制的顺序依次将得到的一组相同的数据作为矩阵的一行元素,得到第三展开矩阵。
可选地,还包括步骤:
为第三展开矩阵分配连续的内存地址,作为第三内存空间;
将第三展开矩阵保存至第三内存空间。
可选地,将第二展开图像矩阵和第三展开矩阵进行卷积运算,得到卷积结果矩阵的步骤包括:
根据待卷积图像矩阵和卷积核确定卷积结果矩阵的大小;
将第二展开图像矩阵根据第三展开矩阵的大小划分为多组矩阵,其中,每一组矩阵的行数和列数与第三展开矩阵的相同,各组矩阵中的每一行元素不重叠;
将各组矩阵与第三展开矩阵进行卷积运算,得到各组矩阵中每一元素的卷积结果;
将各组矩阵的最后一行元素的卷积结果,按照第一预设规则写入卷积结果矩阵中。
可选地,将各组矩阵的最后一行元素的卷积结果,按照第一预设规则写入卷积结果矩阵中的步骤包括:
若各组矩阵的最后一行元素的卷积结果的总个数大于卷积结果矩阵的大小,从各组矩阵的最后一行元素的卷积结果中选取前卷积核大小个卷积结果,按照第一预设规则写入卷积结果矩阵中。
可选地,将各组矩阵与第三展开矩阵进行卷积运算,得到各组矩阵中每一元素的卷积结果的步骤包括:
从多组矩阵的任一组矩阵中读取一行元素,作为第一组元素;
从第三展开矩阵中读取与第一组元素的行数相等的一行元素,作为第二组元素;
将第一组元素中的每一元素与第二组元素中对应位置的元素做乘积,将乘积结果与每一元素相同列数、上一行元素的卷积结果求和,得到每一元素的卷积结果。
可选地,向量寄存器支持的浮点数据运算的浮点数据大小为16位、32位和64位中的任意一个。
可选地,计算设备的CPU支持SIMD指令集,计算设备的CPU包括向量寄存器。
根据本发明的一个方面,提供了一种计算设备,包括:至少一个处理器;以及存储器,存储有程序指令,其中,所述程序指令被配置为适于由所述至少一个处理器执行,所述程序指令包括用于执行如上所述的方法的指令。
根据本发明的一个方面,提供了一种存储有程序指令的可读存储介质,当所述程序指令被计算设备读取并执行时,使得所述计算设备执行如上所述的方法。
根据本发明的技术方案,提供了一种图像矩阵卷积的实现方法,该方法中,首先获取待卷积图像矩阵和卷积核,根据卷积核的大小将待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵,将第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵,第二展开图像矩阵中每一行数据大小为计算设备中CPU的向量寄存器的大小,将卷积核展开为以第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵,第三展开矩阵中每一行数据大小为向量寄存器的大小,将第二展开图像矩阵的每一行数据和第三展开矩阵对应行数据进行卷积运算,得到卷积后的图像矩阵,且第二展开图像矩阵和第三展开矩阵的数据存储地址是连续的。
通过上述内容可知,本发明的矩阵卷积的实现方法中,单次从第二展开图像矩阵和第三展开矩阵中分别读取与向量寄存器的大小相等大小的数据,相当于充分利用了计算设备中CPU的向量寄存器,能够实现在同一时间内,执行多次浮点数据运算,即能够实现SIMD指令,因此,相比于已有的卷积计算方法,本发明可充分利用CPU的特点,达到计算效率最大化,显著提高卷积计算速度,且上述过程中无需添加额外的设备,实现简便。
其次,在卷积运算的过程中,由于第二展开图像矩阵和第三展开矩阵的数据存储地址是连续的,因此从第二展开图像矩阵和第三展开矩阵中读写数据的速度快,从而进一步提高图像矩阵卷积计算的速度。另外,在反归一化的过程中,由于图像矩阵的卷积结果矩阵的数据存储地址是连续的,因此读取图像矩阵的卷积结果矩阵的速度快,从而进一步提高图像矩阵卷积计算的速度。
附图说明
为了实现上述以及相关目的,本文结合下面的描述和附图来描述某些说明性方面,这些方面指示了可以实践本文所公开的原理的各种方式,并且所有方面及其等效方面旨在落入所要求保护的主题的范围内。通过结合附图阅读下面的详细描述,本公开的上述以及其它目的、特征和优势将变得更加明显。遍及本公开,相同的附图标记通常指代相同的部件或元素。
图1示出了根据本发明一个实施例的计算设备100的示意图;
图2示出了根据本发明一个实施例的图像矩阵卷积的实现方法200的流程图;
图3示出了根据本发明一个实施例的归一化后的待卷积图像矩阵的示意图;
图4示出了根据本发明一个实施例的预处理后的卷积核的示意图;
图5示出了根据本发明一个实施例的第一展开图像矩阵的示意图;
图6示出了根据本发明一个实施例的第一展开图像矩阵补齐3行大小为0的元素之后所形成的矩阵;
图7示出了根据本发明一个实施例的第二展开图像矩阵的示意图;
图8示出了根据本发明一个实施例的第三展开矩阵的示意图;以及
图9示出了根据本发明一个实施例的图像矩阵的卷积结果矩阵的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
矩阵卷积,是得到图像处理的一个初级效果非常有效并快捷的工具。图像处理中,将图像以矩阵的形式进行卷积,即对图像矩阵进行卷积操作,图像矩阵卷积的过程可以视作是一个“滑窗”的过程,具体地,使用一个较小的矩阵作为卷积核滑过整个被卷积的矩阵,每个滑过的地方都需要与卷积核做一次矩阵内积运算(即将滑窗所对应的被卷积矩阵的一个小矩阵与卷积核进行乘累加运算),运算结果将构成一个全新的矩阵。
已有技术中,多通过算法提高图像矩阵卷积的计算效率,例如im2col算法、FFT算法、Winograd算法等。上述算法均是为了加速这个卷积计算过程,以im2col算法为例对矩阵卷积的计算过程进行说明。im2col算法可以理解为是提前将二维的图像矩阵根据卷积核的大小,按从左到右、从上到下的顺序展开为了一个个的行,而新的行在内存中连续分布,相当于将原矩阵展开为行矩阵,进行卷积运算时由于内存分布连续,因此大幅降低了缓存未命中的概率,显著提高了访问内存的速度。但是,上述的图像矩阵卷积过程仅仅依赖于软件的功能,然而仅依赖编译器实现图像矩阵卷积,计算速度有所限制,若要提高计算效率,需要接入额外的设备,使得已有的图像矩阵卷积实现繁琐,且计算效率低下。
为此,本发明提出了一种图像矩阵卷积的实现方法,该方法在计算设备中执行。图1示出了根据本发明一个实施例的计算设备100的结构图。计算设备100的框图如图1所示,在基本配置102中,计算设备100典型地包括系统存储器106和一个或者多个处理器104。存储器总线108可以用于在处理器104和系统存储器106之间的通信。
取决于期望的配置,处理器104可以是任何类型的处理,包括但不限于:微处理器(μP)、微控制器(μC)、数字信息处理器(DSP)或者它们的任何组合。处理器104可以包括诸如一级高速缓存110和二级高速缓存112之类的一个或者多个级别的高速缓存、处理器核心114和寄存器116。示例的处理器核心114可以包括运算逻辑单元(ALU)、浮点数单元(FPU)、数字信号处理核心(DSP核心)或者它们的任何组合。示例的存储器控制器118可以与处理器104一起使用,或者在一些实现中,存储器控制器118可以是处理器104的一个内部部分。
取决于期望的配置,系统存储器106可以是任意类型的存储器,包括但不限于:易失性存储器(诸如RAM)、非易失性存储器(诸如ROM、闪存等)或者它们的任何组合。系统存储器106可以包括操作系统120、一个或者多个应用122以及程序数据124。在一些实施方式中,应用122可以布置为在操作系统上利用程序数据124进行操作。程序数据124包括指令,在根据本发明的计算设备100中,程序数据124包含用于执行图像矩阵卷积的实现方法200的指令。
计算设备100还包括储存设备132,储存设备132包括可移除储存器136和不可移除储存器138,可移除储存器136和不可移除储存器138均与储存接口总线134连接。本发明中,程序执行过程中发生的各事件的相关数据和指示各事件发生的时间信息,可存储于储存设备132中,操作系统120适于管理储存设备132。其中,储存设备132可为磁盘。
计算设备100还可以包括有助于从各种接口设备(例如,输出设备142、外设接口144和通信设备146)到基本配置102经由总线/接口控制器130的通信的接口总线140。示例的输出设备142包括图像处理单元148和音频处理单元150。它们可以被配置为有助于经由一个或者多个A/V端口152与诸如显示器或者扬声器之类的各种外部设备进行通信。示例外设接口144可以包括串行接口控制器154和并行接口控制器156,它们可以被配置为有助于经由一个或者多个I/O端口158和诸如输入设备(例如,键盘、鼠标、笔、语音输入设备、触摸输入设备)或者其他外设(例如打印机、扫描仪等)之类的外部设备进行通信。示例的通信设备146可以包括网络控制器160,其可以被布置为便于经由一个或者多个通信端口164与一个或者多个其他计算设备162通过网络通信链路的通信。
网络通信链路可以是通信介质的一个示例。通信介质通常可以体现为在诸如载波或者其他传输机制之类的调制数据信号中的计算机可读指令、数据结构、程序模块,并且可以包括任何信息递送介质。“调制数据信号”可以这样的信号,它的数据集中的一个或者多个或者它的改变可以在信号中编码信息的方式进行。作为非限制性的示例,通信介质可以包括诸如有线网络或者专线网络之类的有线介质,以及诸如声音、射频(RF)、微波、红外(IR)或者其它无线介质在内的各种无线介质。这里使用的术语计算机可读介质可以包括存储介质和通信介质二者。
计算设备100可以实现为服务器,例如文件服务器、数据库服务器、应用程序服务器和WEB服务器等,也可以实现为小尺寸便携(或者移动)电子设备的一部分,这些电子设备可以是诸如蜂窝电话、个人数字助理(PDA)、个人媒体播放器设备、无线网络浏览设备、个人头戴设备、应用专用设备、或者可以包括上面任何功能的混合设备。计算设备100还可以实现为包括桌面计算机和笔记本计算机配置的个人计算机。在一些实施例中,计算设备100被配置为执行根据本发明的一种图像矩阵卷积的实现方法200。
图2示出了根据本发明一个实施例的图像矩阵卷积的实现方法200的流程图。方法200适于在计算设备100(例如前述计算设备100)中执行。需要说明的是,本发明的方法可应用于图像处理(包括图像识别(例如AI图像识别)、图像增强、图像分割等)领域中的卷积神经网络的卷积计算过程中,也可以集成于图像矩阵卷积的卷积算法中,以提高卷积计算的速度。
值得注意的是,本发明中计算设备的CPU支持SIMD指令集,并且计算设备的CPU包括向量寄存器,所有满足上述条件的CPU均在本发明的保护范围之内,本发明对此不做限制。例如计算设备的CPU可以为龙芯3A4000CPU,龙芯3A4000CPU支持MIPSMSA指令集,而MIPSMSA指令集属于SIMD指令集,即,龙芯3A4000CPU支持SIMD指令集,SIMD指令集为单指令多数据,即同一时间内单一CPU指令操作多个数据,并且龙芯3A4000CPU包括向量寄存器,其中,向量寄存器的大小可以为128位、256位、512位等,本发明对此不做限制。
如图2所示,方法200包括步骤S201至步骤S210。方法200始于步骤S201,在步骤S201中,获取待卷积图像矩阵和预设的卷积核。本发明中,主要针对图像矩阵的卷积运算,图像矩阵可以为图像处理(图像处理例如图像识别(例如AI图像识别)、图像增强、图像分割等)中的图像矩阵,待卷积图像矩阵的每一元素为图像的像素值。本发明对待卷积图像矩阵大小和卷积核大小不做限制,例如,待卷积图像矩阵大小为5X5、卷积核大小为3X3。
在获取到待卷积图像矩阵后,执行步骤S202,将待卷积图像矩阵进行归一化处理,得到归一化后的待卷积图像矩阵,在一个实施方式中,归一化的过程中会将待卷积图像矩阵中的每一元素统一处理为统一的大小,而统一的大小即为向量寄存器支持浮点数据运算的浮点数据大小。其中,向量寄存器支持的浮点数据运算的浮点数据大小为16位、32位和64位中的一种,也即,归一化的过程中可将待卷积图像矩阵中的每一元素统一处理为16位或者32位或者64位。例如,图3示出了根据本发明一个实施例的归一化后的待卷积图像矩阵的示意图,图3中归一化后的待卷积图像矩阵大小为5X5。
接着执行步骤S203,对卷积核进行预处理,具体地,将卷积核中每一元素大小强制转换为与向量寄存器支持浮点数据运算的浮点数据大小,例如,通过编译器将卷积核中每一元素大小强制转换为与向量寄存器支持浮点数据运算的浮点数据大小,此处的浮点数据大小与步骤S202中确定的统一的大小相同,若统一的大小为32位,那么步骤S203中将卷积核中每一元素大小强制转换为32位,若统一的大小为64位,那么步骤S203中将卷积核中每一元素大小强制转换为64位。例如,图4示出了根据本发明一个实施例的预处理后的卷积核的示意图,图4中预处理后的卷积核大小为3X3。
在将待卷积图像矩阵进行归一化后,以及将卷积核进行预处理之后,执行步骤S204,将归一化的待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵。在一个实施方式中,根据卷积核的大小,通过im2col算法将归一化的待卷积图像矩阵展开为行矩阵。具体地,将归一化后的待卷积图像矩阵根据卷积核的大小,并按从左到右、从上到下的顺序,单次向右滑动一个元素,将归一化后的待卷积图像矩阵展开为第一展开图像矩阵的一个个行。
以归一化后的待卷积图像矩阵大小为5X5(如图3所示)、卷积核大小为3X3(如图4所示)、归一化后的待卷积图像矩阵中每一元素大小为32位、预处理后的卷积核中每一元素的大小为32位为例,对得到第一展开图像矩阵的过程进行说明。根据卷积核的大小,以归一化后的待卷积图像矩阵的第一行第一列元素为起始位置,选取卷积核大小的元素,如图3中的方形框3-1中包括的元素,将方形框3-1中的元素按从左到右、从上到下的顺序展开为了一行元素(即1,1,1,0,1,0,1,0,0),得到了如图5所示矩阵的第一行元素,图5示出了根据本发明一个实施例的第一展开图像矩阵的示意图。
向右滑动一个元素,以归一化后的待卷积图像矩阵的第一行第二列元素为起始位置,选取卷积核大小的元素,如图3中的方形框3-2中包括的元素,将方形框3-2中的元素按从左到右、从上到下的顺序展开为了一行元素(即1,1,1,1,0,1,0,0,1),得到了如图5所示矩阵的第二行元素。接着向右滑动一个元素,以归一化后的待卷积图像矩阵的第一行第三列元素为起始位置,选取卷积核大小的元素,如图3中的方形框3-3中包括的元素,将方形框3-3中的元素按从左到右、从上到下的顺序展开为了一行元素(即1,1,1,0,1,1,0,1,0),得到了如图5所示矩阵的第三行元素。
在将归一化后的待卷积图像矩阵第一行元素展开后,从归一化后的待卷积图像矩阵的第一行第一列元素向下滑动一个元素,即以归一化后的待卷积图像矩阵的第二行第一列元素为起始位置,如图3中的方形框3-4中包括的元素,按照上述过程展开为如图5所示矩阵的第四行元素(0,1,0,1,0,0,1,0,1)。依此类推,得到了归一化的待卷积图像矩阵对应的第一展开图像矩阵(如图5所示)。
在得到第一展开图像矩阵之后,执行步骤S205,为第一展开图像矩阵分配连续的内存地址,作为第一内存空间,并将第一展开图像矩阵保存至第一内存空间中。其中,连续内存地址的起始地址为向量寄存器对应的字节大小(即向量寄存器的大小与8的比值)的整数倍。之后读写第一展开图像矩阵元素时,由于第一展开空间的内存地址连续,因此读写速度快,从而提高图像矩阵卷积计算的速度。
之后,执行步骤S206,将第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵。具体地,确定向量寄存器可同时执行浮点数据运算的次数,将执行浮点数据运算的次数作为第一数值,将第一展开图像矩阵相邻行中、每一列的元素作为一组数据,以一组数据作为矩阵的一行元素,其中,第一展开图像矩阵相邻行的行数与第一数值相等,若第一数值为4,就是将第一展开图像矩阵相邻4行中、每一列的元素作为一组数据,以一组数据作为矩阵的一行元素。当第一展开图像矩阵余下的行数少于第一数值时,通过零元素将第一展开图像矩阵中缺失的元素补齐至余下的行数与第一数值相等,若第一数值为4,那么通过零元素将第一展开图像矩阵中缺失的元素补齐至4行,得到第二展开图像矩阵。
由于单次将第一数值行中、每一列的元素作为第二展开图像矩阵的一个行,已知第一数值是向量寄存器可同时执行浮点数据运算的次数,而第一展开图像矩阵的每一元素大小与向量寄存器支持浮点数据运算的浮点数据大小相同,也就是说,第二展开图像矩阵中每一行元素的大小为向量寄存器的大小,且第二展开图像矩阵的列数即为向量寄存器可同时执行浮点数据运算的次数。
以龙芯3A4000CPU、统信UOS V20 1030作为操作系统、图5所示的第一展开图像矩阵为例对得到第二展开图像矩阵的过程进行说明。已知龙芯3A4000CPU包括大小为128位的向量寄存器,该向量寄存器支持32位的浮点数据运算(此时第一展开图像矩阵、预处理后的卷积核中每一个元素均为32位),由于CPU包括大小为128位的向量寄存器,该向量寄存器支持32位的浮点数据运算,那么第一数值为128/32=4,即将图5所示的第一展开图像矩阵相邻的第一组4个行中、第一列的元素作为第二展开图像矩阵的第一行元素,也就是将图5中的长方形框5-1中的元素作为第二展开图像矩阵的第一行元素,得到如图7所示的第二展开图像矩阵的第一行元素(1,1,1,0),图7示出了根据本发明一个实施例的第二展开图像矩阵的示意图。也就是说,每次读取128位的数据作为第二展开图像矩阵的一行元素。
接着向右滑动一个元素,以第一展开图像矩阵相邻的第一组4个行中、第二列的元素作为第二展开图像矩阵的第二行元素,也就是将图5中的长方形框5-2中的元素作为第二展开图像矩阵的第二行元素,得到如图7所示的第二展开图像矩阵的第二行元素(1,1,1,1),依此类推,直至第一组4个行中所有列均作为第二展开图像矩阵的一行元素后,接着以图5中的第5行至第8行作为第二组的4个行,将图5所示的第一展开图像矩阵相邻的第二组4个行中、第一列的元素作为第二展开图像矩阵的第10行元素,也就是将图5中的长方形框5-3中的元素作为第二展开图像矩阵的第10行元素,得到如图7所示的第二展开图像矩阵的第10行元素(1,0,1,0),直至第二组的4个行中所有列均作为第二展开图像矩阵的一行元素。
由于图5中的矩阵仅剩一行元素未被读取,不满足每一组4个行的要求,在一个实施方式中,补齐3行大小为0的元素,得到图6所示的矩阵,图6示出了根据本发明一个实施例的第一展开图像矩阵补齐3行大小为0的元素之后所形成的矩阵,其中,补齐3行大小为0的元素之后所对应的第三组的4个行如图6中的方形框6-1中的元素。并同样以第一展开图像矩阵相邻的第三组4个行中、第一列的元素作为第二展开图像矩阵的第19行元素,得到如图7所示的第二展开图像矩阵的第19行元素(0,0,0,0),直至第三组的4个行中所有列均作为第二展开图像矩阵的一行元素,得到完整的图7所示的第二展开图像矩阵。
其中,以下为将第一展开图像矩阵转换为列矩阵从而得到第二展开图像矩阵的关键性代码示例:
之后,执行步骤S207,为第二展开图像矩阵分配连续的内存地址,作为第二内存空间,并将第二展开图像矩阵保存至第二内存空间中,其中,连续内存地址的起始地址为向量寄存器对应的字节大小(即向量寄存器的大小与8的比值)的整数倍。并执行步骤S208,将经过步骤S203预处理后的卷积核展开为以第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵。具体地,按照第一预设规则将转换后的卷积核中每一个元素复制为第二展开图像矩阵的列数个,得到一组相同数据,其中,第一预设规则为由左至右、由上至下的顺序规则,按照复制的顺序依次将得到的一组相同的数据作为矩阵的一行元素,得到第三展开矩阵。以图4所示的卷积核为例,得到的第三展开矩阵如图8所示,图8示出了根据本发明一个实施例的第三展开矩阵的示意图。由于卷积核中每一个元素大小为向量寄存器支持浮点数据运算的浮点数据大小,展开的列数与第二展开图像矩阵的相同,而第二展开图像矩阵的列数即为向量寄存器可同时执行浮点数据运算的次数,因此,第三展开矩阵中的每一行元素大小同样为向量寄存器的大小。
在得到展开后的卷积核对应的第三展开矩阵后,执行步骤S209,为第三展开矩阵分配连续的内存地址,作为第三内存空间,并将第三展开矩阵保存至第三内存空间中,同样地,连续内存地址的起始地址为向量寄存器对应的字节大小的整数倍。以下为将卷积核展开为第三展开矩阵、并为其分配连续的内存地址的关键性代码示例:
随后执行步骤S210,将第二展开图像矩阵和第三展开矩阵进行卷积运算,得到图像矩阵的卷积结果矩阵,卷积结果矩阵为图像矩阵的特征矩阵。在一个实施方式中,根据待卷积图像矩阵和卷积核确定卷积结果矩阵的大小,将第二展开图像矩阵根据第三展开矩阵的大小划分为多组矩阵,其中,每一组矩阵的行数和列数与第三展开矩阵的相同,各组矩阵中的每一行元素不重叠,将各组矩阵与第三展开矩阵进行卷积运算,得到各组矩阵中每一元素的卷积结果,若各组矩阵的最后一行元素的卷积结果的总个数大于卷积结果矩阵的大小,从各组矩阵的最后一行元素的卷积结果中选取前卷积核大小个卷积结果,按照第一预设规则写入卷积结果矩阵中,第一预设规则如上所述,此处不再赘述。若各组矩阵的最后一行元素的卷积结果的总个数等卷积结果矩阵的大小,将各组矩阵的最后一行元素的卷积结果按照第一预设规则写入卷积结果矩阵中。
以图3所示的归一化后的待卷积图像矩阵(5X5)和图4所示的预处理后的卷积核(3X3)为例,卷积结果矩阵的大小的计算方式为:5-round(3/2)=3,从而确定最终卷积结果矩阵的大小为3X3,其中round含义为四舍五入。
在一个实施方式中,将各组矩阵与第三展开矩阵进行卷积运算,得到各组矩阵中每一元素的卷积结果的步骤包括:从多组矩阵的任一组矩阵中读取一行元素,作为第一组元素,从第三展开矩阵中读取与第一组元素的行数相等的一行元素,作为第二组元素,将第一组元素中的每一元素与第二组元素中对应位置的元素做乘积,将乘积结果与每一元素相同列数、上一行元素的卷积结果求和,得到每一元素的图像矩阵的卷积结果。针对每一组矩阵的每一行元素均重复上述过程,最终得到第二展开图像矩阵中所有元素的图像矩阵的卷积结果。
在上述过程中,由于第二展开图像矩阵和第三展开矩阵的数据存储地址是连续的,因此从第二展开图像矩阵和第三展开矩阵中读写数据的速度快,从而进一步提高图像矩阵的卷积计算的速度。
以图7所示的第二展开图像矩阵和图8示出的第三展开矩阵为例,对图像矩阵的卷积计算的过程进行详细说明。
从图7的第二展开图像矩阵中读取前9行元素,作为第一组矩阵,如图7中方形框7-1所示的元素,从第一组矩阵中读取第一行元素(1,1,1,0),作为第一组元素,从第三展开矩阵中读取第一行元素(0,0,0,0),作为第二组元素,将第一组元素中的每一元素与第二组元素中对应位置的元素做乘积(即1*0、1*0、1*0、0*0),得到的结果分别为0、0、0、0,将乘积结果与每一元素相同列数、上一行元素的卷积结果求和,由于此时是对第一行元素进行卷积计算,因此与第一行元素的每一元素相同列数、上一行元素的卷积结果为0,因此将乘积结果与每一元素相同列数、上一行元素的卷积结果求和得到0+0=0、0+0=0、0+0=0、0+0=0,从而得到第一组矩阵的第一行元素的卷积结果0、0、0、0。
接着,从第一组矩阵中读取第二行元素(1,1,1,1),从第三展开矩阵中读取第二行元素(1,1,1,1),将第一组元素中第二行元素的每一元素与第三展开矩阵中第二行元素对应位置的元素做乘积(即1*1、1*1、1*1、1*1),得到的结果分别为1、1、1、1,将乘积结果与每一元素相同列数、上一行元素的卷积结果求和,第一行元素的每一元素的卷积结果分别为0、0、0、0,将乘积结果分别与卷积结果矩阵的第一行元素中对应位置的每一元素求和,得到1+0=1、1+0=1、1+0=1、1+0=1,从而得到第一组矩阵第二行元素的卷积结果1、1、1、1。依此类推,得到第二展开图像矩阵的第一组矩阵的卷积结果,分别为(0,0,0,0)、(1,1,1,1)、(1,1,1,1)、(1,2,1,2)、(2,2,2,2)、(2,3,3,2)、(2,3,3,2)、(2,3,4,2)、(2,3,4,2)。
之后从图7的第二展开图像矩阵中读取第10行至18行的元素,作为第二组矩阵,如图7中的方形框7-2所示的元素,从第二组矩阵中读取第一行元素(1,0,1,0),从第三展开矩阵中读取第一行元素(0,0,0,0),将从第二组矩阵中读取的第一行元素中的每一元素与从第三展开矩阵中读取的第一行元素中对应位置的元素做乘积(即1*0、0*0、1*0、0*0),得到的结果分别为0、0、0、0。由于此时是对第一行元素进行卷积计算,因此与第一行元素的每一元素相同列数、上一行元素的卷积结果为0,将乘积结果分别与上一行元素中对应位置的每一元素求和,得到0+0=0、0+0=0、0+0=0、0+0=0,从而得到第二组矩阵的第一行元素的卷积结果0、0、0、0。依此类推,得到第二展开图像矩阵的第二组矩阵的卷积结果,分别为(0,0,0,0)、(0,1,0,0)、(0,1,0,0)、(0,1,1,0)、(0,2,1,1)、(1,2,2,1)、(1,2,2,1)、(2,2,2,2)、(2,2,2,2)。
再从图7的第二展开图像矩阵中读取第19行至27行的元素,作为第三组矩阵,如图7中的方形框7-3所示的元素,从第三组矩阵中读取第一行元素(0,0,0,0),从第三展开矩阵中读取第一行元素(0,0,0,0),将从第三组矩阵中读取的第一行中的每一元素与从第三展开矩阵中读取的第一行元素中对应位置的元素做乘积(即0*0、0*0、0*0、0*0),得到的结果分别为0、0、0、0。由于此时是对第一行元素进行卷积计算,因此与第一行元素的每一元素相同列数、上一行元素的卷积结果为0,将乘积结果分别与第一行元素中对应位置的每一元素求和,得到0+0=0、0+0=0、0+0=0、0+0=0,从而得到第三组矩阵中第一行元素的卷积结果0、0、0、0。依此类推,得到第二展开图像矩阵的第三组矩阵的卷积结果,分别为(0,0,0,0)、(1,0,0,0)、(1,0,0,0)、(2,0,0,0)、(2,0,0,0)、(3,0,0,0)、(3,0,0,0)、(4,0,0,0)、(4,0,0,0)。
之后,提取第一组矩阵的最后一行卷积结果(2、3、4、2)、第二组矩阵的最后一行卷积结果(2,2,2,2)、第三组矩阵的最后一行卷积结果(4,0,0,0),可见提取出的卷积结果个数为12个,由于上述已经算出图3所示的待卷积图像矩阵(5X5)和图4所示的卷积核(3X3)的卷积结果矩阵的大小为3X3,因此第二展开图像矩阵与第三展开矩阵的卷积结果矩阵的大小是3X3,相当于卷积结果矩阵包括9个元素,而提取出的卷积结果个数12大于卷积结果矩阵的大小9,因此按照由左至右、由上至下的顺序,将第一组矩阵的最后一行卷积结果写入卷积结果矩阵中,具体地:将第一组矩阵的最后一行卷积结果中的第一个卷积结果(2)作为卷积结果矩阵的第一行第一列元素、第二个卷积结果(3)作为卷积结果矩阵的第一行第二列元素,依此类推,将第一组矩阵的最后一行卷积结果中的第四个卷积结果(2)作为卷积结果矩阵的第二行第一列元素。
接着,从卷积结果矩阵的第二行第二列开始,同样按照由左至右、由上至下的顺序,将第二组矩阵的最后一行卷积结果中的第一个卷积结果(2)作为卷积结果矩阵的第二行第二列元素、第二组矩阵的最后一行卷积结果中的第二个卷积结果(2)作为卷积结果矩阵的第二行第三列元素,依此类推,将第二组矩阵的最后一行卷积结果中的第四个卷积结果(2)作为卷积结果矩阵的第三行第二列元素。最后,从卷积结果矩阵的第三行第三列开始,同样按照由左至右、由上至下的顺序,将第三组矩阵的最后一行卷积结果中的第一个卷积结果(4)作为卷积结果矩阵的第三行第三列元素,至此,得到如图9所示的卷积结果矩阵,图9示出了根据本发明一个实施例的图像矩阵的卷积结果矩阵的示意图。
以下为将第二展开图像矩阵和第三展开矩阵进行卷积运算得到卷积结果的关键性代码示例:
由于第二展开图像矩阵中每一行元素大小为向量寄存器的大小,也即,单次从第二展开图像矩阵和第三展开矩阵中分别读取大小为向量寄存器的大小的数据,相当于每一次的卷积运算时的数据大小为向量寄存器的大小,也即充分利用了计算设备中CPU的向量寄存器,能够实现在同一时间内,执行多次浮点数据运算,因此,可充分利用CPU的特点,达到计算效率最大化,且上述过程中无需添加额外的设备,实现简便。另外,在卷积运算的过程中,由于第二展开图像矩阵和第三展开矩阵的数据存储地址是连续的,因此从第二展开图像矩阵和第三展开矩阵中读写数据的速度快,从而进一步提高图像矩阵卷积计算的速度。
最后,为卷积结果矩阵分配连续的内存空间,作为第四内存空间。并从第四内存空间读取卷积结果矩阵,将卷积结果矩阵进行反归一化处理,得到卷积结果,并将卷积结果写入第四内存空间。在上述过程中,由于卷积结果矩阵的数据存储地址是连续的,因此在反归一化的过程中,读取卷积结果矩阵的速度快,从而进一步提高图像矩阵的卷积计算的速度。
由上述内容可知,本发明的图像矩阵卷积的实现方法中,单次从第二展开图像矩阵和第三展开矩阵中分别读取与向量寄存器的大小相等大小的数据,相当于充分利用了计算设备中CPU的向量寄存器,能够实现在同一时间内,执行多次浮点数据运算,即能够实现SIDM指令,因此,相比于已有的卷积计算方法,本发明可充分利用CPU的特点,同一时间执行多次浮点数据运算,达到图像矩阵卷积计算效率最大化,显著提高图像矩阵的卷积计算速度,且上述过程中无需添加额外的设备,实现简便。
这里描述的各种技术可结合硬件或软件,或者它们的组合一起实现。从而,本发明的方法和设备,或者本发明的方法和设备的某些方面或部分可采取嵌入有形媒介,例如可移动硬盘、U盘、软盘、CD-ROM或者其它任意机器可读的存储介质中的程序代码(即指令)的形式,其中当程序被载入诸如计算机之类的机器,并被所述机器执行时,所述机器变成实践本发明的设备。
在程序代码在可编程计算机上执行的情况下,计算设备一般包括处理器、处理器可读的存储介质(包括易失性和非易失性存储器和/或存储元件),至少一个输入装置,和至少一个输出装置。其中,存储器被配置用于存储程序代码;处理器被配置用于根据该存储器中存储的所述程序代码中的指令,执行本发明的图像矩阵卷积的实现方法。
以示例而非限制的方式,可读介质包括可读存储介质和通信介质。可读存储介质存储诸如计算机可读指令、数据结构、程序模块或其它数据等信息。通信介质一般以诸如载波或其它传输机制等已调制数据信号来体现计算机可读指令、数据结构、程序模块或其它数据,并且包括任何信息传递介质。以上的任一种的组合也包括在可读介质的范围之内。
Claims (14)
1.一种图像矩阵卷积的实现方法,在计算设备中执行,其特征在于,所述方法包括:
获取待卷积图像矩阵和卷积核,其中,所述待卷积图像矩阵的每一元素为图像的像素值;
将所述待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵;
为所述第一展开图像矩阵分配连续的内存地址,作为第一内存空间;
将所述第一展开图像矩阵保存至所述第一内存空间;
将所述第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵,其中,所述第二展开图像矩阵中每一行数据大小为所述计算设备中CPU的向量寄存器的大小;
将所述卷积核展开为以所述第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵,其中,所述第三展开矩阵中每一行数据大小为所述向量寄存器的大小;
将所述第二展开图像矩阵和所述第三展开矩阵进行卷积运算,得到图像矩阵的卷积结果矩阵,所述卷积结果矩阵为图像矩阵的特征矩阵。
2.如权利要求1所述的方法,其特征在于,所述将所述待卷积图像矩阵展开为行矩阵,得到第一展开图像矩阵的步骤包括:
根据所述卷积核的大小,通过im2col算法将所述待卷积图像矩阵展开为行矩阵,作为所述第一展开图像矩阵。
3.如权利要求1所述的方法,其特征在于,还包括步骤:
将所述待卷积图像矩阵进行归一化处理,使得得到的所述待卷积图像矩阵中每一元素大小为所述向量寄存器支持浮点数据运算的浮点数据的大小。
4.如权利要求1所述的方法,其特征在于,所述将所述第一展开图像矩阵转换为列矩阵,得到第二展开图像矩阵的步骤包括:
确定所述向量寄存器可同时执行浮点数据运算的次数,将所述执行浮点数据运算的次数作为第一数值;
将所述第一展开图像矩阵相邻行中、每一列的元素作为一组数据,以所述一组数据作为矩阵的一行元素,其中,所述第一展开图像矩阵相邻行的行数与所述第一数值相等;
当所述第一展开图像矩阵余下的行数少于所述第一数值时,通过零元素将所述第一展开图像矩阵中缺失的元素补齐至所述余下的行数与所述第一数值相等,得到所述第二展开图像矩阵。
5.如权利要求4所述的方法,其特征在于,还包括步骤:
为所述第二展开图像矩阵分配连续的内存地址,作为第二内存空间;
将所述第二展开图像矩阵保存至所述第二内存空间中。
6.如权利要求1至5中任一项所述的方法,其特征在于,还包括步骤:
将所述卷积核中每一元素大小强制转换为所述向量寄存器支持浮点数据运算的浮点数据的大小;
其中,所述将所述卷积核展开为以所述第二展开图像矩阵的列数作为列数、以卷积核大小作为行数的矩阵,得到第三展开矩阵的步骤包括:
按照第一预设规则将转换后的卷积核中每一个元素复制为所述第二展开图像矩阵的列数个,得到一组相同数据,其中,所述第一预设规则为由左至右、由上至下的顺序规则;
按照复制的顺序依次将得到的一组相同的数据作为矩阵的一行元素,得到所述第三展开矩阵。
7.如权利要求6所述的方法,其特征在于,还包括步骤:
为所述第三展开矩阵分配连续的内存地址,作为第三内存空间;
将所述第三展开矩阵保存至所述第三内存空间。
8.如权利要求6所述的方法,其特征在于,所述将所述第二展开图像矩阵和所述第三展开矩阵进行卷积运算,得到图像矩阵的卷积结果矩阵的步骤包括:
根据所述待卷积图像矩阵和所述卷积核确定所述卷积结果矩阵的大小;
将所述第二展开图像矩阵根据所述第三展开矩阵的大小划分为多组矩阵,其中,每一组矩阵的行数和列数与所述第三展开矩阵的相同,各组矩阵中的每一行元素不重叠;
将各组矩阵与所述第三展开矩阵进行卷积运算,得到各组矩阵中每一元素的卷积结果;
将各组矩阵的最后一行元素的卷积结果,按照所述第一预设规则写入所述图像矩阵的卷积结果矩阵中。
9.如权利要求8所述的方法,其特征在于,所述将各组矩阵的最后一行元素的卷积结果,按照所述第一预设规则写入所述图像矩阵的卷积结果矩阵中的步骤包括:
若所述各组矩阵的最后一行元素的卷积结果的总个数大于所述卷积结果矩阵的大小,从所述各组矩阵的最后一行元素的卷积结果中选取前卷积核大小个卷积结果,按照所述第一预设规则写入所述图像矩阵的卷积结果矩阵中。
10.如权利要求8所述的方法,其特征在于,将各组矩阵与所述第三展开矩阵进行卷积运算,得到各组矩阵中每一元素的卷积结果的步骤包括:
从所述多组矩阵的任一组矩阵中读取一行元素,作为第一组元素;
从所述第三展开矩阵中读取与所述第一组元素的行数相等的一行元素,作为第二组元素;
将所述第一组元素中的每一元素与所述第二组元素中对应位置的元素做乘积,将乘积结果与每一元素相同列数、上一行元素的卷积结果求和,得到每一元素的卷积结果。
11.如权利要求1所述的方法,其特征在于,所述向量寄存器支持的浮点数据运算的浮点数据大小为16位、32位和64位中的任意一个。
12.如权利要求1所述的方法,其特征在于,所述计算设备的CPU支持SIMD指令集,所述计算设备的CPU包括所述向量寄存器。
13.一种计算设备,其特征在于,包括:
至少一个处理器;以及
存储器,存储有程序指令,其中,所述程序指令被配置为适于由所述至少一个处理器执行,所述程序指令包括用于执行如权利要求1-12中任一项所述的方法的指令。
14.一种存储有程序指令的可读存储介质,其特征在于,当所述程序指令被计算设备读取并执行时,使得所述计算设备执行如权利要求1-12中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111094262.5A CN113724127B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110878366.9A CN113344768B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
CN202111094262.5A CN113724127B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110878366.9A Division CN113344768B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113724127A CN113724127A (zh) | 2021-11-30 |
CN113724127B true CN113724127B (zh) | 2023-05-05 |
Family
ID=77480509
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111094262.5A Active CN113724127B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
CN202110878366.9A Active CN113344768B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110878366.9A Active CN113344768B (zh) | 2021-08-02 | 2021-08-02 | 一种图像矩阵卷积的实现方法、计算设备及储存介质 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113724127B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115952388B (zh) * | 2023-03-13 | 2023-05-30 | 南京砺算科技有限公司 | 基于图像数据处理的卷积运算方法、装置、处理器及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106970896A (zh) * | 2017-03-30 | 2017-07-21 | 中国人民解放军国防科学技术大学 | 面向向量处理器的二维矩阵卷积的向量化实现方法 |
WO2017181419A1 (zh) * | 2016-04-22 | 2017-10-26 | 北京中科寒武纪科技有限公司 | 一种子矩阵运算装置及方法 |
CN107305538A (zh) * | 2016-04-22 | 2017-10-31 | 北京中科寒武纪科技有限公司 | 一种子矩阵运算装置及方法 |
CN112241509A (zh) * | 2020-09-29 | 2021-01-19 | 上海兆芯集成电路有限公司 | 图形处理器及其加速方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USH2184H1 (en) * | 2004-05-07 | 2007-03-06 | Tektronix, Inc. | Wide dynamic range vector data raster display |
CN109522254B (zh) * | 2017-10-30 | 2022-04-12 | 上海寒武纪信息科技有限公司 | 运算装置及方法 |
CN108171327A (zh) * | 2017-12-25 | 2018-06-15 | 郑州云海信息技术有限公司 | 一种基于卷积运算的矩阵转化方法、装置及介质 |
CN108205702B (zh) * | 2017-12-29 | 2020-12-01 | 中国人民解放军国防科技大学 | 一种多输入多输出矩阵卷积的并行处理方法 |
CN109086244A (zh) * | 2018-07-11 | 2018-12-25 | 中国人民解放军国防科技大学 | 一种基于向量处理器的矩阵卷积向量化实现方法 |
WO2020077232A1 (en) * | 2018-10-12 | 2020-04-16 | Cambridge Cancer Genomics Limited | Methods and systems for nucleic acid variant detection and analysis |
US11409838B2 (en) * | 2019-10-29 | 2022-08-09 | Meta Platforms, Inc. | High throughput matrix processor with support for concurrently processing multiple matrices |
CN111639699B (zh) * | 2020-05-28 | 2022-06-17 | 山东云海国创云计算装备产业创新中心有限公司 | 一种图像特征提取的方法、系统、设备及可读存储介质 |
-
2021
- 2021-08-02 CN CN202111094262.5A patent/CN113724127B/zh active Active
- 2021-08-02 CN CN202110878366.9A patent/CN113344768B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017181419A1 (zh) * | 2016-04-22 | 2017-10-26 | 北京中科寒武纪科技有限公司 | 一种子矩阵运算装置及方法 |
CN107305538A (zh) * | 2016-04-22 | 2017-10-31 | 北京中科寒武纪科技有限公司 | 一种子矩阵运算装置及方法 |
CN106970896A (zh) * | 2017-03-30 | 2017-07-21 | 中国人民解放军国防科学技术大学 | 面向向量处理器的二维矩阵卷积的向量化实现方法 |
CN112241509A (zh) * | 2020-09-29 | 2021-01-19 | 上海兆芯集成电路有限公司 | 图形处理器及其加速方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113344768A (zh) | 2021-09-03 |
CN113724127A (zh) | 2021-11-30 |
CN113344768B (zh) | 2021-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108765247B (zh) | 图像处理方法、装置、存储介质及设备 | |
CN109919311B (zh) | 生成指令序列的方法、执行神经网络运算的方法和装置 | |
JP2022064892A (ja) | 加速数学エンジン | |
TWI276972B (en) | Efficient multiplication of small matrices using SIMD registers | |
WO2020047823A1 (en) | Convolution over sparse and quantization neural networks | |
CN109032670B (zh) | 神经网络处理装置及其执行向量复制指令的方法 | |
CN108388537B (zh) | 一种卷积神经网络加速装置和方法 | |
CN111079081B (zh) | 一种矩阵乘法器、数据处理方法、集成电路器件及处理器 | |
CN109597647B (zh) | 数据处理方法及设备 | |
US7844630B2 (en) | Method and structure for fast in-place transformation of standard full and packed matrix data formats | |
CN109885407B (zh) | 数据处理方法和装置、电子设备、存储介质 | |
EP3093757B1 (en) | Multi-dimensional sliding window operation for a vector processor | |
WO2024027039A1 (zh) | 数据处理方法、装置、设备和可读存储介质 | |
CN113724127B (zh) | 一种图像矩阵卷积的实现方法、计算设备及储存介质 | |
US8422821B2 (en) | Selectively transforming a multi-dimensional array | |
CN111210004B (zh) | 卷积计算方法、卷积计算装置及终端设备 | |
CN116188942A (zh) | 一种图像卷积方法、装置、设备及存储介质 | |
US8527571B2 (en) | Method and structure for producing high performance linear algebra routines using composite blocking based on L1 cache size | |
CN114282662A (zh) | 基于Cortex-M处理器的卷积神经网络加速方法、系统和介质 | |
US20230161555A1 (en) | System and method performing floating-point operations | |
US7895420B2 (en) | System and method for eliminating common subexpressions in a linear system | |
US20220188382A1 (en) | Information processing apparatus, information processing method, and computer-readable recording medium | |
US8423597B1 (en) | Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation | |
US10936487B2 (en) | Methods and apparatus for using circular addressing in convolutional operation | |
WO2021118725A1 (en) | Column data driven arithmetic expression evaluation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |