CN113722163B - 一种芯片验证方法、装置及芯片验证平台 - Google Patents
一种芯片验证方法、装置及芯片验证平台 Download PDFInfo
- Publication number
- CN113722163B CN113722163B CN202110960991.8A CN202110960991A CN113722163B CN 113722163 B CN113722163 B CN 113722163B CN 202110960991 A CN202110960991 A CN 202110960991A CN 113722163 B CN113722163 B CN 113722163B
- Authority
- CN
- China
- Prior art keywords
- rtl file
- file
- rtl
- chip
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000010586 diagram Methods 0.000 claims description 20
- 230000002159 abnormal effect Effects 0.000 claims description 19
- 238000010200 validation analysis Methods 0.000 claims description 12
- 230000005284 excitation Effects 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开了一种芯片验证方法、装置及芯片验证平台，方法包括：对预先编译且与待验证芯片对应的RTL文件进行验证，判断RTL文件是否正确；若否，则定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分；利用重编译部分替换RTL文件中的错误部分，得到新的RTL文件，并对新的RTL文件进行验证。本申请公开的上述技术方案，对与待验证芯片对应的RTL文件验证，在确定RTL文件不正确时定位RTL文件中的错误部分，对错误部分进行编译得到重编译部分，并利用重编译部分替换RTL文件中的错误部分，而无需对整个RTL文件重新进行编译，因此，则可以缩短RTL文件编译所花费的时间，从而可以提高芯片的验证效率。
Description
技术领域
本申请涉及芯片验证技术领域，更具体地说，涉及一种芯片验证方法、装置及芯片验证平台。
背景技术
芯片验证是在芯片生产之前验证芯片设计是否符合芯片定义的需求规格、是否已经完全释放了风险，发生并更正所有的缺陷。
目前，在采用RTL(register transfer level，寄存器转换级电路)进行编译和芯片验证时，若发现出现错误，会重新编译整个RTL文件，并利用编译后的RTL文件重新进行仿真和验证，也就是说，每当验证出现问题，就重新编译RTL文件，而这会耗费大量的时间，从而会导致芯片验证效率比较低。
综上所述，如何提高芯片验证效率，是目前本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本申请的目的是提供一种芯片验证方法、装置及芯片验证平台，用于提高芯片验证效率。
为了实现上述目的，本申请提供如下技术方案：
一种芯片验证方法，包括：
对预先编译且与待验证芯片对应的RTL文件进行验证，判断所述RTL文件是否正确；
若否，则定位所述RTL文件中的错误部分，并对所述错误部分进行编译，得到重编译部分；
利用所述重编译部分替换所述RTL文件中的所述错误部分，得到新的RTL文件，并对所述新的RTL文件进行验证。
优选的，对所述错误部分进行编译，包括：
利用强制生效语句对所述错误部分进行编译。
优选的，定位所述RTL文件中的错误部分，包括：
根据预先编译所述RTL文件时生成的日志文件，获取验证过程中生成的与所述RTL文件对应的波形图；
根据所述波形图确定异常波形，根据所述异常波形定位所述RTL文件中的所述错误部分。
优选的，判断所述RTL文件是否正确，包括：
将对所述RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；
若确定所述验证结果与所述理想验证结果不一致，则确定所述RTL文件不正确。
优选的，在定位所述RTL文件中的错误部分之后，还包括：
发出所述RTL文件不正确的提示，并对所述RTL文件中的所述错误部分进行记录和显示。
优选的，在对预先编译且与待验证芯片对应的RTL文件进行验证之前，还包括：
对时间进行重置。
一种芯片验证装置，包括：
第一验证模块，用于对预先编译且与待验证芯片对应的RTL文件进行验证，判断所述RTL文件是否正确；
定位模块，用于若确定所述RTL文件不正确，则定位所述RTL文件中的错误部分，并对所述错误部分进行编译，得到重编译部分；
第二验证模块，用于利用所述重编译部分替换所述RTL文件中的所述错误部分，得到新的RTL文件，并对所述新的RTL文件进行验证。
优选的，所述定位模块包括：
编译单元，用于利用强制生效语句对所述错误部分进行编译。
一种芯片验证平台，包括激励发生器、DUT模块、异常识别组件、debug组件：
所述激励发生器，用于对所述DUT模块中预先编译且与待验证芯片对应的RTL文件进行验证；
所述异常识别组件，用于判断所述RTL文件是否正确，并在确定所述RTL文件不正确时，通知所述debug组件；
所述debug组件，用于在确定所述RTL文件不正确时，定位所述RTL文件中的错误部分，并对所述错误部分进行编译，得到重编译部分；利用所述重编译部分替换所述DUT模块中所述RTL文件中的所述错误部分，得到新的RTL文件，并由所述激励发生器对所述新的RTL文件进行验证。
优选的，所述debug组件，具体用于利用强制生效语句对所述错误部分进行编译。
本申请提供了一种芯片验证方法、装置及芯片验证平台，其中，该方法包括：对预先编译且与待验证芯片对应的RTL文件进行验证，判断RTL文件是否正确；若否，则定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分；利用重编译部分替换RTL文件中的错误部分，得到新的RTL文件，并对新的RTL文件进行验证。
本申请公开的上述技术方案，对预先编译且与待验证芯片对应的RTL文件验证，判断RTL文件是否正确，在确定RTL文件不正确时定位RTL文件中的错误部分，并对错误部分进行编译，以得到重编译部分，且利用重编译部分替换原RTL文件中对应的错误部分，以得到一个新的RTL文件，而无需对整个RTL文件重新进行编译，因此，则可以缩短RTL文件编译所花费的时间，提高RTL文件的编译效率，从而可以提高对芯片的验证效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种芯片验证方法的流程图；
图2为本申请实施例提供的一种芯片验证装置的结构示意图；
图3为本申请实施例提供的一种芯片验证平台的结构示意图。
具体实施方式
芯片验证就是采用相应的验证语言、验证工具、验证方法，在芯片生产之前验证芯片设计是否符合芯片定义的需求规格，是否已经完全释放了风险，发现并更正了所有的缺陷。站在全流程的角度，芯片验证是一种防范于未然的措施。
目前，在采用RTL进行编译和芯片验证时，若验证出错误，则需要对RTL进行重新编译并重新验证，由于芯片验证前期，需要反复对RTL文件进行验证校验，需不停迭代，因此，每次验证出现错误时均需要整个RTL文件进行编译，而这则会导致芯片验证耗费大量的时间，从而会导致芯片验证效率比较低。
为此，本申请提供一种芯片验证方法、装置及芯片验证平台，用于提高芯片验证效率。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，其示出了本申请实施例提供的一种芯片验证方法的流程图，本申请实施例提供的一种芯片验证方法，可以包括：
S11：对预先编译且与待验证芯片对应的RTL文件进行验证，判断RTL文件是否正确；若否，则执行步骤S12。
预先设计与芯片对应的文字设计，并通过硬件语言(例如verilog或VHDL)将文字设计转换成与对应的RTL，其中，RTL为芯片的设计代码，且RTL具体为用于描述同步数字电路操作的抽象级。
通过EDA(Electronic Design Automation，电子设计自动化)仿真软件(例如可以为VCS)将RTL编译成与待验证芯片对应且可识别的RTL文件，具体可以编译成相对应的可识别的数据库(该数据库中包含RTL文件)，且该数据库中的RTL文件可以通过verdi等软件打开。需要说明的是，在通过EDA仿真软件编译成RTL文件的同时，可以生成与RTL文件对应的日志文件，并对日志文件进行保存。
在预先编译得到与待验证芯片对应的RTL文件之后，可以对预先编译且与待验证芯片对应的RTL文件进行验证，具体可以对RTL文件中所包含的各行内容逐行进行验证。通过对RTL文件的验证来判断与待验证芯片对应的RTL文件是否正确，若确定RTL文件正确，则表明待验证芯片的设计符合芯片定义的需求规格，且已经完全释放了风险，不存在缺陷，此时，可以结束对待验证芯片的验证，且可以发出验证成功的提示；若确定RTL文件不正确，则表明待验证芯片的设计不符合芯片定义的需求规则，未完全释放风险，存在一定的缺陷，也即表明RTL文件存在错误，此时，则可以执行步骤S12。
S12：定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分。
若在对RTL文件进行验证时确定RTL文件不正确，则可以定位RTL文件中的错误部分。然后，对错误部分进行更改，并对错误部分重新进行编译，以得到与错误部分对应的重编译部分。
S13：利用重编译部分替换RTL文件中的错误部分，得到新的RTL文件，并对新的RTL文件进行验证。
在对错误部分重新进行编译，以得到重编译部分之后，可以利用重编译部分替换RTL文件中的错误部分，以得到一个新的RTL文件，并继续对新的RTL文件进行验证，也即可以返回执行步骤S11，直至确定RTL文件正确、没有错误为止，也即在每次验证时通过对RTL文件中的错误部分进行定位、重新编译和替换而得到一个新的RTL文件，以便对新的RTL文件进行验证。
另外，需要说明的是，本申请还可以对RTL文件的验证过程进行监测(具体可以实时监测，直至验证过程结束为止)，以通过监测获取验证数据，并对验证数据进行存储，从而便于芯片验证的相关人员后续通过查看验证数据而获取待验证芯片的相关验证信息。
相较于现有技术中每次错误时均需要对整个RTL文件进行重新编译，本申请只需定位RTL文件中的错误部分，对错误部分重新进行编译，并利用重新编译得到重编译部分替换原RTL文件中的错误部分即可，而无需对整个RTL文件都重新进行编译，因此，则可以缩短RTL文件的编译时间，提高RTL文件的编译效率，从而可以提高待验证芯片的验证效率。
本申请公开的上述技术方案，对预先编译且与待验证芯片对应的RTL文件验证，判断RTL文件是否正确，在确定RTL文件不正确时定位RTL文件中的错误部分，并对错误部分进行编译，以得到重编译部分，且利用重编译部分替换原RTL文件中对应的错误部分，以得到一个新的RTL文件，而无需对整个RTL文件重新进行编译，因此，则可以缩短RTL文件编译所花费的时间，提高RTL文件的编译效率，从而可以提高对芯片的验证效率。
本申请实施例提供的一种芯片验证方法，对错误部分进行编译，可以包括：
利用强制生效语句对错误部分进行编译。
在本申请中，在对错误部分进行编译时，具体可以利用强制生效(force)语句对RTL文件中的错误部分进行编译，例如：假设确定RTL文件中第39行clk_freq＝133是错误部分，正确应为clk_freq＝33，此时，则可以利用强制生效语句对clk_freq＝133这一错误部分进行编译，以编译为force clk_freq＝33，从而保证对错误部分进行编译得到的重编译部分能够在进行替换并得到新的RTL文件时生效，以保证新的RTL文件的可靠性。
本申请实施例提供的一种芯片验证方法，定位RTL文件中的错误部分，可以包括：
根据预先编译RTL文件时生成的日志文件，获取验证过程中生成的与RTL文件对应的波形图；
根据波形图确定异常波形，根据异常波形定位RTL文件中的错误部分。
在本申请中，在定位RTL文件中的错误部分时，可以先获取预先编译RTL文件时所生成的与该RTL文件对应的日志文件，然后，可以根据日志文件获取在对RTL文件进行验证过程中所生成的与RTL文件中的各行内容分别对应的波形图。根据与RTL文件中的各行内容分别对应的波形图确定异常波形，然后，可以对异常波形进行追踪，以确定RTL文件中的错误部分，具体地，根据异常波形及日志文件确定该异常波形在RTL文件中所对应的部分，并将该部分内容确定为错误部分。
通过上述方式可以便于准确、快速地定位到RTL文件中的错误部分，以便于提高芯片验证效率和芯片验证的准确性和可靠性。
本申请实施例提供的一种芯片验证方法，判断RTL文件是否正确，可以包括：
将对RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；
若确定验证结果与理想验证结果不一致，则确定RTL文件不正确。
在判断RTL文件是否正确时，具体可以将对RTL文件进行验证时产生的验证结果与该RTL文件对应的理想验证结果进行对比，以确定对RTL文件进行实际验证时所产生的验证结果是否与对应的离线结果相一致，若确定验证结果与对应的理想验证结果相一致，则确定RTL文件正确，若确定验证结果与对应的理想验证结果不一致，则确定RTL文件不正确，然后，则可以进行错误部分定位操作。
通过上述方式可以便于准确、快速地确定RTL文件是否正确，从而便于提高芯片验证效率及芯片验证的准确性和可靠性。
本申请实施例提供的一种芯片验证方法，在定位RTL文件中的错误部分之后，还可以包括：
发出RTL文件不正确的提示，并对RTL文件中的错误部分进行记录和显示。
在本申请中，在定位RTL文件中的错误部分之后，还可以发出RTL文件不正确的提示，并可以对RTL文件中的错误部分进行记录和显示，以便于芯片验证的相关人员可以通过提示和显示及时了解相关情况，并及时作出更正等，且便于芯片验证的相关人员能够根据记录而在后续查看和获取RTL文件中的错误部分。
其中，具体可以通过弹出提示框、语音提示、提示灯闪烁、发送邮件、发送短信中的任意一种或任意多种方式来发出RTL文件不正确的提示，本申请对提示的具体方式不做任何限定。且在对RTL文件中的错误部分进行显示时，具体可以直接在用户交互界面上进行显示，当然，也可以通过将错误部分发送至终端上，以在终端上进行显示。
本申请实施例提供的一种芯片验证方法，在对预先编译且与待验证芯片对应的RTL文件进行验证之前，还可以包括：
对时间进行重置。
在本申请中，在对预先编译且与待验证芯片对应的RTL文件进行验证之前，可以进行初始化，并对时间进行重置，以便于基于重置后的时间对待验证芯片的验证过程进行计时。需要说明的是，对于每个待验证芯片而言，可以只在第一次对其对应的RTL文件进行验证之前进行对时间进行重置的步骤，而后续对RTL文件错误部分进行编译，得到新的RTL，并对新的RTL文件进行验证时无需再对时间进行重置。
通过对时间进行重置可以便于后续通过进行时间查看而直观地获取与待验证芯片验证时间相关的信息。
本申请实施例还提供了一种芯片验证装置，参见图2，其示出了本申请实施例提供的一种芯片验证装置的结构示意图，可以包括：
第一验证模块21，用于对预先编译且与待验证芯片对应的RTL文件进行验证，判断RTL文件是否正确；
定位模块22，用于若确定RTL文件不正确，则定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分；
第二验证模块23，用于利用重编译部分替换RTL文件中的错误部分，得到新的RTL文件，并对新的RTL文件进行验证。
本申请实施例提供的一种芯片验证装置，定位模块22可以包括：
编译单元，用于利用强制生效语句对错误部分进行编译。
本申请实施例提供的一种芯片验证装置，定位模块22可以包括：
获取单元，用于根据预先编译RTL文件时生成的日志文件，获取验证过程中生成的与RTL文件对应的波形图；
定位单元，用于根据波形图确定异常波形，根据异常波形定位RTL文件中的错误部分。
本申请实施例提供的一种芯片验证装置，第一验证模块21可以包括：
对比单元，用于将对RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；
确定单元，用于若确定验证结果与理想验证结果不一致，则确定RTL文件不正确。
本申请实施例提供的一种芯片验证装置，还可以包括：
提示和显示单元，用于在定位RTL文件中的错误部分之后，发出RTL文件不正确的提示，并对RTL文件中的错误部分进行记录和显示。
本申请实施例提供的一种芯片验证装置，
重置单元，用于在对预先编译且与待验证芯片对应的RTL文件进行验证之前，对时间进行重置。
本申请实施例还提供了一种芯片验证平台，参见图3，其示出了本申请实施例提供的一种芯片验证平台的结构示意图，可以包括激励发生器、DUT模块、异常识别组件、debug组件：
激励发生器，用于对DUT模块中预先编译且与待验证芯片对应的RTL文件进行验证；
异常识别组件，用于判断RTL文件是否正确，并在确定RTL文件不正确时，通知debug组件；
debug组件，用于在确定RTL文件不正确时，定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分；利用重编译部分替换DUT模块中RTL文件中的错误部分，得到新的RTL文件，并由激励发生器对新的RTL文件进行验证。
其中，DUT(design under test，待测设计)模块中存储有预先编译且与待验证芯片对应的RTL文件，激励发生器的主要职责就是模拟与DUT相邻设计的接口协议，且激励发生器只需关注如何模拟接口信号，使其能够以真实的接口协议来发送激励给DUT模块即可。Debug(调试)组件，用于定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分，并利用重编译部分替换DUT模块中RTL文件中的错误部分，得到新的RTL文件，且由激励发生器对新的RTL文件进行验证。
本申请实施例提供的一种芯片验证平台，debug组件具体用于利用强制生效语句对错误部分进行编译。
本申请实施例提供的一种芯片验证平台，debug组件具体用于根据预先编译RTL文件时生成的日志文件，获取验证过程中生成的与RTL文件对应的波形图；根据波形图确定异常波形，根据异常波形定位RTL文件中的错误部分。
本申请实施例提供的一种芯片验证平台，异常识别组件包括比较器和监测器：
监测器，用于存储与RTL文件对应的理想验证结果；
比较器，用于将对RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；若确定验证结果与理想验证结果不一致，则确定RTL文件不正确。
另外，需要说明的是，可以利用监测器对RTL文件的验证过程进行监测，以通过监测获取验证数据，并对验证数据进行存储，从而便于芯片验证的相关人员后续通过查看验证数据而获取待验证芯片的相关验证信息。
本申请实施例提供的一种芯片验证平台，还可以包括：
提示组件，用于在debug组件定位RTL文件中的错误部分之后，发出所述RTL文件不正确的提示；
显示组件，用于对RTL文件中的错误部分进行记录和显示。
本申请实施例提供的一种芯片验证平台，还可以包括：
时间重置组件，用于在激励发生器对预先编译且与待验证芯片对应的RTL文件进行验证之前，对时间进行重置。
本申请实施例提供的一种芯片验证装置、芯片验证平台中相关部分的说明可以参见本申请实施例提供的一种芯片验证方法中对应部分的详细说明，在此不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种芯片验证方法，其特征在于，包括：
对预先编译且与待验证芯片对应的RTL文件进行验证，判断所述RTL文件是否正确；
若否，则定位所述RTL文件中的错误部分，并对所述错误部分进行编译，得到重编译部分；
利用所述重编译部分替换所述RTL文件中的所述错误部分，得到新的RTL文件，并对所述新的RTL文件进行验证；
其中，所述对所述错误部分进行编译，包括：利用强制生效语句对所述错误部分进行编译；
所述定位所述RTL文件中的错误部分，包括：根据预先编译所述RTL文件时生成的日志文件，获取验证过程中生成的与所述RTL文件对应的波形图；根据所述波形图确定异常波形，根据所述异常波形定位所述RTL文件中的所述错误部分；
所述判断所述RTL文件是否正确，包括：将对所述RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；若确定所述验证结果与所述理想验证结果不一致，则确定所述RTL文件不正确。
2.根据权利要求1所述的芯片验证方法，其特征在于，在定位所述RTL文件中的错误部分之后，还包括：
发出所述RTL文件不正确的提示，并对所述RTL文件中的所述错误部分进行记录和显示。
3.根据权利要求1所述的芯片验证方法，其特征在于，在对预先编译且与待验证芯片对应的RTL文件进行验证之前，还包括：
对时间进行重置。
4.一种芯片验证装置，其特征在于，包括：
第一验证模块，用于对预先编译且与待验证芯片对应的RTL文件进行验证，判断所述RTL文件是否正确；
定位模块，用于若确定所述RTL文件不正确，则定位所述RTL文件中的错误部分，并对所述错误部分进行编译，得到重编译部分；
第二验证模块，用于利用所述重编译部分替换所述RTL文件中的所述错误部分，得到新的RTL文件，并对所述新的RTL文件进行验证；
其中，所述定位模块，具体用于利用强制生效语句对所述错误部分进行编译；
所述定位模块，具体用于根据预先编译所述RTL文件时生成的日志文件，获取验证过程中生成的与所述RTL文件对应的波形图；根据所述波形图确定异常波形，根据所述异常波形定位所述RTL文件中的所述错误部分；
所述第一验证模块，具体用于将对所述RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；若确定所述验证结果与所述理想验证结果不一致，则确定所述RTL文件不正确。
5.根据权利要求4所述的芯片验证装置，其特征在于，所述定位模块包括：
编译单元，用于利用强制生效语句对所述错误部分进行编译。
6.一种芯片验证平台，其特征在于，包括激励发生器、DUT模块、异常识别组件、debug组件：
所述激励发生器，用于对所述DUT模块中预先编译且与待验证芯片对应的RTL文件进行验证；
所述异常识别组件，用于判断所述RTL文件是否正确，并在确定所述RTL文件不正确时，通知所述debug组件；
所述debug组件，用于在确定所述RTL文件不正确时，定位所述RTL文件中的错误部分，并对所述错误部分进行编译，得到重编译部分；利用所述重编译部分替换所述DUT模块中所述RTL文件中的所述错误部分，得到新的RTL文件，并由所述激励发生器对所述新的RTL文件进行验证；
其中，所述debug组件，具体用于利用强制生效语句对所述错误部分进行编译；
所述debug组件，具体还用于根据预先编译所述RTL文件时生成的日志文件，获取验证过程中生成的与所述RTL文件对应的波形图；根据所述波形图确定异常波形，根据所述异常波形定位所述RTL文件中的所述错误部分；
所述异常识别组件，具体用于将对所述RTL文件进行验证时产生的验证结果和对应的理想验证结果进行对比；若确定所述验证结果与所述理想验证结果不一致，则确定所述RTL文件不正确。
7.根据权利要求6所述的芯片验证平台，其特征在于，所述debug组件，具体用于利用强制生效语句对所述错误部分进行编译。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110960991.8A CN113722163B (zh) | 2021-08-20 | 2021-08-20 | 一种芯片验证方法、装置及芯片验证平台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110960991.8A CN113722163B (zh) | 2021-08-20 | 2021-08-20 | 一种芯片验证方法、装置及芯片验证平台 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113722163A CN113722163A (zh) | 2021-11-30 |
| CN113722163B true CN113722163B (zh) | 2024-02-13 |
Family
ID=78677103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110960991.8A Active CN113722163B (zh) | 2021-08-20 | 2021-08-20 | 一种芯片验证方法、装置及芯片验证平台 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113722163B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108153920A (zh) * | 2016-12-02 | 2018-06-12 | 恩智浦美国有限公司 | 集成电路设计的rtl阶段期间的时钟门控验证 |
| CN109992804A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 激励生成装置、芯片验证装置及系统 |
| CN111950212A (zh) * | 2020-08-13 | 2020-11-17 | 湖南进芯电子科技有限公司 | 高效的多模式验证平台及方法 |
| CN112241347A (zh) * | 2020-10-20 | 2021-01-19 | 海光信息技术股份有限公司 | 实现SystemC验证的方法和验证平台组件架构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065724B2 (en) * | 2003-01-22 | 2006-06-20 | Sun Microsystems, Inc. | Method and apparatus for generating and verifying libraries for ATPG tool |
-
2021
- 2021-08-20 CN CN202110960991.8A patent/CN113722163B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108153920A (zh) * | 2016-12-02 | 2018-06-12 | 恩智浦美国有限公司 | 集成电路设计的rtl阶段期间的时钟门控验证 |
| CN109992804A (zh) * | 2017-12-29 | 2019-07-09 | 北京中科寒武纪科技有限公司 | 激励生成装置、芯片验证装置及系统 |
| CN111950212A (zh) * | 2020-08-13 | 2020-11-17 | 湖南进芯电子科技有限公司 | 高效的多模式验证平台及方法 |
| CN112241347A (zh) * | 2020-10-20 | 2021-01-19 | 海光信息技术股份有限公司 | 实现SystemC验证的方法和验证平台组件架构 |
Non-Patent Citations (1)
| Title |
|---|
| 基于断言的硬件功能验证技术;杜宁;吴国增;;电子测试(第10期);第61-63页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113722163A (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7757125B2 (en) | Defect resolution methodology and data defects quality/risk metric model extension | |
| CN109474488A (zh) | 接口测试方法、装置及计算机设备 | |
| US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
| CN112417798B (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
| US8560988B2 (en) | Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design | |
| CN112181800A (zh) | 车辆功能测试装置及其控制方法 | |
| US8140315B2 (en) | Test bench, method, and computer program product for performing a test case on an integrated circuit | |
| US20090089757A1 (en) | Configurable Web Services System and a Method to Detect Defects in Software Applications | |
| CN112380112A (zh) | 一种Java自动形式化建模检测验证方法及系统 | |
| Chupilko et al. | A TLM-based approach to functional verification of hardware components at different abstraction levels | |
| Bierig et al. | Essentials of Software Testing | |
| CN113722163B (zh) | 一种芯片验证方法、装置及芯片验证平台 | |
| CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| CN101763453B (zh) | 规范化ip核评测方法和系统 | |
| CN112364667B (zh) | 字符校验方法、装置、计算机设备及计算机可读存储介质 | |
| KR101192556B1 (ko) | 디지털 회로 검증시스템 설계방법 및 그 검증시스템 | |
| CN110633204B (zh) | 一种程序缺陷检测方法及装置 | |
| JP3152205B2 (ja) | 論理シミュレーション装置及びその方法並びにその制御プログラムを記録した記録媒体 | |
| CN111881055A (zh) | 军用软件评测规范的Simulink模型设计方法 | |
| CN117113907B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
| CN110598320B (zh) | 一种基于硬件仿真加速器的指令集模拟器校准方法 | |
| Goli et al. | Simulation-based Verification of SystemC-based VPs at the ESL | |
| Kapular et al. | Testing of Model Verifier within Software Development in Automotive Industry | |
| van Blommestein | Addressing Safety Critical FPGA Designs | |
| CN116820992A (zh) | 一种嵌入式软件自动化测试方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |