CN113709602B - 一种芯片同步方法及相关设备 - Google Patents

Abstract

本申请为一种芯片同步方法及相关设备，实施例公开了一种光传输装置，用于多个芯片之间的同步，实现多个芯片传输的信号无损切换。该光传输装置包括：第一芯片以及第二芯片。其中，第一芯片用于向第二芯片发送信息，该信息包括数据块在第一光数据单元ODU帧中净荷区的位置信息。第二芯片用于根据接收到的信息将数据块映射到第一ODU帧，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同。实现第一芯片与第二芯片的第一ODU帧同步，有利于后续芯片的切换做好准备。

Description

一种芯片同步方法及相关设备

技术领域

本申请例涉及光通信技术领域，尤其涉及一种芯片同步方法及相关设备。

背景技术

光传输网络(optical transport network，OTN)具备大容量和低时延等优势，被广泛用于骨干或汇聚网络的数据传输，成为传送网发展的主要方向。OTN系统可以采用分布式架构和集中式架构。其中，分布式架构即线路模块、支路模块以及交叉模块在物理上是分开的，这种架构可以支持中等容量到大容量系统。集中式架构即单个芯片集成了支路、线路以及交叉功能，省去了支线路和交叉之间的互联链路，使得在中大容量系统中，集成度有很大的提升以及每比特功耗有较大的下降，同时节点时延也有较大的下降。

对于分布式架构的保护方案：利用冗余多个交叉模块，在主交叉模块故障后，由备交叉模块替换从而实现保护。而对于集中式OTN系统架构的保护并没有具体方案，分布式结构的这种保护方案并不能用于集中式架构。

发明内容

本申请提供了一种芯片同步方法及相关设备，应用于光传输网络，用于多个芯片之间的同步，实现多个芯片之间的无损切换。

本申请第一方面提供了一种光传输装置，该光传输装置包括：第一芯片以及第二芯片。其中，第一芯片用于向第二芯片发送信息，信息包括数据块在第一光数据单元ODU帧中净荷区的位置信息。第二芯片用于根据接收到的信息将数据块映射到第一ODU帧，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同。

本申请中，第一芯片用于向第二芯片发送信息，信息包括数据块在第一光数据单元ODU帧中净荷区的位置信息；第二芯片用于根据接收到的信息将数据块映射到第一ODU帧，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同，实现第一芯片与第二芯片的第一ODU帧同步，有利于后续芯片的切换做好准备。

可选地，在第一方面的一种可能的实现方式中，上述光传输装置还包括光模块。当第一芯片故障时，第一芯片还用于向光模块发送故障信息。光模块用于根据故障信息从第一芯片的第一ODU帧切换至第二芯片的第一ODU帧。该种可能的实现方式中，光模块用于根据接收到的故障信息将第一芯片切换至第二芯片，保证了光网络传输的稳定性。

可选地，在第一方面的一种可能的实现方式中，数据块包括第一芯片产生的第二ODU帧；信息还包括第一芯片中第二ODU帧的时钟信息。该种可能的实现方式中，具体限定了数据块具体为第二ODU帧，提升了方案的可实现性。

可选地，在第一方面的一种可能的实现方式中，第一芯片还用于获取第一时延值与第二时延值，第一时延值为第一芯片中第二ODU帧对应的时延值，第二时延值为第二芯片中第二ODU帧对应的时延值；当第一时延值小于第二时延值时，第一芯片还用于调低第一芯片中第二ODU帧时钟至满足第一预设条件，第一预设条件为调整后的第一芯片中第二ODU帧对应的时延值与第二芯片中第二ODU帧对应的时延值相等或调整后的第一芯片中第二ODU帧对应的时延值与第二芯片中第二ODU帧对应的时延值的差值为预设阈值。该种可能的实现方式中，为了使第一芯片与第二芯片输出的第一ODU帧一样，第一芯片还用于调整时延值至满足第一预设条件，更有利于后续的无损切换。

可选地，在第一方面的一种可能的实现方式中，第二芯片还用于获取第一时延值与第二时延值，第一时延值为第一芯片中第二ODU帧对应的时延值，第二时延值为第二芯片中第二ODU帧对应的时延值；当第一时延值大于第二时延值时，第二芯片还用于调低第二芯片中第二ODU帧时钟至满足第一预设条件，第一预设条件为调整后的第二芯片中第二ODU帧对应的时延值与第一芯片中第二ODU帧对应的时延值相等或调整后的第二芯片中第二ODU帧对应的时延值与第一芯片中第二ODU帧对应的时延值的差值为预设阈值。该种可能的实现方式中，为了使第一芯片与第二芯片输出的第一ODU帧一样，第二芯片还用于调整时延值至满足第一预设条件，更有利于后续的无损切换。

可选地，在第一方面的一种可能的实现方式中，第二芯片还用于获取缓存水线与目标水线的差值，缓存水线中的缓存包括映射缓存；第二芯片还用于根据差值调整第二ODU帧的时钟，以使得差值变小或为零。该种可能的实现方式中，第二芯片还用于调整缓存水线，为后续再次倒换做准备。

可选地，在第一方面的一种可能的实现方式中，第二芯片还用于从第一芯片的第二ODU帧时钟信息切换到第二芯片产生的第二ODU帧时钟信息。该种可能的实现方式中，切换成功后，第二芯片可以使用自身产生的第二ODU帧时钟信息，减少与第一芯片的交互，不会因为第一芯片的故障带来时钟信息不准确的问题，有利于光网络系统的稳定。

可选地，在第一方面的一种可能的实现方式中，数据块包括第一芯片调度的光服务单元OSU帧；信息还包括OSU帧的调度信息。该种可能的实现方式中，具体限定了数据块具体为OSU帧，提升了方案的可实现性。

可选地，在第一方面的一种可能的实现方式中，第一芯片还用于获取第一序号与第二序号，第一序号为第一芯片中OSU帧对应的序号，第二序号为第二芯片中OSU帧对应的序号；当第一序号大于第二序号时，第一芯片还用于控制队列暂缓调度至满足第二预设条件，第二预设条件为调整后的第一芯片中OSU帧对应的序号与第二芯片中OSU帧对应的序号相同。该种可能的实现方式中，为了使第一芯片与第二芯片输出的第一ODU帧一样，第一芯片还用于调整调度至满足预设条件，更有利于后续的无损切换。

可选地，在第一方面的一种可能的实现方式中，第二芯片还用于获取第一序号与第二序号，第一序号为第一芯片中OSU帧对应的序号，第二序号为第二芯片中OSU帧对应的序号；当第一序号小于第二序号时，第二芯片还用于控制队列暂缓调度至满足第二预设条件，第二预设条件为调整后的第二芯片中OSU帧对应的序号与第一芯片中OSU帧对应的序号相同。该种可能的实现方式中，为了使第一芯片与第二芯片输出的第一ODU帧一样，第二芯片还用于调整调度至满足预设条件，更有利于后续的无损切换。

可选地，在第一方面的一种可能的实现方式中，在完成第一芯片切换到第二芯片之后，第二芯片还用于从第一芯片的队列以及调度信息切换到第二芯片的队列以及队列的调度信息。该种可能的实现方式可以减少与第一芯片的交互，不会因为第一芯片的故障带来调度信息不准确的问题，有利于光网络系统的稳定。

本申请实施例第二方面提供了一种芯片同步方法，应用于光传输装置，光传输装置包括光模块、第一芯片以及第二芯片，方法包括：第二芯片接收第一芯片发送的信息，信息包括数据块在第一ODU帧中净荷区的位置信息。第二芯片根据信息将数据块映射到第一ODU帧，以使得光模块将传输信号从第一芯片切换至第二芯片，传输信号为光传输网络传输的信号，第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同。

本申请中，第二芯片根据接收到的信息将数据块映射到第一ODU帧，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同，实现光模块将第一芯片传输的信号无损切换至第二芯片上传输。

可选地，第一芯片所执行的方法与前述第一方面的任意可能的实现方式中第一芯片的功能类似，此处不再赘述。可选地，第二芯片所执行的方法与前述第一方面的任意可能的实现方式中第二芯片的功能类似，此处不再赘述。

本申请第三方面提供了一种光传输装置，该光传输装置包括：接收单元，用于接收第一芯片发送的信息，信息包括数据块在第一ODU帧中净荷区的位置信息。映射单元，用于根据信息将数据块映射到第一ODU帧，以使得光模块将传输信号从第一芯片切换至第二芯片，传输信号为光传输网络传输的信号，第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同。

可选地，在第三方面的一种可能的实现方式中，上述数据块包括第一芯片产生的第二ODU帧；信息还包括第一芯片中第二ODU帧的时钟信息。

可选地，在第三方面的一种可能的实现方式中，光传输装置还包括：获取单元，用于获取第一时延值与第二时延值。第一时延值为第一芯片中第二ODU帧对应的时延值，第二时延值为第二芯片中第二ODU帧对应的时延值。调整单元，用于当第一时延值小于第二时延值时，调低第一芯片中第二ODU帧时钟至满足第一预设条件，第一预设条件为调整后的第一芯片中第二ODU帧对应的时延值与第二芯片中第二ODU帧对应的时延值相等或调整后的第一芯片中第二ODU帧对应的时延值与第二芯片中第二ODU帧对应的时延值的差值为预设阈值。

可选地，在第三方面的一种可能的实现方式中，获取单元，还用于获取第一时延值与第二时延值，第一时延值为第一芯片中第二ODU帧对应的时延值，第二时延值为第二芯片中第二ODU帧对应的时延值。调整单元，还用于当第一时延值大于第二时延值时，调低第二芯片中第二ODU帧时钟至满足第一预设条件，第一预设条件为调整后的第二芯片中第二ODU帧对应的时延值与第一芯片中第二ODU帧对应的时延值相等或调整后的第二芯片中第二ODU帧对应的时延值与第一芯片中第二ODU帧对应的时延值的差值为预设阈值。

可选地，在第三方面的一种可能的实现方式中，获取单元，还用于获取缓存水线与目标水线的差值，缓存水线中的缓存包括映射缓存。调整单元，还用于根据差值调整第二ODU帧的时钟，以使得差值变小或为零。

可选地，在第三方面的一种可能的实现方式中，光传输装置还包括：切换单元，用于从第一芯片的第二ODU帧时钟信息切换到第二芯片产生的第二ODU帧时钟信息。

可选地，在第三方面的一种可能的实现方式中，数据块包括第一芯片调度的OSU帧；信息还包括OSU帧的调度信息。

可选地，在第三方面的一种可能的实现方式中，获取单元还用于获取第一序号与第二序号，第一序号为第一芯片中OSU帧对应的序号，第二序号为第二芯片中OSU帧对应的序号。调整单元还用于当第一序号大于第二序号时，控制队列暂缓调度至满足第二预设条件，第二预设条件为调整后的第一芯片中OSU帧对应的序号与第二芯片中OSU帧对应的序号相同。或者，调整单元还用于当第一序号小于第二序号时，控制队列暂缓调度至满足第二预设条件，第二预设条件为调整后的第二芯片中OSU帧对应的序号与第一芯片中OSU帧对应的序号相同。

可选地，在第三方面的一种可能的实现方式中，切换单元，还用于从第一芯片的队列以及调度信息切换到第二芯片的队列以及队列的调度信息。

本申请实施例第四方面提供了一种芯片，第一芯片包括处理器和存储器，存储器和处理器通过线路互联，存储器中存储有指令，处理器用于执行如上述第一方面或第一方面的任意可能的实现方式中第一芯片或第二芯片执行的步骤。

本申请第五方面提供了一种计算机存储介质，该计算机存储介质中存储有指令，该指令在计算机上执行时，使得计算机执行前述第二方面或第二方面的任意可能的实现方式中的方法。

本申请第六方面提供了一种计算机程序产品，该计算机程序产品在计算机上执行时，使得计算机执行前述第二方面或第二方面的任意可能的实现方式中的方法。

其中，第三至第六方面或者其中任一种可能实现方式所带来的技术效果可参见第一方面或第一方面不同可能实现的结构所带来的技术效果，此处不再赘述。

附图说明

图1为光传输网络系统的分布式架构示意图；

图2为本申请实施例中光传输网络系统的集中式架构示意图；

图3为本申请实施例中光传输网络系统的集中式架构接收处理流程示意图；

图4为本申请实施例中光传输网络系统的集中式架构发送处理流程示意图；

图5为本申请实施例中一种芯片同步方法的流程示意图；

图6为本申请实施例中ODU帧的结构示意图；

图7为本申请实施例中OSU帧的结构示意图；

图8为本申请实施例中另一种芯片同步方法的第一个流程示意图；

图9为本申请实施例中一种芯片同步方法的时延对齐的流程示意图；

图10为本申请实施例中另一种芯片同步方法的第二个流程示意图；

图11为本申请实施例中另一种芯片同步方法的时延对齐流程示意图；

图12为本申请实施例中光传输装置的第一个结构示意图；

图13为本申请实施例中光传输装置第二个结构示意图；

图14为本申请实施例中光传输装置第三个结构示意图；

图15为本申请实施例中芯片的一个结构示意图。

具体实施方式

本申请实施例提供了一种芯片同步方法及相关设备，应用于光传输网络，用于多个芯片之间的同步，实现多个芯片之间的无损切换。

下面结合本申请实施例中的附图对本发明实施例进行描述。本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本发明。

下面结合附图对本申请实施例进行的描述，本领域普通技术人员可知，随着技术的发展和新场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本申请的实施例中对相同属性的对象在描述时所采用的区分方式。此外，术语“包括”及其变形意图在于覆盖不排他的包含，以便包含一系列单元的过程、方法、系统、产品或设备不必限于那些单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它单元。

光传输网络是由一组通过光纤链路连接在一起的光网元组成的网络，能够提供基于光通道的客户信号的传送、复用、路由、管理、监控以及保护。在数据层上，采用数据包封技术，客户层的业务数据经过相应的适配处理(扰码/解扰码、速率适配等)映射到光净荷单元(optical payload unit，OPU)，光数据单元(optical data unit，ODU)包括OPU和ODU开销；光传输单元(optical transport unit，OTU)包括ODU、OTU开销以及前向纠错编码。

OTN系统可以采用分布式架构和集中式架构，下面分别进行描述。

图1为光传输网络系统的分布式架构示意图。如图1所示，该分布式架构包括：光模块、线路单元、交叉单元1和交叉单元2。其中，光模块单元用于光信号与电信号的转换；线路单元用于传输业务；交叉单元1以及交叉单元2用于业务的交换以及调度；线路单元包括成帧器。该分布式架构中设备级保护在交叉单元内实现，可以通过多个冗余的交叉单元来实现设备级保护，即当交叉单元1故障时，由交叉单元2替换以实现保护。

OTN系统常常采用如图1所示的分布式架构，即线路单元和交叉单元在物理上分开。这种架构可以支持从中等容量到大容量系统。但是，这种系统由于各个单元之间需要高速接口互连，随着芯片工艺的进步，系统容量越来越大。高速互连接口越来越多，系统功耗越来越大，造成集成度难以进一步提升和每比特功耗难以下降。

因此，本申请实施例提供一种OTN系统的集中式架构，如图2所示，该集中式架构包括：光模块、第一芯片以及第二芯片。其中，光模块用于电信号与光信号之间的转化；第一芯片与第二芯片用于低阶ODU到高阶ODU的转换，包括映射、复接等。

本申请实施例对第一芯片和第二芯片的数量不做限定。

为了方便描述集中式架构的原理，下面通过图3与图4进行说明。图3为本申请实施例中光传输网络系统的集中式架构接收处理流程示意图。

OTN接口类型包括光通路传输单元k(Optical Transpotr Unit k，OTUk)(1接口或3接口)、光传输单元Cn(Optical Transport Unit-Cn，OTUCn)(3接口或1接口)、弹性光传输网络(Flexible Optical Transport Network，FlexO)(2接口)。其中，OTUk是一个包括一个4行×4080列的数据帧，其中包括256列被分配用来包括一个前向纠错码(FEC)，并以不同的比特率进行操作，其比特率由k的值表示。OTUCn信号包括n个交错的4行×3824列帧，以n倍OTUC表示的基本速率运行。FlexO是可变速率的传送容器光通道数据单元。

对于图3的接收处理流程包括第一级解映射处理、第二级解映射处理、第三级解映射处理以及第四级解映射处理。其中，第一级解映射处理包括：第一级解映射单元解映射处理FlexO，以恢复得到ODUCn。第二级解映射处理包括：第二级解映射单元解复接/解映射处理高阶ODUk、ODUCn，恢复出低阶的ODUj。第三级解映射处理包括：第三级解映射单元解复接/解映射处理ODUj，恢复出低阶ODUi。第四级解映射处理包括：第四级解映射单元解复接/解映射处理ODUi，恢复出光服务单元(optical service unit，OSU)帧(即定长切片或包)，例如，OSU帧可以是OSUflex帧。

当然，集中式OTN的接收处理流程可以包括第一级、第二级、第三级以及第四级解映射处理，也可以包括第一级、第二级以及第三级解映射处理，也可以包括第二级与第三级解映射处理，还可以包括第四级解映射处理等，具体此处不做限定。

图4为本申请实施例中光传输网络系统的集中式架构发送处理流程示意图。对于图4的发送处理流程包括第四级映射处理、第三级映射处理、第二级映射处理以及第一级映射处理。其与图3所示的接收处理流程相对应。其中，第四级映射处理包括：第四级映射单元复接/映射处理定长切片或包(即OSUflex帧)，以得到ODUi。第三级映射处理包括：第三级映射单元复接/映射处理ODUi，以得到ODUj。第二级映射处理包括：第二级映射单元复接/映射处理ODUj，以得到高阶ODUk、ODUCn。第一级映射处理包括：第一级映射单元映射处理ODUCn，以得到FlexO。

当然，集中式OTN的接收处理流程可以包括第一级、第二级、第三级以及第四级映射处理，也可以包括第一级、第二级以及第三级映射处理，也可以包括第二级与第三级映射处理，还可以包括第四级映射处理等，具体此处不做限定。

集中式系统即单个芯片集成了支路、线路和交叉功能，省去了支线路和交叉之间的互连链路，使得在中大容量系统中，集成度有很大的提升以及每比特功耗有较大的下降，同时节点时延也有较大的下降。而集中式OTN设备保护的核心是要求主备单板中各级映射处理生成的ODU帧完全一样，在光模块内只需要使用OTUk、OTUCn、FlexO帧头或复帧头完成对齐后进行切换，完成无损保护倒换。

下面结合图2至图4的网络框架及处理流程，对本申请实施例中的芯片同步方法进行描述。图5为本申请实施例中一种芯片同步方法的一个实施例。该方法包括如下步骤。

步骤501、第一芯片向第二芯片发送信息。

可选地，本申请实施例中的第一ODU帧为高阶ODU帧，第二ODU帧为低阶ODU帧。

本申请实施例中的数据块有多种情况，下面分别描述。

第一种、数据块包括低阶ODU帧，信息包括第一芯片中低阶ODU帧的时钟信息以及低阶ODU帧在高阶ODU帧中净荷区的位置信息。第一芯片根据自身产生的低阶ODU帧信息生成高阶ODU帧，第一芯片向第二芯片发送第一芯片中低阶ODU帧的时钟信息以及低阶ODU帧在高阶ODU帧中净荷区的位置信息。该位置信息可以是字节标号。

示例性地，图6为本申请实施例中ODU帧的一种结构示意图。其中，ODU帧为4×3824数据帧结构，包括开销区和净荷区。本申请对ODU帧的具体结构不做限定。

第二种、数据块包括第一芯片调度的OSU帧(定长切片或数据包)，信息包括第一芯片的队列信息以及该OSU帧的调度信息。第一芯片使用自身的队列以及调度信息调度出OSU帧，并用该帧映射得到高阶ODU帧，第一芯片向第二芯片发送第一芯片的队列信息、该队列中OSU帧的调度信息以及该帧在高阶ODU帧中净荷区的位置信息。其中，该定长切片或数据包可以是OSU帧。

示例性地，图7为本申请实施例中OSU帧的一种结构示意图。其中，OSU帧可以为OSUflex帧，为定长数据块，包括通用开销、专用开销、校验以及净荷区。OSUflex帧可以为192字节，校验可以是循环冗余校验(cyclic redundancy check，CRC)。图7所示OSU帧只是举例，OSU帧的具体结构此处不做限定。

步骤502、第二芯片根据信息将数据块映射到第一ODU帧。

第一种情况的具体流程可以参考图8。如图8所示，第二芯片获取第一芯片中低阶ODU帧的时钟信息以及低阶ODU帧在高阶ODU帧中净荷区的位置信息之后，第二芯片不使用自身的低阶ODU帧时钟信息进行映射，第二芯片利用第一芯片的低阶ODU帧时钟信息以及该低阶ODU帧在高阶ODU帧中的位置信息生成与第一芯片相同的高阶ODU帧。

该位置信息可以是帧头的的位置信息，由于ODU帧是固定帧结构，得到帧头的位置即能确定其他所有数据位置。帧头的位置信息为其在高阶净荷区具体位置，净荷区具体位置按字节单位从净荷区帧第一个字节连续编号到最后一个字节。

低阶ODU帧映射到高阶ODU帧的过程：根据低阶ODU帧时钟信息中的Cm以及CnD，通过通用映射规程(generic mapping procedure，GMP)或异步映射(asynchronous mappingprocedure，AMP)等方式完成映射。具体可以是：第二芯片根据GMP映射图案和帧头位置信息，将低阶ODU帧数据按1字节或16字节分配到高阶ODU帧指定净荷区。

为了第二芯片得到的高阶ODU帧与第一芯片的高阶ODU帧相同，本申请还采用延时对称处理，请参考图8以及图9，具体操作如下。

第一芯片与第二芯片采用相同的时标帧头进行同步，该时标可以用绝对时间表示，步长可以根据实际需要设置，例如2纳秒，时标帧头有效时标值为零。

在第一芯片与第二芯片中解映射单元得到低阶ODU帧之后，分别在低阶ODU帧的帧头或复帧头位置上打上时标，该时标随低阶ODU帧一起传输，第一芯片在映射点(映射处理之前)计算时标信息与第一芯片的本地时标信息之间差值，得到第一时延值。第二芯片在映射点(映射处理之前)计算时标信息与第二芯片的本地时标信息之间差值，得到第二时延值。第一芯片向第二芯片发送第一时延值，第二芯片向第一芯片发送第二时延值，以使得两个芯片都感知第一时延值与第二时延值。

根据第一时延值与第二时延值的大小分为两种情况，下面分别描述。

1、当第一时延值小于第二时延值时，延时对称处理分为多种处理情况：

1.1、第一芯片调低低阶ODU帧时钟至满足第一预设条件，第一预设条件为调整后的第一芯片中第二ODU帧对应的时延值与第二芯片中第二ODU帧对应的时延值相等或调整后的第一芯片中第二ODU帧对应的时延值与第二芯片中第二ODU帧对应的时延值的差值为预设阈值。

第一芯片调低第一芯片的低阶ODU帧，映射处理模块数据水线上升，通过反压方式抬高调整的数据缓存水线，持续调整至满足第一预设条件。

1.2、第一芯片只将ODU帧写入缓存，但不输出，直至满足第一预设条件。

2、当第一时延值大于第二时延值时，延时对称处理分为多种处理情况：

2.1第二芯片调低低阶ODU帧时钟至满足第一预设条件，即调整后的第二芯片中第二ODU帧对应的时延值与第一芯片中第二ODU帧对应的时延值相等或调整后的第二芯片中第二ODU帧对应的时延值与第一芯片中第二ODU帧对应的时延值的差值为预设阈值。

第二芯片调低低阶ODU帧，映射处理模块数据水线上升，通过反压方式抬高调整的数据缓存水线，持续调整至满足第一预设条件。

2.2、第二芯片只将ODU帧写入缓存，但不输出，直至满足第一预设条件。

本申请实施例中的预设阈值根据实际需要设置，可以是缓存深度的二分之一，还可以是缓存深度的四分之一等，具体此处不做限定。

第二种情况的具体流程可以参考图10。如图10所示，第二芯片获取第一芯片的队列信息、该队列的调度信息以及该OSU帧在高阶ODU帧中净荷区的位置信息之后，第二芯片不使用自身的队列以及调度信息，第二芯片利用第一芯片的队列信息、调度信息以及位置信息生成与第一芯片相同的高阶ODU帧。该位置信息可以是定长块标号。

位置信息的产生方式可以是：以高阶ODU帧帧头或复帧头为边界，净荷区按定长块标号，从帧头或复帧头所在的块开始标号，从0开始按加1步长顺序标号直到帧或复帧尾，每个块承载一个定长切片或包。

为了第二芯片得到的高阶ODU帧与第一芯片的高阶ODU帧相同，本申请还采用延时对称处理，请参考图10以及图11，具体操作如下。

对帧时标采用序列号，每个业务流独立产生序列号。从ODU帧净荷区解映射出定长切片或数据包时，每个业务流从帧头或复帧头位置开始，每接收一个定长切片或数据包序列号加1。可选地，OSU的序列号可以参考ODU帧头或复帧头。序列号在业务源点产生，在延时对称位置获取第一序号与第二序号进行比较，产生延时差和延时差相位信息。

在第一芯片与第二芯片中解映射单元得到OSU帧之后，分别在低阶ODU帧的帧头或复帧头位置上打上时标序列号(也可以称为序列号)，该序列号随帧一起传输，第一芯片在映射点(映射处理之前)获取第一序列号。第二芯片在映射点(映射处理之前)获取第二序列号。第一芯片向第二芯片发送第一序列号，第二芯片向第一芯片发送第二序列号，以使得两个芯片都感知第一序列号与第二序列号。根据第一序号与第二序号的大小分为两种情况，下面分别描述。

1、当第一序号大于第二序号时，延时对称处理分为多种处理情况：

1.1、第一芯片控制队列不进行调度至满足第二预设条件，第二预设条件为调整后的第一芯片中帧对应的序号与第二芯片中帧对应的序号相同。具体可以是第一芯片控制队列暂缓调度业务，即由空闲(IDLE)取代，直至两个序列号相同。

1.2、第一芯片只将OSU帧写入缓存，但不输出，直至满足第二预设条件。

2、当第一序号小于第二序号时，延时对称处理分为多种处理情况：

2.1、第二芯片控制队列不进行调度至满足第二预设条件，即调整后的第二芯片中帧对应的序号与第一芯片中帧对应的序号相同。

2.2、第二芯片只将OSU帧写入缓存，但不输出，直至满足第二预设条件。

高阶同步可以采用：第一芯片与第二芯片按OTN标准协议自振产生高阶ODU帧结构。通过外部提供同一帧头或复帧头复位ODU帧计数器实现ODU帧同步。

步骤503、第一芯片向光模块发送故障信息。

第一芯片对电压、时钟质量、温度和业务自身告警检测等进行监测，如果发生异常就认定第一芯片故障，并将故障信息通知光模块。例如，第一芯片可以通过硬件管脚向光模块发送故障信息。第一芯片也可以通过OTUK、OTUCn以及FlexO的开销通知光模块。还可以通过软件通知光模块。具体通知光模块的方式，此处不做限定。

步骤504、光模块从第一芯片的第一ODU帧切换至第二芯片的第一ODU帧。

光模块从第一芯片的第一ODU帧切换至第二芯片的第一ODU帧，即完成切换过程。

可选地，第一芯片在发生故障时，才触发光模块切换的步骤。

可选地，在切换完成后，对于第一种情况，为了下次切换做准备，第二芯片获取缓存水线与目标水线的差值，该缓存水线中的缓存包括映射缓存。低阶ODU帧时钟处理模块获取该差值，其作用到时钟数字锁相环上，微调低阶ODU帧时钟，以使得差值变小或为零。本申请实施例中的目标水线根据实际需要设置，具体此处不做限定。

可选地，对于第一种情况，第二芯片切换到自身产生低阶ODU帧时钟信息，不再依赖第一芯片。对于第二种情况，第二芯片切换到自身队列和调度信息，不再依赖第一芯片。

第一芯片是主芯片，第二芯片是备用芯片；或者第一芯片是备用芯片，第二芯片是主芯片；或者第一芯片与第二芯片都是备用芯片，具体此处不做限定。

本申请实施例中，第二芯片通过接收第一芯片的信息，并根据信息生成与第一芯片一致的第一ODU帧，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同，实现第一芯片与第二芯片的第一ODU帧同步，有利于后续芯片的切换做好准备。

上面对本申请实施例中的芯片同步方法进行了描述，下面对本申请实施例中的光传输装置进行描述，图12为本申请实施例中光传输装置的第一个结构示意图。该装置包括：接收单元1201以及映射单元1202。本实施例中，光传输装置中各单元还可以执行图2至图5以及图8至图11所示实施例中描述的其他针对第二芯片的可选步骤，此处不再赘述。例如，接收单元1201用于执行步骤501，映射单元1202用于执行步骤502。

本实施例中，映射单元1202用于根据接收单元1201接收到的信息将数据块映射到第一ODU帧，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同，实现第一芯片与第二芯片的第一ODU帧同步，有利于后续芯片的切换做好准备。

图13为本申请实施例中光传输装置第二个实施例包括：接收单元1301、映射单元1302、获取单元1303、调整单元1304、切换单元1305。本实施例中，光传输装置中各单元所执行的操作与前述图2至图5以及图8至图11所示实施例中描述的类似，此处不再赘述。例如，映射单元1302用于根据接收单元1301接收到的信息将数据块映射到第一ODU帧，调整单元1304用于调整第一芯片与第二芯片的时延差值或时延序号，以使得第二芯片输出的第一ODU帧与第一芯片输出的第一ODU帧相同，实现第一芯片与第二芯片的第一ODU帧同步，有利于后续芯片的切换做好准备。

图14为本申请实施例中光传输装置第三个实施例。该装置包括：第一芯片1401和第二芯片1402。其中，第一芯片1401用于向第二芯片1402发送信息，信息包括数据块在第一光数据单元ODU帧中净荷区的位置信息；第二芯片1402用于根据接收到的信息将数据块映射到第一ODU帧，以使得第二芯片1402输出的第一ODU帧与第一芯片1401输出的第一ODU帧相同。

可选地，光传输装置还包括光模块1403，当第一芯片1401故障时，第一芯片1401还用于向光模块1403发送故障信息。光模块1403用于根据故障信息从第一芯片1401的第一ODU帧切换至第二芯片1402的第一ODU帧。

可选地，数据块包括第一芯片1401产生的第二ODU帧；信息还包括第一芯片1401中第二ODU帧的时钟信息。

可选地，第一芯片还可以用于执行图2至图5以及图8至图11中涉及到可选的第一芯片执行的方法，此处不再赘述。可选地，第二芯片还可以用于执行图2至图5以及图8至图11中涉及到可选的第二芯片执行的方法，此处不再赘述。

本申请中通过两个芯片交互信息以实现第一芯片1401与第二芯片1402的第一ODU帧同步，有利于后续芯片的切换做好准备。

图15为本申请实施例还提供一种芯片。该芯片1500可以包括一个或一个以上处理器1501和存储器1502，该存储器1502中存储有一个或一个以上的应用程序或数据。其中，存储器1502可以是易失性存储或持久存储。存储在存储器1502的程序可以包括一个或一个以上模块，每个模块可以包括芯片1500中的一系列指令操作。更进一步地，处理器1501可以设置为与存储器1502通信，执行存储器1502中的一系列指令操作。处理器1501用于执行前述图2至图5、图8至图11以及图14所示实施例中第一芯片或第二芯片所执行的操作，具体此处不再赘述。

芯片1500还可以包括一个或一个以上收发器1503，和/或，一个或一个以上操作系统，例如Windows ServerTM，Mac OS XTM，UnixTM，LinuxTM，FreeBSDTM等。处理器1501、存储器1502以及收发器1503可以通过线路互联。芯片1500还可以与单板上的一个或一个以上电源相连。

本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (22)

1.一种光传输装置，其特征在于，所述光传输装置应用于集中式光传输网络OTN架构，所述光传输装置包括第一芯片以及第二芯片；其中，所述第一芯片用于向所述第二芯片发送信息，所述信息包括数据块在第一光数据单元ODU帧中净荷区的位置信息，所述第一ODU帧相对于所述数据块对应的帧为高阶ODU帧；

所述第二芯片用于根据接收到的所述信息将所述数据块映射到第一ODU帧，以使得所述第二芯片输出的第一ODU帧与所述第一芯片输出的第一ODU帧相同。

2.根据权利要求1所述的光传输装置，其特征在于，所述光传输装置还包括光模块，当所述第一芯片故障时，所述第一芯片还用于向所述光模块发送故障信息；

所述光模块用于根据所述故障信息从所述第一芯片的第一ODU帧切换至所述第二芯片的第一ODU帧。

3.根据权利要求1所述的光传输装置，其特征在于，所述数据块包括所述第一芯片产生的第二ODU帧；所述信息还包括所述第一芯片中所述第二ODU帧的时钟信息。

4.根据权利要求3所述的光传输装置，其特征在于，所述第一芯片还用于获取第一时延值与第二时延值，所述第一时延值为所述第一芯片中第二ODU帧对应的时延值，所述第二时延值为所述第二芯片中第二ODU帧对应的时延值；

当所述第一时延值小于所述第二时延值时，所述第一芯片还用于调低所述第一芯片中所述第二ODU帧时钟至满足第一预设条件，所述第一预设条件为调整后的所述第一芯片中第二ODU帧对应的时延值与所述第二芯片中第二ODU帧对应的时延值相等或调整后的所述第一芯片中第二ODU帧对应的时延值与所述第二芯片中第二ODU帧对应的时延值的差值为预设阈值。

5.根据权利要求3所述的光传输装置，其特征在于，所述第二芯片还用于获取第一时延值与第二时延值，所述第一时延值为所述第一芯片中第二ODU帧对应的时延值，所述第二时延值为所述第二芯片中第二ODU帧对应的时延值；

当所述第一时延值大于所述第二时延值时，所述第二芯片还用于调低所述第二芯片中所述第二ODU帧时钟至满足第一预设条件，所述第一预设条件为调整后的所述第二芯片中第二ODU帧对应的时延值与所述第一芯片中第二ODU帧对应的时延值相等或调整后的所述第二芯片中第二ODU帧对应的时延值与所述第一芯片中第二ODU帧对应的时延值的差值为预设阈值。

6.根据权利要求3至5中任一项所述的光传输装置，其特征在于，所述第二芯片还用于获取缓存水线与目标水线的差值，所述缓存水线中的缓存包括映射缓存；

所述第二芯片还用于根据所述差值调整第二ODU帧的时钟，以使得所述差值变小或为零。

7.根据权利要求3至5中任一项所述的光传输装置，其特征在于，所述第二芯片还用于从所述第一芯片的所述第二ODU帧时钟信息切换到所述第二芯片产生的第二ODU帧时钟信息。

8.根据权利要求3所述的光传输装置，其特征在于，所述数据块包括所述第一芯片调度的光服务单元OSU帧；所述信息还包括所述OSU帧的调度信息。

9.根据权利要求8所述的光传输装置，其特征在于，所述第一芯片还用于获取第一序号与第二序号，所述第一序号为所述第一芯片中OSU帧对应的序号，所述第二序号为所述第二芯片中OSU帧对应的序号；

当所述第一序号大于所述第二序号时，所述第一芯片还用于控制队列暂缓调度至满足第二预设条件，所述第二预设条件为调整后的第一芯片中OSU帧对应的序号与所述第二芯片中OSU帧对应的序号相同。

10.根据权利要求8所述的光传输装置，其特征在于，所述第二芯片还用于获取第一序号与第二序号，所述第一序号为所述第一芯片中OSU帧对应的序号，所述第二序号为所述第二芯片中OSU帧对应的序号；

当所述第一序号小于所述第二序号时，所述第二芯片还用于控制队列暂缓调度至满足第二预设条件，所述第二预设条件为调整后的第二芯片中OSU帧对应的序号与所述第一芯片中OSU帧对应的序号相同。

11.根据权利要求8至10中任一项所述的光传输装置，其特征在于，在完成所述第一芯片切换到所述第二芯片之后，所述第二芯片还用于从所述第一芯片的队列以及所述调度信息切换到所述第二芯片的队列以及队列的调度信息。

12.一种芯片同步方法，其特征在于，应用于光传输装置，所述光传输装置应用于集中式光传输网络OTN架构，所述光传输装置包括光模块、第一芯片以及第二芯片，所述方法包括：

所述第二芯片接收所述第一芯片发送的信息，所述信息包括数据块在第一ODU帧中净荷区的位置信息；

所述第二芯片根据所述信息将所述数据块映射到第一ODU帧，以使得所述光模块将传输信号从所述第一芯片切换至所述第二芯片，所述传输信号为所述光传输网络传输的信号，所述第二芯片输出的第一ODU帧与所述第一芯片输出的第一ODU帧相同，所述第一ODU帧为高阶ODU帧。

13.根据权利要求12所述的方法，其特征在于，所述数据块包括所述第一芯片产生的第二ODU帧；所述信息还包括所述第一芯片中所述第二ODU帧的时钟信息。

14.根据权利要求13所述的方法，其特征在于，所述方法还包括：

所述第一芯片获取第一时延值与第二时延值，所述第一时延值为所述第一芯片中第二ODU帧对应的时延值，所述第二时延值为所述第二芯片中第二ODU帧对应的时延值；

当所述第一时延值小于所述第二时延值时，所述第一芯片调低所述第一芯片的第二ODU帧时钟至满足第一预设条件，所述第一预设条件为调整后的所述第一芯片中第二ODU帧对应的时延值与所述第二芯片中第二ODU帧对应的时延值相等或调整后的所述第一芯片中第二ODU帧对应的时延值与所述第二芯片中第二ODU帧对应的时延值的差值为预设阈值。

15.根据权利要求13所述的方法，其特征在于，所述方法还包括：

所述第二芯片获取第一时延值与第二时延值，所述第一时延值为所述第一芯片中第二ODU帧对应的时延值，所述第二时延值为所述第二芯片中第二ODU帧对应的时延值；

当所述第一时延值大于所述第二时延值时，所述第二芯片调低所述第二芯片中所述第二ODU帧时钟至满足第一预设条件，所述第一预设条件为调整后的所述第二芯片中第二ODU帧对应的时延值与所述第一芯片中第二ODU帧对应的时延值相等或调整后的所述第二芯片中第二ODU帧对应的时延值与所述第一芯片中第二ODU帧对应的时延值的差值为预设阈值。

16.根据权利要求13至15中任一项所述的方法，其特征在于，所述方法还包括：

所述第二芯片获取缓存水线与目标水线的差值，所述缓存水线中的缓存包括映射缓存；

所述第二芯片根据所述差值调整第二ODU帧的时钟，以使得所述差值变小或为零。

17.根据权利要求13至15中任一项所述的方法，其特征在于，所述方法还包括：

在完成所述第一芯片切换到所述第二芯片之后，所述第二芯片从所述第一芯片的所述第二ODU帧时钟信息切换到所述第二芯片产生的第二ODU帧时钟信息。

18.根据权利要求12所述的方法，其特征在于，所述数据块包括所述第一芯片调度的OSU帧；所述信息还包括所述OSU帧的调度信息。

19.根据权利要求18所述的方法，其特征在于，所述方法还包括：

所述第一芯片获取第一序号与第二序号，所述第一序号为所述第一芯片中OSU帧对应的序号，所述第二序号为所述第二芯片中OSU帧对应的序号；

当所述第一序号大于所述第二序号时，所述第一芯片控制队列暂缓调度至满足第二预设条件，所述第二预设条件为调整后的第一芯片中OSU帧对应的序号与所述第二芯片中OSU帧对应的序号相同。

20.根据权利要求18所述的方法，其特征在于，所述方法还包括：

所述第二芯片获取第一序号与第二序号，所述第一序号为所述第一芯片中OSU帧对应的序号，所述第二序号为所述第二芯片中OSU帧对应的序号；

当所述第一序号小于所述第二序号时，所述第二芯片控制队列暂缓调度至满足第二预设条件，所述第二预设条件为调整后的第二芯片中OSU帧对应的序号与所述第一芯片中OSU帧对应的序号相同。

21.根据权利要求18至20中任一项所述的方法，其特征在于，所述方法还包括：

在完成所述第一芯片切换到所述第二芯片之后，所述第二芯片从所述第一芯片的队列以及所述调度信息切换到所述第二芯片的队列以及队列的调度信息。

22.一种芯片，其特征在于，包括：处理器和存储器，其中，所述处理器和所述存储器通过线路互联；所述处理器调用所述存储器中的程序代码用于执行如权利要求12至21中任意一项所述第一芯片或第二芯片处理信息的步骤。

Images