CN113702880B - 一种磁电阻传感器芯片 - Google Patents

Abstract

一种磁电阻传感器芯片，包括：第一、第二磁感应单元，感应单元均包括连接成惠斯通电桥的磁电阻单元，其中两个磁电阻单元被软磁材料屏蔽；罩在第二磁感应单元之外的导体罩，导体罩和第二磁感应单元由绝缘材料隔开；与第二磁感应单元的输出端相连的反馈调节电路；与反馈调节电路相连的导体，导体上的电流方向和磁电阻单元的磁敏感方向相垂直，第二磁感应单元与反馈调节电路及导体组成闭环零磁通电路；第一、第二磁感应单元位于导体的同一侧且与导体间的距离相同，能够感应外磁场的磁电阻单元在导体所在平面上的投影位于导体在其所在平面上的投影内。本发明的磁电阻传感器芯片在高频磁场的应用中具有对来自低频磁场的抗干扰能力，拥有更精准的输出。

Description

一种磁电阻传感器芯片

技术领域

本发明属于传感器芯片技术领域，尤指涉及一种磁电阻传感器芯片。

背景技术

近年来，基于GMR或TMR效应的磁电阻传感器逐步取代霍尔传感器，占据了该领域的市场。尤其是基于TMR效应制成的磁电阻传感器芯片，其可以准确感知磁场的变化并转成电压信号对外输出，且具有体型小、成本低、功耗低、集成度高、响应频率高和灵敏度高等特性，已广泛应用于磁盘读取磁头、非易失性随机存储器中，相关的磁传感器在各行各业中展现了良好的应用前景。但是，当磁电阻传感器在高频磁场（f＞100kHz）场景下应用时，如果有来自于低频信号源的干扰，会导致传感器芯片产生较大的磁噪声，且低频信号与高频信号的叠加也会导致传感器芯片的输出信号不能准确反应高频信号的实际输出，从而使得传感器芯片的测量精度变低、测量数据不准。

发明内容

本发明的目的在于提供一种可以防止低频背景干扰的磁电阻传感器芯片。

为了实现上述目的，本发明采取如下的技术解决方案：

一种磁电阻传感器芯片，包括：第一磁感应单元，所述第一感应单元包括连接成惠斯通电桥的磁电阻单元，所述磁电阻单元中有两个磁电阻单元被软磁材料屏蔽、不能感应外磁场，另外两个磁电阻单元能够感应外磁场；第二磁感应单元，所述第二磁感应单元的结构和所述第一磁感应单元的结构相同；导体罩，所述导体罩罩在所述第二磁感应单元之外，所述导体罩和所述第二磁感应单元之间由绝缘材料隔开；与所述第二磁感应单元的输出端相连的反馈调节电路；与所述反馈调节电路相连的导体，所述导体上的电流方向和所述磁电阻单元的磁敏感方向相垂直，所述第二磁感应单元与所述反馈调节电路及所述导体组成闭环零磁通电路；所述第一磁感应单元和所述第二磁感应单元位于所述导体的同一侧，且所述第一磁感应单元和所述第二磁感应单元与所述导体间的距离相同。

进一步的，能够感应外磁场的磁电阻单元在所述导体所在平面上的投影位于所述导体在其所在平面上的投影内。

进一步的，所述第一磁感应单元包括4个连接形成半桥结构的惠斯通电桥的磁电阻单元以及与外部电源相连的供电端子和用于输出信号的输出端子；所述导体为线圈，所述磁电阻单元在所述线圈所在平面上的投影位于所述线圈在其所在平面上的投影内，且没有被软磁材料屏蔽的两个磁电阻单元和被软磁材料屏蔽的两个磁电阻单元分别位于所述线圈的中心线的两侧；所述第二磁感应单元和所述第一磁感应单元与所述线圈间的相对位置关系相同。

进一步的，所述第一磁感应单元和所述第二磁感应单元采用磁控溅射成膜工艺在同一晶圆上一次形成。

进一步的，所述线圈为分布在同一平面上的多匝线圈，线间距一致，每匝线圈的厚度与宽度一样。

进一步的，所述线圈为单根金属线以等间距环绕在同一个平面上而成。

进一步的，所述导体罩的厚度为2～50μm。

进一步的，所述软磁材料为Fe、Co、Ni或其合金；和/或所述导体罩的材料为金或铜或银。

进一步的，所述反馈调节电路为ASIC芯片。

进一步的，所述磁电阻单元为TMR单元或GMR单元。

进一步的，所述磁电阻传感器芯片的工作磁场频率大于100kHz。

由以上技术方案可知，本发明通过设置两个磁感应单元，一个磁感应单元设置于导体罩内，并反馈调节电路及线圈组成闭环零磁通电路，利用低电阻良导体的高频磁场屏蔽效应结合闭环电路的零磁通原理，被导体罩于其中的磁感应单元不能感应高频磁场、只能感应低频磁场，从而使得包含该被导体罩于其内的磁感应单元的零磁通回路只对低频磁场起作用，并可以抵消同一空间内的另一磁感应单元的低频磁场，实现了磁电阻传感器芯片在高频磁场的应用中可以具备对来自低频磁场的抗干扰能力，使得传感器芯片拥有更精准的输出，从而具有更为广泛的应用。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例或现有技术描述中所需要使用的附图做简单介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为良导体对高频磁场屏蔽的原理示意图；

图2为本发明磁电阻传感器芯片的结构示意图；

图3为磁电阻传感器芯片防低频干扰的原理示意图；

图4为本发明实施例磁感应单元和线圈的设置示意图；

图5为磁感应单元和导体罩及线圈的位置示意图；

图6为本发明感应单元和线圈另一种实施方式的设置示意图。

具体实施方式

下面结合附图对本发明进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的附图会不依一般比例做局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。需要说明的是，附图采用简化的形式且均使用非精准的比例，仅用以方便、清晰地辅助说明本发明实施例的目的。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量；术语“正”、“反”、“底”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

变化的磁场穿过导体时会在导体中产生涡旋状的电流，该电流能产生磁场。如图1所示，当高频磁场N在其传输方向上遇到由金属等良导体制成的平板Q时，平板Q表面会产生涡电流I，该涡电流I会产生一反向磁场N’，该反向磁场N’会对入射磁场，即高频磁场N进行抑制。当平板Q的厚度在一定范围内时，由涡电流I产生的反向磁场N’可以和入射磁场（高频磁场N）完全抵消，从而使得高频磁场N不能穿透平板Q。基于此，本发明利用平板状导体的该特性，将导体制成一导体罩，罩在磁感应单元的外围，使得被导体罩罩于其中的磁感应单元不能感应高频磁场、只能感应低频磁场，从而使得包含该被导体罩于其内的磁感应单元的零磁通回路只对低频磁场起作用，并抵消同一空间内的另一磁感应单元的低频磁场，实现高频磁场信号输出的目的。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

如图2所示，本实施例的磁电阻传感器芯片包括第一磁感应单元1、第二磁感应单元2、反馈调节电路3、导体罩4以及导体5，本实施例的导体5为线圈，第一磁感应单元1和第二磁感应单元2均位于导体5的同一侧，且对称设置，以图1所示方向为例，第一磁感应单元1和第二磁感应单元2均位于导体5的下方，两者与导体5之间的相对位置关系相同，从而导体5对两个磁感应单元具有相同的影响。第一磁感应单元1和第二磁感应单元2均可采集磁场信息，且两者结构相同。导体罩4罩设于第二磁感应单元2的外围，第二磁感应单元2与反馈调节电路3及导体5依次相连，组成闭环零磁通电路，通过该闭环零磁通电路，外部的低频磁场信号在第一磁感应单元1和第二磁感应单元2处可以被抵消，从而使得第一磁感应单元1只能接收到高频磁场信号，并输出高频信号。本发明的反馈调节电路为常规的磁平衡电路中使用的反馈调节电路，优选采用ASIC芯片。

如图3所示，第二磁感应单元2的外围罩有导体罩4时，当耦合有低频磁场信号的高频磁场信号经过导体罩4时，高频磁场信号不能通过导体罩4，从而第二磁感应单元2只能感应到低频磁场信号。第二磁感应单元2接收到低频磁场信号后，产生相应的电压信号输出给反馈调节电路（ASIC），反馈调节电路对第二磁感应单元2输出的电压信号进行处理，并产生反馈电流输出至导体5，导体5上的反馈电流在第二磁感应单元2处产生一个与原低频磁场信号方向相反的反馈磁场，经过反馈调节电路的反馈调节，当第二磁感应单元2处的反馈磁场与原低频磁场完全抵消时，第二磁感应单元2处于零磁通状态，此时第二磁感应单元2、反馈调节电路与导体5构成磁平衡电路。由于第一磁感应单元1结构与第二磁感应单元2相同，其与导体5的相对位置也和第二磁感应单元2与导体5的相对位置相同，因此第一磁感应单元1所在位置处的低频磁场信号也会被导体5所产生的反馈磁场抵消，从而第一磁感应单元1只能感应到高频磁场，并向外输出高频信号。

本实施例的磁电阻传感器芯片包括第一磁感应单元1、第二磁感应单元2、反馈调节电路3、导体罩4及导体5，磁感应单元中的磁电阻单元为TMR单元。如图4所示，第一磁感应单元1包括4个TMR单元（1-1、1-2、1-3、1-4），4个TMR单元连接形成半桥结构的惠斯通电桥，4个TMR单元中有两个TMR单元被软磁材料屏蔽，对外磁场没有感应，另外两个TMR单元可以正常感应外部磁场。本实施例中，TMR单元1-3、1-4为被软磁材料屏蔽，即TMR单元1-1、1-2可以感应外磁场，TMR单元1-3、1-4不能感应外磁场。软磁材料可为Fe、Co、Ni或其合金。第一磁感应单元1还包括两个输入端子（1-5、1-6）和两个输出端子（1-7、1-8），输入端子与外部电源相连，用于为第一磁感应单元1提供工作电压，输出端子用于向外输出第一磁感应单元1感应到的磁场信号。TMR单元可以是单个隧道结，也可以由多个隧道结串联而成，构成TMR单元的隧道结的磁敏感方向均相同（图4中的y方向为隧道结的磁敏感方向）。在其他的实施例中，磁电阻单元也可为GMR单元。

本实施例中，导体5采用线圈，线圈形成一个回路，在线圈的中心线的两侧的回路中电流的方向相反，从而产生的磁场方向相反，4个TMR单元连接形成半桥结构，可以起到抵消外磁场的作用。如果4个TMR单元连接形成全桥结构，为了形成零磁通回路，需要将全桥做成两个半桥的拼接，且其中一个半桥必须翻转180°，这就必须要打线连接，既增大了上方的空间距离，而且无法一次成型，增加了工艺的复杂程度，也不利于控制生产成本，因此，4个TMR单元优选连接形成半桥结构的惠斯通电桥。

第二磁感应单元2的结构和第一磁感应单元1的结构相同，也包括了4个TMR单元（2-1、2-2、2-3、2-4），4个TMR单元连接形成半桥结构的惠斯通电桥，其中TMR单元（2-3、2-4）被软磁材料屏蔽，不能感应外磁场，TMR单元2-1、2-2可以感应外磁场。第二磁感应单元2的输入端子（2-5、2-6）和外部电源相连，输出端子（2-7、2-8）和反馈调节电路的输入端相连，将第二磁感应单元2感应到的磁场信号输出至反馈调节电路。第二磁感应单元2罩设于导体罩4内。如图5所示，导体罩4不仅覆盖第二磁感应单元2的上方，也覆盖了第二磁感应单元2的侧面，且导体罩4和第二磁感应单元2之间由绝缘材料隔开，两者间绝缘隔离。导体罩4可采用导电性良好的金属制成，如铜、银、金等，导体罩4的厚度为2～50μm。

本实施例的导体5为单根金线以等间距环绕在同一个平面上而成，金线走向为x方向，导体5上的电流方向和隧道结（磁电阻单元）的磁敏感方向相垂直。导体5具有两个回路端子（5-1、5-2），导体5通过回路端子与反馈调节电路相连。除了采用金绕制线圈外，还可以采用铜、银等良导电金属绕制线圈。第一磁感应单元1和第二磁感应单元2均位于导体5的同一侧，且两者与导体5间的相对位置（距离）相同。本实施例的TMR单元均在导体5的覆盖范围内，即TMR单元在导体5所在平面上的投影位于导体5在其所在平面上的投影内，从而导体5上反馈电流产生的磁场可以对TMR单元产生影响。

本发明的磁电阻单元传感器芯片中，第一磁感应单元1对外界磁场具有响应，第二磁感应单元2由于被导体罩4罩住，且导体罩4和第二磁感应单元2之间被绝缘物质隔开，第二磁感应单元2只能对外界低频磁场具有响应，反馈调节电路3与第二磁感应单元2相连，用于对第二磁感应单元2输出的信号进行放大和反馈，以在与其相连的导体5上产生反馈电流。第二磁感应单元2、反馈调节电路和导体5构成闭环零磁通电路。将闭环零磁通电路与导体的高频屏蔽原理相结合，为当耦合有低频磁场的高频磁场通过第二磁感应单元2时，借助导体对高频信号的屏蔽作用，使得第二磁感应单元2里的TMR单元只能感应到低频磁场，该低频磁场经过反馈调节电路的调节使得导体5产生一个与原低频磁场大小相等、方向相反的调节磁场，从而第二磁感应单元2处的磁通为零，由于第一磁感应单元1与第二磁感应单元2的结构相同且与导体5间的距离相同，感应方向一致，第一磁感应单元1处的低频磁场也被完全抵消，只能感应高频磁场，从而消除低频磁场对磁电阻单元传感器的影响。

本发明的导体5可为分布在同一平面上的多匝线圈，线间距一致，每匝导体（线圈）的厚度与宽度一样，电流方向相同的一侧的线圈总宽度大于位于其下方的磁电阻单元的宽度。本发明的磁电阻单元传感器芯片的工作磁场频率大于100kHz。

优选的，两个磁感应单元中磁电阻单元结构相同，配方一致，从而可以采用磁控溅射成膜工艺在同一片晶圆上一次形成，导体罩、线圈也可以采用标准的半导体工艺在同一片晶圆上一次成型，从而简化制备工艺。数据处理单元采用ASIC芯片一类成熟的市场产品，可将ASIC芯片与集成有磁感应单元、导体罩及线圈的晶圆一起封装在同一片芯片里，也可以将集成有磁感应单元、导体罩及线圈的芯片和ASIC芯片搭配使用，根据不同的使用场景，合理选择不同的结合方式。

作为本发明另一种替代的实施方案，如图6所示，只要对外磁场有感应的磁电阻单元被导体5覆盖即可，前述实施例里磁感应单元中的磁电阻单元（TMR单元），包括被软磁材料屏蔽的磁电阻单元和没有被软磁材料屏蔽的磁电阻单元均被导体5所覆盖，而对于被软磁材料屏蔽的磁电阻单元来说，因为其被软磁材料屏蔽后对外磁场没有感应，因此是否处于被导体5所覆盖的范围内都不会对磁感应单元有影响，因此只要对外磁场有感应的磁电阻单元在导体5的覆盖范围内即可。但和图4所示结构相比，图6所示的结构中，导体5上的电流被分流了，从而会导致可调控磁场的范围变小，只适用于低频磁场量级比较小的环境。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽范围。

Claims (10)

1.一种磁电阻传感器芯片，其特征在于，包括：

第一磁感应单元，所述第一磁感应单元包括连接成惠斯通电桥的磁电阻单元，所述磁电阻单元中有两个磁电阻单元被软磁材料屏蔽、不能感应外磁场，另外两个磁电阻单元能够感应外磁场；

第二磁感应单元，所述第二磁感应单元的结构和所述第一磁感应单元的结构相同；

导体罩，所述导体罩罩在所述第二磁感应单元之外，所述导体罩和所述第二磁感应单元之间由绝缘材料隔开；

与所述第二磁感应单元的输出端相连的反馈调节电路；

与所述反馈调节电路相连的导体，所述导体上的电流方向和能够感应外磁场的所述磁电阻单元的磁敏感方向相垂直，所述第二磁感应单元与所述反馈调节电路及所述导体组成闭环零磁通电路；

所述第一磁感应单元和所述第二磁感应单元位于所述导体的同一侧，且所述第一磁感应单元和所述第二磁感应单元与所述导体间的距离相同。

2.如权利要求1所述的磁电阻传感器芯片，其特征在于：能够感应外磁场的磁电阻单元在所述导体所在平面上的投影位于所述导体在其所在平面上的投影内。

3.如权利要求2所述的磁电阻传感器芯片，其特征在于：所述第一磁感应单元包括4个连接形成半桥结构的惠斯通电桥的磁电阻单元以及与外部电源相连的供电端子和用于输出信号的输出端子；

所述导体为线圈，所述磁电阻单元在所述线圈所在平面上的投影位于所述线圈在其所在平面上的投影内，且没有被软磁材料屏蔽的两个磁电阻单元和被软磁材料屏蔽的两个磁电阻单元分别位于所述线圈的中心线的两侧；

所述第二磁感应单元和所述第一磁感应单元与所述线圈间的相对位置关系相同。

4.如权利要求1或2或3所述的磁电阻传感器芯片，其特征在于：所述导体为分布在同一平面上的多匝线圈，线间距一致，每匝线圈的厚度与宽度一样。

5.如权利要求3所述的磁电阻传感器芯片，其特征在于：所述线圈为金属线以等间距环绕在同一个平面上而成。

6.如权利要求1所述的磁电阻传感器芯片，其特征在于：所述导体罩的厚度为2～50μm。

7.如权利要求1所述的磁电阻传感器芯片，其特征在于：所述软磁材料为Fe、Co、Ni或其合金；和/或所述导体罩的材料为金或铜或银。

8.如权利要求1所述的磁电阻传感器芯片，其特征在于：所述第一磁感应单元和所述第二磁感应单元采用磁控溅射成膜工艺在同一晶圆上一次形成。

9.如权利要求1所述的磁电阻传感器芯片，其特征在于：所述磁电阻单元为TMR单元或GMR单元；和/或所述反馈调节电路为ASIC芯片。

10.如权利要求1所述的磁电阻传感器芯片，其特征在于：所述磁电阻传感器芯片的工作磁场频率大于100kHz。

Images