CN113645053A - 用于显示端口隧穿的带宽管理分配 - Google Patents
用于显示端口隧穿的带宽管理分配 Download PDFInfo
- Publication number
- CN113645053A CN113645053A CN202011469918.2A CN202011469918A CN113645053A CN 113645053 A CN113645053 A CN 113645053A CN 202011469918 A CN202011469918 A CN 202011469918A CN 113645053 A CN113645053 A CN 113645053A
- Authority
- CN
- China
- Prior art keywords
- adapter
- bandwidth
- register
- displayport
- usb4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0813—Configuration setting characterised by the conditions triggering a change of settings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
Abstract
系统可以包括主机路由器,该主机路由器包括连接管理器逻辑、显示端口适配器和包括显示端口适配器寄存器值的显示端口适配器寄存器。显示端口源设备包括连接到显示端口适配器的显示端口发送器。显示端口配置数据(DPCD)寄存器包括用于显示端口的显示端口配置寄存器值,该显示端口发送器用于写入DPCD寄存器。显示端口适配器用于将DPCD寄存器值映射到显示端口适配器寄存器。连接管理器逻辑用于:接收请求针对显示端口发送器的带宽分配的通知消息,确定针对显示端口发送器的被分配的带宽,并且将被分配的带宽写入到显示端口适配器寄存器中。
Description
相关申请的交叉引用
根据美国专利法第119条e款,本申请要求享有于2020年4月27日提交的标题为“BANDWIDTH MANAGEMENT ALLOCATION FOR DISPLAYPORT TUNNELING”的序号为63/016,121的美国临时专利申请的权益,其全部内容通过引用并入本文。
背景技术
显示端口(DP)是一种数字显示接口,其用于将图像、视频和/或另一多媒体资源连接到显示设备(例如,计算机监视器)。通用串行总线(USB)是一种通信和互连协议。USB协议与电缆和连接器以及用于计算机、外围设备和其他组件之间的通信和功率递送的协议密切相关。
附图说明
图1是根据本公开的实施例的示例通用串行总线系统的示意图。
图2A是根据本公开的实施例的示例通用串行总线协议栈的示意图。
图2B是示出根据本公开的实施例的示例通用串行总线功能层通信通路的示意图。
图3是根据本公开的实施例的示例通用串行总线分组的示意图。
图4是根据本公开的实施例的示例显示端口信号的示意图。
图5是根据本公开的实施例的示例系统500的示意图,该示例系统500使用显示端口隧穿通过通用串行总线(USB)集线器来将显示端口源耦合到显示端口汇聚结点(displayport sink)。
图6是根据本公开的实施例的用于将显示端口信号映射到通用串行总线分组上的过程流程图。
图7示出了包括互连架构的计算系统的实施例。
图8示出了包括分层栈的互连架构的实施例。
图9示出了要在互连架构内生成或接收的请求或分组的实施例。
图10示出了用于互连架构的发射器和接收器对的实施例。
图11示出了用于包括处理器的计算系统的框图的另一个实施例。
图12示出了用于包括多个处理器插口(socket)的计算系统的块的实施例。
附图未按比例绘制。贯穿各个附图,类似的附图标记指代类似的部分。
具体实施方式
图1是根据本公开的实施例的示例通用串行总线(USB)系统100的示意图。图1示出了示例USB系统100的双总线架构(例如,通过USB4或更高的协议实现的那些)。按照架构,向后兼容性利用最低的互操作性得到支持,该互操作性从USB 2.0开始,逐步发展到USB 3.2,并且最后达到基于跨互连组件支持的最高公共总线级别的USB4。
USB系统100可以包括通过USB链路连接到USB4集线器104的USB4主机102。USB4集线器104可以通过USB链路连接到USB4设备106。USB4集线器104还可以连接到其他类型的设备(例如,显示器或外围设备或其他类型的设备)。USB4主机102可以是(或者可以耦合到)主机设备(例如,主机设备、计算机、服务器、母板、处理器或处理器组或其他类型的主机设备)。USB4集线器104可以是(或者可以包括)加密狗(dongle)、对接站或其他中间设备。USB4设备106可以是端点设备、外围设备、存储器或连接到USB4主机102和/或USB4集线器104的其他类型的设备。
系统100可以包括USB4主机102。USB4主机可以包括主机路由器110、内部主机控制器和显示端口源112(例如,DisplayPort2.0源)。DisplayPort2.0(或DP2.0)源可以是图形处理器,并且可以包括支持DP2.0和更高版本的DisplayPort发送器(DPTX)。DPTX可以符合视频电子标准协会(VESA)DisplayPort2.0协议标准或将来的DisplayPort协议标准版本。
USB4主机支持20G USB4操作(Gen2x2)和可选地40G USB4操作(Gen3x2)。USB4主机还可以支持在其所有DFP上的DisplayPortAlt模式。参见关于DFP上的DisplayPortAlt模式支持的要求和细节的完整定义的USB Type-C规范。
USB4主机也可以可选地包含PCIe控制器114。PCIe控制器114可以包括(或连接到)PCIe根复合体或PCIe交换机复合体,以用于控制到一个或多个外围设备的基于PCIe的路由。PCIe控制器114可以通过一个或多个PCIe适配器(例如,PCIe面向下游的适配器128、130)连接到USB4主机路由器110。USB4集线器104可以经由PCIe面向上游的适配器154和PCIe面向下游的适配器156和158包括(或连接到)PCIe交换机144。USB4设备106可以包括PCIe功能180,其是跨USB4结构100与PCIe控制器114通信的PCIe下游连接的组件或端点设备。USB4设备路由器178可以包括PCIe面向上游的适配器190,以将PCIe功能180与上游连接的组件(例如,USB4集线器104、PCIe交换机144和PCIe控制器114)耦合。
USB4主机104可以包括USB主机路由器110。USB4集线器106可以包括USB集线器路由器142。USB4设备106可以包括USB设备路由器178。路由器是USB4架构的基本构建块。路由器将隧穿协议(Tunneled Protocol)流量映射到USB4分组,并通过USB4结构100来路由分组。路由器还经由其时间管理单元(TMU)(例如,TMU 140、170和196)贯穿USB4结构来分发和同步时间。路由器由位于USB4主机内的连接管理器(例如,主机接口适配器)124发现并配置。路由器包括在适配器之间创建内部路径所必需的平面点对点、可配置的交换机。USB4主机102、USB4集线器104或USB4设备106的每个实例内通常存在一个路由器。存在两种类型的路由器:主机路由器和设备路由器。
USB4主机或USB4外围设备可以可选地支持与Thunderbolt 3(TBT3)产品的互操作性。需要USB4集线器以支持与其所有DFP上的Thunderbolt 3产品的互操作性。除了其所有DFP之外,还需要基于USB4的对接(Dock)来支持与其UFP上的Thunderbolt 3产品的互操作性。
当与TBT3产品互操作时,Thunderbolt Alt模式被建立在产品之间的链路上。USBType-C规范描述了USB4产品如何进行协商并进入Thunderbolt Alt模式。
USB4主机102可以包括(或者可以连接到)显示端口(DP)源112(例如,图形处理单元(GPU)或图形、视频、图像的其他源等)。USB4主机路由器110可以包括DP_IN适配器126,该DP_IN适配器126可以促进到DP源112的接口。在实施例中,DP源可以是USB4外围设备,或者可以经由基于DisplayPort的互连(例如,经由DisplayPort2.0协议互连)连接到USB4主机路由器110。
USB4集线器104可以包括用于将DP信令输出到诸如显示器或监视器之类的DP汇聚结点的DP_OUT适配器152。USB4集线器104还可以经由USB4隧道将DP信令发送到USB4设备106。USB4设备106可以包括用于将DP信号输出到DP汇聚结点182的DP_OUT适配器192,DP汇聚结点182可以是显示器或监视器。
内部的增强型超高速主机116显露了一个或多个下游USB3端口,这些端口可以连接到USB端点或下游USB3协议适配器。内部的增强型超高速集线器接口的上游端口与上游USB3协议适配器接合,该上游USB3协议适配器将分组转发到USB4集线器的面向上游的端口。
每个路由器包含高达64个适配器。适配器提供路由器和外部实体之间的接口。存在三种类型的适配器:协议适配器、通道适配器和控制适配器。协议适配器用于在被支持的本机协议和USB4隧道之间进行转换。存在四种类型的协议适配器:USB3适配器136、138、164、166、168和194;DisplayPort(DP)适配器126、152和182;PCIe适配器128、130、154、156、158和190;以及主机接口适配器124。
路由器可以支持内部的控制适配器,该内部的控制适配器仅用于发送和接收往返传输层的控制分组。与非控制适配器不同,控制适配器不直接地连接到链路,并且因此不具有与之相关联的物理层。
USB4端口是提供USB4功能接口的实体,该USB4功能接口驻留在USB4链路的每一端上。它由USB4数据总线的发送和接收通道以及双线式边带(two-wire Sideband)(SB)信道(SBTX/SBRX)组成。USB4端口作为单通道链路或双通道链路操作。当作为单通道链路操作时,USB4端口的通道1被禁用。当作为双通道链路操作时,通道0和1在逻辑上绑定在一起以提供单个数据信道。示例USB4端口被示出为元素132、134、160、162和188。USB4端口可以容纳USB Type-C连接器或Thunderbolt(例如,TBT3)类型连接器等。
USB4结构的主要通信信道在将两个USB4端口互连的USB4链路上。USB4链路传输路由器之间的隧穿协议流量和总线管理流量二者的分组。USB4端口的边带信道用于初始化和管理USB4端口之间的USB4链路。针对启用USB4的USB Type-C端口,完整的接口包括USB4端口、USB 2.0数据总线、和USB Type-C配置信道(CC)以及电源/接地(VBUS、VCONN和GND)。
在高级别处,USB4集线器104在功能上类似于USB 3.2集线器——它由一个面向上游的端口和一个或多个面向下游的端口组成。USB4集线器104在功能上作为树状结构操作,以用于使得一个或多个面向下游的端口能够由一个面向上游的端口来服务,通常出于端口扩展的目的。
除了特定于USB4的集线器功能之外,还支持USB 3.2和USB 2.0集线器功能,使得USB4集线器的面向下游的端口可以支持与USB 3.2和USB 2.0设备的向后兼容性。可以经由连接到USB 2.0集线器146的USB 2.0主机118和USB 2.0功能184提供USB 2.0功能性。
USB4集线器包含设备路由器、增强型超高速USB集线器、PCIe交换机和USB 2.0集线器。USB4集线器支持20G USB4操作(Gen2x2)和40G USB4操作(Gen3x2)。需要USB4集线器以支持在其所有DFP上的DisplayPort Alt模式。参见关于DFP上的DisplayPort Alt模式支持的要求和细节的全部定义的USB Type-C规范。
USB4主机102、集线器104和设备106可以包括一个或多个USB Type-C连接器端口120、122、172、174、176和198。USB Type-C连接器端口可以接收USB Type-C连接器,以用于连接的USB兼容组件以及用于在组件之间传送信息和功率。
图2A是根据本公开的实施例的示例USB协议栈200的示意图。USB4协议栈200可以包括电气层202和逻辑层204。电气层202和逻辑层204可以被认为是物理层206的子块。电气层202定义了USB4链路的电气信令特性,包括加扰、编码、抖动和电压。逻辑层206建立了两个路由器之间的USB4链路,并且提供了在它们之间发送和接收字节流的服务。逻辑层204驻留在电气层202之上并且在传输层208的下方。逻辑层204将往返传输层208的流量视为字节流。
由逻辑层204提供的服务为:具有链路伙伴的USB4链路的建立和维护;经由不同的速度和宽度的性能可扩展性;错误检测和恢复机制;利用不同的介质(例如,无源电缆、有源电缆和重定时器)的操作;针对诸如时钟补偿、数据加扰、前向纠错码和电源管理之类的机制的支持。
USB4链路由配套的边带信道协助和管理,该边带信道配置USB4链路的参数,与重定时器(如果存在)交互并且执行USB4链路TxFFE握手,确保USB4链路收发器和重定时器的正确的掉电/唤醒序列。
传输层208通过总线转发隧穿分组并控制分组。传输层208定义分组格式、路由、服务质量(QoS)支持、流控制和时间同步。传输层208是执行协议复用的地方。
配置层204执行路由器配置任务并处理传入控制分组。配置层204针对域内的控制分组提供寻址方案,处理控制分组,并且为控制分组提供可靠的传输机制。控制分组向连接管理器提供对路由器的配置空间的访问。
协议适配器层204执行隧穿协议流量和USB4传输层分组之间的映射。协议适配器层204由它发送和接收的隧穿协议流量的类型定义。
USB4主机支持USB3隧穿、DisplayPort隧穿和主机到主机隧穿。USB4主机也可以可选地支持PCIe隧穿。USB4集线器支持USB3隧穿、DisplayPort隧穿、PCIe隧穿和主机到主机隧穿。存在USB4集线器支持DisplayPort隧穿的多种方式。例如,USB4集线器充当用于DisplayPort隧穿的“直通(pass through)”(即,USB4集线器直接在其两个USB4端口之间路由隧穿流量)。USB4集线器包含接收来自USB4端口的隧穿DisplayPort流量并将其发送到DisplayPort汇聚结点的DP OUT适配器。
图2B是示出根据本公开的实施例的示例通用串行总线功能层通信路径的示意图220。该通信构造可以包括传送分组和有序集合的USB4链路222。
控制分组226由连接管理器224用于配置和管理跨总线的路由器。控制分组226还由路由器用于与连接管理器224通信。基于标识生成树(spanning tree)中的路由器的位置的路由字符串来在总线上路由控制分组226。当控制分组226源自连接管理器224时,路由字符串标识该分组所针对的路由器。当控制分组226源自路由器时,路由器字符串标识发送分组的路由器。非目标路由器中的控制适配器将分组转发到USB4端口。目标路由器的控制适配器消费控制分组226。
在隧穿分组230中通过USB4结构对协议流量228进行封装和隧穿。隧穿分组230沿着一个或多个路径横穿USB4结构。
链路管理分组232被限制到单个USB4链路222。链路管理分组232源自链路的一端处的路由器的传输层208,并且终止于链路的另一端处的路由器的传输层。定义了以下链路管理分组:时间同步分组——用于同步总线上的路由器的时钟;流控制分组——用于防止缓冲器溢出;空闲分组——确保当没有其他传输层分组正在被发送时,稳定的字节流被馈送到逻辑层。
逻辑层204将有序集合234用于诸如符号同步、链路训练和通道之间的延迟校正(de-skew)之类的任务。有序集合238是66位符号(以Gen 2速度)或132位符号(以Gen 3速度)。
边带信道240处理以下事件:通道初始化;USB4端口上的连接或断开连接;通道禁用或启用;以及进入或退出睡眠状态。
当退出电源管理链路状态时,低频周期性信令(LFPS)236用于两个链路伙伴之间的带内通信。
传输层分组是来自协议适配器层的隧穿分组、来自配置层的控制分组或是在传输层内生成的(即,在传输层内生成的链路管理分组)。
隧穿分组由源适配器的协议适配器层生成,并且被移交给传输层。隧穿分组应当具有针对表1中的传输层分组定义的报头。源适配器的协议适配器层应当将大于256字节的协议流量分段成多个隧穿分组。来自隧穿分组的协议流量的重组应当由目的地适配器的协议适配器层执行。
传输层分组的大小始终是4字节的倍数。源适配器的协议适配器层应当向隧穿分组的有效载荷添加0到3个字节之间的填充,以确保隧穿分组的大小是4字节的倍数。目标适配器的协议适配器层应当移除任何填充字节。
填充字节的内容是特定于实施方式的,并且不能被假设为具有任何特定值。然而,推荐使用零字节填充。
图3是根据本公开的实施例的示例USB分组的示意图。在USB4中,每个分组大小可以包括256个字节(包括报头)。存在两种类型的报头:传输层报头格式,其包括协议定义的字段(PDF)和长度——包含有效载荷大小(以字节为单位,不包括填充大小)。报头的第二种类型是每一特定PDF格式定义的传输单元报头。示例分组300被示出包括传输层报头302以及若干个传输单元报头304、308、310和312。
表1示出了示例传输层分组报头格式。
表1.传输层报头格式。
分组300还可以包括数据字段306和314。数据字段的长度可以由传输层报头302定义。
通过DisplayPort SST主链路携带的视频和音频数据被组织成帧。每个帧包含若干条有效扫描线,后跟垂直消除时段(blanking period)。每条扫描线包含有效像素数据,后跟水平消除时段。有效像素数据被组织成固定大小的块(其被称为传输单元)。每个传输单元(TU)包含有效像素数据,后跟填充符号。在水平和垂直消除时段期间也会发送填充符号。
当DisplayPort SST主链路被映射到USB4上时,连续的主链路数据流被封装到隧穿分组中。在封装之前,所有的填充符号(在TU内以及在消除时段期间)由DP_IN适配器丢弃。当主链路数据流从隧穿分组中提取时,填充符号会由DP OUT适配器重新创建。为了实现在DP OUT适配器处的填充符号的准确的重建,DP_IN适配器在每个隧穿分组中都包括填充计数字段。填充计数字段指定紧接在分组之前丢弃的填充符号的数量。
图4是根据本公开的实施例的示例显示端口信号400的示意图。显示端口链路层作为四个主链路通道进行操作,每个通道符号数据大小为32位,并且每个有效的链路层时钟总共携带128位。DisplayPort2.0链路层帧可以包含1024个多流传输分组(MTP)。图4示出了示例DP2.0链路层MTP和链路层帧。
示例链路层帧N 402可以包括1024个MTP(例如,MTP2 406)。基于DisplayPort规范,每个流包括有用的数据、控制信息和填充符号。每64个链路符号(或有效的时钟周期)被称为时隙:每个多流传输分组(MTP)包括64个时隙。DisplayPort规范允许通过链路传送高达64个独立的流,每个时隙一个流,或者将多个时隙组合用于单个流。图4示出了三个流的示例,其中,每个流使用不同数量的时隙:(有效载荷1 408使用时隙0-29,有效载荷2 410使用时隙30-44,并且有效载荷3 412使用时隙45-55)。另外,时隙56-63 414是未分配的并且被填充有具有为0的值的填充。未使用的时隙是未分配的并且由0x00数据填充。
1024个MTP的每个帧402从链路层控制分组(LLCP)404开始,该链路层控制分组404包括信息的四个数据字节。
此公开描述了使用USB4传输的DisplayPort2.0信息的隧穿。逻辑上,隧道的两个端点为DisplayPort链路DPTX和DPRX,如VESA定义的。通过隧道本身,传输了控制和数据,而空闲时,由DisplayPort使用的填充或填补信息从隧道中剥离出来。
此公开从DPTX的角度描述了一组被保留的隧道显示端口配置数据(DPCD)寄存器,并且从USB4驱动程序(或连接管理器(CM))的角度描述了一组USB4寄存器,以促进USB4驱动程序和DPTX之间的通信信道。通过此信道,DPTX可以查询可用的带宽的量,并且可以请求并确保一部分用于显示端口使用。
本公开的优点对于本领域技术人员来说将是显而易见的。在各种优点之中,有一个优点是USB4带宽被优化,这是因为带宽并未针对显示端口信令被过度分配。另外,当多个流正在共享资源时,DPTX可以控制带宽请求并优化其请求的带宽。
图5是根据本公开的实施例的示例系统500的示意图,该示例系统500使用显示端口隧穿通过USB结构来将显示端口源耦合到显示端口汇聚结点。系统500可以包括通过USB4集线器504互连到USB4端点506的USB4主机502。USB4主机502类似于图1中描述的USB4主机102。USB4端点506类似于图1中描述的USB4端点106。USB4集线器504类似于图1中描述的USB4集线器104。
USB4主机502可以包括USB4主机路由器510。USB4主机路由器510可以包括:主机接口524;显示端口输入(DP_IN)适配器526a、526b;以及USB4兼容的端口532。USB4集线器可以包括USB4集线器路由器542。USB4集线器路由器542可以包括USB4兼容的端口550、560和显示端口输出(DP_OUT)适配器552。DP_OUT适配器552可以耦合到与DP2.0协议兼容的DP端口554。USB4设备506可以包括USB4设备路由器578。USB4设备路由器578可以包括USB4端口588和具有DP2.0端口554的DP_OUT适配器592。
USB4主机可以包括(或连接到)显示端口源512。显示端口源512可以是图形处理单元或符合DP2.0协议的其他显示端口源。显示端口源512可以通过显示端口链路516a连接到DP_IN适配器526a。显示端口源512也可以通过显示端口链路516b连接到DP_IN适配器526b。多个显示端口输出信号可以由显示端口源512生成。系统500可以通过显示端口隧穿来支持多个显示端口信号。
例如,显示端口源512可以跨链路516a输出第一显示端口信号。该第一显示端口信号可以通过USB4主机502、USB4集线器504和USB设备506跨USB4链路514a路由到显示端口汇聚结点582。第二显示端口汇聚结点594可以直接地链接到USB4集线器504。显示端口源512可以跨链路516b输出第二显示端口信号。第二显示端口信号可以通过USB4链路514b路由到显示端口汇聚结点594。
由于带宽需求改变,例如通过增加或减少用于显示端口流的资源,连接管理器520可以使用与USB4驱动程序522和DP_IN适配器526a、526b相关联的寄存器来分配带宽。在DPTX无法通知USB4驱动程序所需的实际带宽的情况下,可调整的带宽分配防止浪费带宽资源。另外,自适应的带宽分配允许DPTX重新平衡可用的带宽,从而允许针对显示端口数据的多个流的带宽分配的优化。
连接管理器(CM)520可以是负责枚举、配置和管理域的软件实体。CM 520执行诸如路径设置/拆卸、热插入/拔出和带宽管理之类的任务。例如,CM 520可以是或可以包括USB驱动程序522。
图6是根据本公开的实施例的用于在通用串行总线链路上的显示端口隧穿的带宽分配的过程流程图600。在开始时,通过USB4驱动程序(例如,连接管理器)和显示端口驱动程序(DPTX)二者来检查带宽分配管理位设置(602)。CM先前估计了要分配给显示端口的带宽,以尝试最大化分配给DP的带宽。DPTX可以读取来自DPCD寄存器的估计的带宽(604)。DPTX将估计的带宽报告给操作系统(OS)(606)。OS可以基于预期的使用、应用、分辨率等来确定期望的或必需的带宽。所请求的带宽被提供给DPTX(608)。DPTX将所请求的带宽写入到DPCD中(例如,写入到DPCD寄存器的E0031h“请求BW更新”字段中)(610)。
DPCD通过DP_IN适配器寄存器进行镜像。CM可以读取来自DP_IN适配器寄存器(例如,ADP_DP_CS_8,7:0)的所请求的带宽(612)。CM可以基于针对显示端口适配器的可用的带宽来确定是否准予所请求的带宽(614)。CM将成功位(如果所请求的带宽被准予)或失败位(如果所请求的带宽未被准予)写入到DP_IN适配器寄存器中(616)。CM还将被准予的带宽写入到DP_IN适配器寄存器中,并且将IRQ发送到DPTX。
在DPTX接收IRQ之后,DPTX读取DPCD更新状态位(E0025h),以确定针对带宽分配的请求是否是成功的,并且如果准予是成功的,则DPTX可以读取被分配的带宽字段(E0024h)(618)。DPTX然后可以使用被分配的带宽进行操作(620)。
以下段落提供了根据本公开的实施例的用于执行带宽分配管理的各个方面的示例伪代码。
启用带宽分配管理
用于DP隧穿的带宽分配管理使用USB4路由器(通过DP_IN适配器)、USB4驱动程序(或连接管理器(CM))和DPTX驱动程序的支持。默认情况下,用于DP隧穿的带宽分配管理处于关闭状态,并且仅当两个软件实体(USB4驱动程序和DPTX驱动程序)写入到其相应的带宽分配管理支持的寄存器时,该模式才会激活。
当该模式被激活之后,执行以下流程以针对DP隧穿分配带宽:
带宽分配
1.DPTX读取由CM动态地设置的估计的可用带宽。
2.DP_IN适配器用USB4驱动程序已经提供的最新的估计来进行响应。
3.DPTX将此带宽通知回控制或管理DPTX的操作系统(OS)或其他控制器逻辑。
4.OS从DPTX请求以一定的流特性进行操作,这暗示一定的带宽。
5.DPTX请求带宽分配。
6.DP_IN适配器通过与USB4驱动程序的握手请求来分配带宽。
7.如果所请求的带宽由USB4驱动程序准予——DP_IN适配器将其报告给DPTX驱动程序。
8.DPTX以新的流特性进行操作,并且过程完成。
9.如果请求已经失败,则USB4驱动程序提供可能的最大带宽,并且DP_IN适配器将其作为新的估计的带宽报告给DPTX。
10.DPTX将通知OS它失败了,并且供应新的较低的估计的带宽。
11.OS将从DPTX OS请求以新的流特性进行操作,这暗示较低的带宽。
12.DPTX请求新的带宽分配。
13.DP_IN适配器准予请求——过程完成。
DP带宽改变
在存在改变DP流带宽的需要的情况下(例如,操作系统(OS)想要使用MST(多个流)在相同的DP端口上改变流的分辨率或禁用流或激活附加的流),带宽分配的相同的过程进行重复。在新的所请求的带宽低于当前分配的带宽的情况下,改变可以被确保成功,并且DP_IN适配器将通知USB4驱动程序带宽被释放。
重新平衡带宽
作为信息的一部分,DPTX从DPCD寄存器获取的是DP隧道通过的USB4链路的编号。在多个流通过相同的USB4链路的情况下(这意味着它们共享相同的链路资源),DPTX会意识到这一点,并且可以相应地重新平衡请求带宽。
DPTX(例如,GPU)行为
表2提供了在DPTX可访问的显示端口源处的添加的显示端口配置数据(DPCD)寄存器的示例。寄存器由DP_IN适配器寄存器进行镜像。表3中示出了DP_IN适配器寄存器。
表2.示例DPCD寄存器
设置带宽分配管理模式
为了进入带宽分配管理模式:
1.DPTX读取DPCD E0020h并且验证位7被设置为lb,这指示DP_IN适配器和USB4驱动程序二者均支持带宽分配管理模式。
2.DPTX写入DPCD E0030h,将位7设置为lb。
请求带宽分配
在进入带宽分配管理模式之后,DPTX执行以下流程:
1.DPTX读取DPCD E0022h。所有带宽字段中的带宽的粒度均根据此字节。
2.DPTX读取DPCD E0023h以了解估计的带宽。
3.DPTX根据估计的带宽来向OS发送带宽。
4.当由OS针对所要求的带宽进行指示时,DPTX用所请求的带宽写入DPCD E0031h。
5.DPTX等待IRQ被接收。
6.DPTX读取E0025h。
6.1如果位0被设置为1b:
6.1.1 DPTX将DPCD E0025h位0写入为1b的值。
6.1.2过程已经结束。
6.2如果位1被设置为1b:
6.2.1 DPTX将DPCD E0025h位1写入为1b的值。
6.2.2 DPTX重复上述步骤2的过程。
改变带宽分配
在OS想要改变所请求的带宽的情况下,DPTX将从步骤2开始遵循C程序。如果OS正在减少所请求的带宽,则确保该过程将成功。
估计的带宽改变
1.DP_IN适配器发起到DPTX的IRQ。
2.DPTX读取E0025h
2.1如果位2被设置为1b
2.1.1 DPTX将DPCD E0025h位2写入为1b的值。
2.1.2具有OS的DPTX决定是否改变所请求的带宽,并且如果是,则遵循C程序。
带宽共享
当附接了多个屏幕时,DPTX可以读取DPCD E0021h,其指示当退出USB4路由器时DP隧道通过的通道适配器编号。通过读取来自所有被服务的端口的通道适配器编号,它可以推断哪些流共享相同的通道适配器,并且可以通过上面描述的“请求带宽分配”程序来按需平衡带宽。
DP_IN适配器行为
表3提供了DP_IN适配器寄存器的示例寄存器条目。DP_IN适配器寄存器由DPCD寄存器进行镜像,如上所示。
表3.示例DP_IN适配器寄存器条目
配置
当USB4驱动程序启用DP隧穿时,它设置:
ADP_DP_CS_2[12:11](粒度);
ADP_DP_CS_2[18:13](通道适配器编号);
如果ADP_DP_CS_2[20]支持带宽分配管理模式,则将ADP_DP_CS_2[20](CM带宽管理模式支持)设置为1b;
ADP_DP_CS_2[31:24](估计的带宽)。
当DPTX读取以下DPCD时,DP_IN适配器从以下寄存器中复制值:
DPCD E0020h[7]<=ADP_DP_CS_2[20];
DPCD E0021h[5:0]<=ADP_DP_CS_2[18:13];
DPCD E0022h[7:0]<={0,ADP_DP_CS_2[12:11]};
DPCD E0023h[7:0]<=ADP_DP_CS_2[31:24];
设置带宽分配管理模式
如果DPTX将DPCD E0030h[0]写入1b,则意味着它启用了带宽分配管理模式,DP_IN适配器将ADP_DP_CS_8[30](DPTX带宽管理模式支持)设置为1b。
请求带宽分配
当DPTX写入DPCD E0031h时,设置请求带宽更新字段,DP_IN适配器进行以下操作:
设置ADP_DP_CS_8[7:0](所请求的带宽)<=请求带宽更新;
将ADP_DP_CS_8[31](请求)设置为1b;
将ADP_DP_CS_2[10](确认)设置为0b;
向USB4驱动程序发送通知分组(带有用于带宽分配流程的新的事件代码);
轮询ADP_DP_CS_2[10](确认),直到其被设置为1b为止;
读取DP_STATUS[31:24](被准予的带宽);
设置E0024h<=DP_STATUS[31:24](被准予的带宽);
如果被准予的带宽>=所请求的带宽请求是成功的,则
a.将E0025h位1设置为1b(成功);
否则
a.设置E0024h<=DP_STATUS[31:24](被准予的带宽);
b.将E0025h位0设置为1b(失败);
c.将E0025h位2设置为1b(估计的带宽已改变);
发送IRQ。
过程结束。
通知估计的带宽改变
当USB4驱动程序改变ADP_DP_CS_2[31:24](估计的带宽)时,DP_IN适配器进行以下操作:
将E0025h位2设置为1b(估计的带宽已改变);
发送IRQ;
过程结束。
USB4驱动程序[CM]行为
CM使用表3定义的寄存器。
DisplayPort隧穿设置
当CM配置DisplayPort隧穿时,它针对DP_IN适配器行为设置上面描述的寄存器:配置。另外,CM将DP流的估计的带宽写入到ADP_DP_CS_2[31:24](估计的带宽)中。
分配带宽
当CM接收到包含用于带宽分配的新的事件代码的通知分组时,CM将执行以下步骤:
1.CM计算针对该DP_IN适配器的总可用的带宽(包括任何已经被分配的带宽),并将其分配给DP_IN适配器;
2.CM将被分配的带宽写入DP_STATUS[31:24](被准予的带宽);以及
3.CM将ADP_DP_CS_2[10](确认)设置为1b。
估计的带宽维护
每当CM处理USB4端口上的带宽时,CM都会尽快更新ADP_DP_CS_2[31:24](估计的带宽)。
参考图7,示出了由将一组组件互连的点对点链路组成的结构的实施例。系统700包括处理器705和系统存储器710,处理器705和系统存储器710耦合到控制器集线器715。处理器705包括任何处理元件(例如,微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器)。处理器705通过前端总线(FSB)706耦合到控制器集线器715。在一个实施例中,FSB706是如下面描述的串行点对点互连。在另一个实施例中,链路706包括符合不同的互连标准的串行差分互连架构。
系统存储器710包括任何存储器设备(例如,随机存取存储器(RAM)、非易失性(NV)存储器或由系统700中的设备可访问的其他存储器)。系统存储器710通过存储器接口716耦合到控制器集线器715。存储器接口的示例包括双倍数据速率(DDR)存储器接口、双通道DDR存储器接口和动态RAM(DRAM)存储器接口。
在一个实施例中,控制器集线器715是外围组件快速互连(PCIe或PCIE)互连层次结构中的根集线器、根复合体或根控制器。控制器集线器715的示例包括芯片组、存储器控制器集线器(MCH)、北桥、互连控制器集线器(ICH)、南桥和根端口控制器/集线器。术语芯片组通常指代两个物理上独立的控制器集线器(即,耦合到互连控制器集线器(ICH)的存储器控制器集线器(MCH))。注意,当前的系统通常包括与处理器705集成的MCH,而控制器715用于以如下面描述的类似的方式与I/O设备通信。在一些实施例中,对等路由是通过根复合体715来可选地支持的。
这里,控制器集线器715通过串行链路719耦合到交换机/桥接器720。输入/输出模块717和721(其也可以被称为接口/端口717和721)包括/实现分层协议栈以提供控制器集线器715和交换机720之间的通信。在一个实施例中,多个设备能够被耦合到交换机720。
交换机/桥接器720将来自设备725的分组/消息向上游(即,朝着根复合体沿层次结构向上)路由到控制器集线器715,以及从处理器705或系统存储器710向下游(即,远离根端口控制器沿层次结构向下)路由到设备725。在一个实施例中,交换机720被称为多个虚拟的PCI到PCI桥接设备的逻辑组装件。设备725包括要耦合到电子系统的任何内部或外部的设备或组件(例如,I/O设备、网络接口控制器(NIC)、附加卡、音频处理器、网络处理器、硬盘驱动器、存储设备、CD/DVD ROM、监视器、打印机、鼠标、键盘、路由器、便携式存储设备、火线设备、通用串行总线(USB)设备、扫描仪和其他输入/输出设备)。通常在PCIe白话中,例如设备被称为端点。尽管没有被具体示出,但是设备725可以包括PCIe到PCI/PCI-X桥接器,以支持旧式或其他版本的PCI设备。PCIe中的端点设备通常被分类为旧式、PCIe或根复合体集成端点。
图形加速度计730还通过串行链路732耦合到控制器集线器715。在一个实施例中,图形加速度计730被耦合到MCH,MCH被耦合到ICH。交换机720和相应地I/O设备725然后被耦合到ICH。I/O模块731和718还用于实现分层协议栈以在图形加速度计730和控制器集线器715之间进行通信。类似于上面的MCH讨论,图形控制器或图形加速度计730本身可以集成在处理器705中。
转到图8,示出了分层协议栈的实施例。分层协议栈700包括任何形式的分层通信栈(例如,快速路径互连(QPI)栈、PCIe栈、下一代高性能计算互连栈或其他分层栈)。尽管下面紧接的参考图7-10的讨论是关于PCIe栈的,但是相同的构思可以被应用于其他互连栈。在一个实施例中,协议栈800是PCIe协议栈,其包括事务层805、链路层810和物理层820。接口(例如,图7中的接口717、718、721、722、726和731)可以被表示为通信协议栈800。作为通信协议栈的表示也可以被称为实现/包括协议栈的模块或接口。
PCI Express使用分组以在组件之间传送信息。在事务层805和数据链路层810中形成分组以将信息从发送组件携带到接收组件。当被发送的分组流过其他层时,它们被扩展有处理那些层处的分组所必需的附加的信息。在接收侧,发生反向过程,并且分组从其物理层820表示变换到数据链路层810表示,并且最终(针对事务层分组)变换到可以由接收设备的事务层705处理的形式。
事务层
在一个实施例中,事务层805用于提供设备的处理核心和互连架构(例如,数据链路层810和物理层820)之间的接口。在这方面,事务层805的主要责任是分组的组装和拆卸(即,事务层分组或TLP)。事务层805通常管理TLP的基于信用的流控制。PCIe实现分离事务(即,具有由时间分隔的请求和响应的事务),以允许链路在目标设备收集响应数据的同时携带其他流量。
另外,PCIe利用基于信用的流控制。在此方案中,设备在事务层805中针对接收缓冲器的每一个通知初始的信用量。在链路的相对端处的外部设备(例如,图7中的控制器集线器715)对由每个TLP消费的信用数进行计数。如果事务未超过信用限制,则可以发送事务。在接收到响应后,恢复信用的量。信用方案的一个优点是,信用返还的延时不会影响性能,前提是没有遇到信用限制。
在一个实施例中,四个事务地址空间包括配置地址空间、存储器地址空间、输入/输出地址空间和消息地址空间。存储器空间事务包括读取请求和写入请求中的一个或多个以往返存储器映射的位置传送数据。在一个实施例中,存储器空间事务能够使用两种不同的地址格式(例如,诸如32位地址之类的短地址格式,或诸如64位地址之类的长地址格式)。配置空间事务用于访问PCIe设备的配置空间。到配置空间的事务包括读取请求和写入请求。消息空间事务(或简称为消息)被定义以支持PCIe代理之间的带内通信。
因此,在一个实施例中,事务层805组装分组报头/有效载荷706。当前的分组报头/有效载荷的格式可以在PCIe规范网站处的PCIe规范中找到。
快速参考图9,示出了PCIe事务描述符的实施例。在一个实施例中,事务描述符900是用于携带事务信息的机制。在这方面,事务描述符900支持系统中的事务的标识。其他潜在的用途包括跟踪默认事务排序的修改以及事务与信道的关联。
事务描述符900包括全局标识符字段902、属性字段904和信道标识符字段906。在所示的示例中,全局标识符字段902被描绘为包括本地的事务标识符字段908和源标识符字段910。在一个实施例中,全局事务标识符902对于所有未完成的请求是唯一的。
根据一种实施方式,本地的事务标识符字段908是由请求代理生成的字段,并且它对于需要完成该请求代理的所有未完成的请求是唯一的。此外,在此示例中,源标识符910唯一地标识PCIe层次结构内的请求者代理。因此,与源ID 910一起,本地的事务标识符908字段提供层次结构域内的事务的全局标识。
属性字段904指定事务的特性和关系。在这方面,属性字段904潜在地用于提供允许事务的默认处理的修改的附加信息。在一个实施例中,属性字段904包括优先级字段912、被保留的字段914、排序字段916和无探听字段918。这里,优先级子字段912可以由发起者修改以向事务指派优先级。被保留的属性字段914被保留用于将来或供应商定义的用途。可以使用被保留的属性字段来实现使用优先级或安全性属性的可能的使用模型。
在此示例中,排序属性字段916用于供应传达可以修改默认排序规则的排序的类型的可选信息。根据一个示例实施方式,排序属性“0”表示默认排序规则要应用,其中,排序属性“1”表示宽松的排序,其中,写入可以在相同的方向上传递写入,并且读取完成可以在相同的方向上传递写入。利用探听属性字段918以确定是否探听了事务。如图所示,信道ID字段906标识事务与之相关联的信道。
链路层
链路层810(也被称为数据链路层810)充当事务层805和物理层820之间的中间级。在一个实施例中,数据链路层810的责任是提供用于在链路的两个组件之间交换事务层分组(TLP)的可靠的机制。数据链路层810的一侧接受由事务层805组装的TLP,应用分组序列标识符811(即,标识号或分组号),计算并应用错误检测码(即,CRC 812),并将所修改的TLP提交给物理层820以用于跨物理设备到外部设备的传输。
物理层
在一个实施例中,物理层820包括逻辑子块821和电气子块822,以物理地将分组发送到外部的设备。这里,逻辑子块821负责物理层821的“数字”功能。在这方面,逻辑子块包括用于准备由物理子块822发送的传出信息的发送部分,以及用于在将所接收的信息传递到链路层810之前识别和准备所接收的信息的接收器部分。
物理块822包括发送器和接收器。发送器由逻辑子块821供应符号,发送器将符号序列化并发送到外部设备上。接收器被供应有来自外部设备的序列化符号,并将所接收的信号变换为位流。位流被反序列化并供应给逻辑子块821。在一个实施例中,采用8b/10b发送码,其中,发送/接收十位符号。这里,特殊符号用于利用帧823对分组进行成帧。另外,在一个示例中,接收器还提供从传入串行流中恢复的符号时钟。
如上所述,尽管参考PCIe协议栈的特定实施例讨论了事务层805、链路层810和物理层820,但是分层协议栈不限于此。事实上,可以包括/实现任何分层协议。作为示例,表示为分层协议的端口/接口包括:(1)用于组装分组的第一层,即,事务层;用于对分组进行排序的第二层,即,链路层;以及发送分组的第三层,即,物理层。作为特定示例,利用了公共标准接口(CSI)分层协议。
接下来参考图10,示出了PCIe串行点对点结构的实施例。尽管示出了PCIe串行点对点链路的实施例,但是串行点对点链路不限于此,这是由于它包括用于发送串行数据的任何发送路径。在所示的实施例中,基本PCIe链路包括两个低压差分驱动的信号对:发送对106/1011和接收对1012/1007。因此,设备1005包括用于将数据发送到设备1010的发送逻辑1006以及用于从设备1010接收数据的接收逻辑1007。换言之,在PCIe链路中包括两个发送路径(即,路径1016和1017),以及两个接收路径(即,路径1018和1019)。
发送路径指代用于发送数据的任何路径(例如,发送线、铜线、光学线路、无线通信信道、红外通信链路或其他通信路径)。两个设备(例如,设备1005和设备1010)之间的连接被称为链路(例如,链路1015)。链路可以支持一个通道——每个通道表示一组差分信号对(一对用于发送,一对用于接收)。为了扩展带宽,链路可以聚合由xN表示的多个通道(其中,N是任何支持的链路宽度,例如1、2、4、8、12、16、32、64或更宽)。
差分对指代两个发送路径(例如,线路1016和1017),以用于发送差分信号。作为示例,当线路1016从低电压电平切换到高电压电平(即,上升沿)时,线路1017从高逻辑电平驱动到低逻辑电平(即,下降沿)。差分信号潜在地展示更好的电气特性(例如,更好的信号完整性,即,交叉耦合、电压过冲/下冲、振铃等)。这允许更好的定时窗口,其实现更快的发送频率。
注意,上面描述的装置、方法和系统可以在如上所述的任何电子设备或系统中实现。作为特定说明,以下附图提供了用于利用如本文所描述的公开的示例性系统。随着下面的系统被更详细地描述,从上面的讨论中公开、描述和重新讨论了多个不同的互连。并且显而易见的是,上面描述的进展可以应用于那些互连、结构或架构中的任一个。
转向图11,示出了利用处理器形成的示例性计算机系统的框图,该处理器包括用于执行指令的执行单元,其中,互连的一个或多个实现根据本公开的一个实施例的一个或多个特征。系统1100包括诸如处理器1102之类的组件,其例如在本文所描述的实施例中,采用根据本公开的包括逻辑的执行单元来执行用于过程数据的算法。系统1100代表可从加利福尼亚州圣克拉拉的英特尔公司获得的基于PENTIUM IIITM、PENTIUM 4TM、XeonI、Itanium、XScalem和/或StrongARM州微处理器的处理系统,但也可以使用其他系统(包括具有其他微处理器的PC、工程工作站、机顶盒等)。在一个实施例中,样本系统1000执行可从华盛顿州雷德蒙德的微软公司获得的WINDOWSTM操作系统的版本,但也可以使用其他操作系统(例如,UNIX和Linux)、嵌入式软件和/或图形用户界面。因此,本公开的实施例不限于硬件电路和软件的任何特定组合。
实施例不限于计算机系统。本公开的替代实施例可以在诸如手持设备和嵌入式应用之类的其他设备中使用。手持设备的一些示例包括蜂窝电话、互联网协议设备、数码相机、个人数字助理(PDA)和手持PC。嵌入式应用可以包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机或可以执行根据至少一个实施例的一个或多个指令的任何其他系统。
在此示出的实施例中,处理器1102包括一个或多个执行单元1008,以实现用于执行至少一个指令的算法。可以在单处理器台式机或服务器系统的上下文中描述一个实施例,但是替代实施例可以被包括在多处理器系统中。系统1100是“集线器”系统架构的示例。计算机系统1100包括用于处理数据信号的处理器1102。作为一个说明性的示例,处理器1102包括例如复杂指令集计算机(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现指令集的组合的处理器、或者诸如数字信号处理器之类的任何其他处理器设备,作为示例。处理器1102耦合到处理器总线1110,该处理器总线1110在处理器1102与系统1100中的其他组件之间发送数据信号。系统1100的元件(例如,图形加速度计1112、存储器控制器集线器1116、存储器1120、I/O控制器集线器1124、无线收发器1126、快闪BIOS 1028、网络控制器1134、音频控制器1136、串行扩展端口1138、I/O控制器1140等)执行其常规的功能,这些功能对于本领域技术人员来说是众所周知的。
在一个实施例中,处理器1102包括1级(L1)内部高速缓冲存储器1104。取决于架构,处理器1102可以具有单个内部高速缓存或多级内部高速缓存。其他实施例包括取决于特定的实施方式和需求的内部和外部高速缓存二者的组合。寄存器文件1106用于将各种类型的数据存储在各种寄存器中,包括整数寄存器、浮点寄存器、向量寄存器、分组寄存器(banked register)、影子寄存器、检查点寄存器、状态寄存器和指令指针寄存器。
执行单元1108(包括用于执行整数和浮点运算的逻辑)还驻留在处理器1102中。在一个实施例中,处理器1102包括用于存储微码的微码(ucode)ROM,微码当被执行时,用于针对某些宏指令执行算法或处理复杂的场景。这里,微码是潜在地可更新的,以处理处理器1102的逻辑错误/修复。针对一个实施例,执行单元1108包括用于处理打包指令集合1109的逻辑。通过将打包指令集合1109与执行指令的相关联的电路一起包括在通用处理器1102的指令集合中,可以使用通用处理器1102中的打包数据来执行由许多多媒体应用使用的操作。因此,许多多媒体应用通过将处理器的数据总线的全宽度用于对打包数据执行操作来更高效地被加速和执行。这潜在地消除了跨处理器的数据总线传送更小的数据单元来执行一个或多个操作(一次一个数据元素)的需要。
执行单元1108的替代实施例也可以在微控制器、嵌入式处理器、图形设备、DSP和其他类型的逻辑电路中使用。系统1100包括存储器1120。存储器1020包括动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪速存储器设备或其他存储器设备。存储器1120存储由数据信号表示的指令和/或数据,数据信号要由处理器1102执行。
注意,可以在图11所示的一个或多个互连上利用本公开的前述特征或方面中的任一个。例如,用于耦合处理器1102的内部单元的未示出的管芯上互连(ODI)实现了上面描述的本公开的一个或多个方面。或者,本公开与以下各项相关联:处理器总线1110(例如,英特尔快速路径互连(QPI)或其他已知的高性能计算互连)、到存储器1120的高带宽存储器路径1118、到图形加速度计1112的点对点链路(例如,外围组件快速互连(PCIe)兼容的结构)、控制器集线器互连1122、I/O或用于耦合其他所示的组件的其他互连(例如,USB、PCI、PCIe)。这样的组件的一些示例包括音频控制器1136、固件集线器(闪存BIOS)1128、无线收发器1126、数据存储装置1124、包含用户输入和键盘接口1142的旧式I/O控制器1110、串行扩展端口1138(例如,通用串行总线(USB))和网络控制器1134。数据存储设备1124可以包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪速存储器设备或其他大容量存储设备。
现在参考图12,示出的是根据本公开的实施例的第二系统1200的框图。如图12所示,多处理器系统1200是点对点互连系统,并且包括经由点对点互连1250耦合的第一处理器1270和第二处理器1280。处理器1270和1280中的每一个可以是处理器的某个版本。在一个实施例中,1252和1254是串行点对点一致性互连结构(例如,英特尔的快速路径互连(QPI)架构)的一部分。因此,本公开可以在QPI架构内实现。
尽管仅用两个处理器1270、1280示出,但是应当理解的是,本公开的范围不限于此。在其他实施例中,一个或多个附加的处理器可以存在于给定的处理器中。
处理器1270和1280被示出分别包括集成存储器控制器单元1272和1282。处理器1270还包括作为其总线控制器单元的一部分的点对点(P-P)接口1276和1278;类似地,第二处理器1280包括P-P接口1286和1288。处理器1270、1280可以使用P-P接口电路1278、1288经由点对点(P-P)接口1250交换信息。如图12所示,IMC 1272和1282将处理器耦合到相应的存储器,即,存储器1232和存储器1234,其可以是本地附接到相应的处理器的主存储器的部分。
处理器1270、1280各自使用点对点接口电路1276、1294、1286、1298经由个体的P-P接口1252、1254与芯片组1290交换信息。芯片组1290还沿着高性能图形互连1239经由接口电路1292与高性能图形电路1238交换信息。
共享高速缓存(未示出)可以被包括在任一处理器中或在两个处理器的外部;还经由P-P互连与处理器连接,使得如果处理器被置于低功率模式下,则处理器中的任一个或二者的本地高速缓存信息可以存储在共享高速缓存中。
芯片组1290可以经由接口1296耦合到第一总线1216。在一个实施例中,第一总线1216可以是外围组件互连(PCI)总线,或者诸如PCI Express总线或另一个第三代I/O互连总线之类的总线,但本公开的范围不限于此。
如图12所示,各种I/O设备1214耦合到第一总线1216以及将第一总线1216耦合到第二总线1220的总线桥接器1218。在一个实施例中,第二总线1220包括低引脚数(LPC)总线。在一个实施例中,各种设备耦合到第二总线1220,包括例如键盘和/或鼠标1222、通信设备1227和存储单元1228(例如,磁盘驱动器或其他大容量存储设备,其通常包括指令/代码和数据1230)。此外,音频I/O 1224被示出耦合到第二总线1220。注意,其他架构是可能的,其中,被包括的组件和互连架构变化。例如,代替图12的点对点架构,系统可以实现多点总线或其他这种架构。
使用平台中存在的各种惯性和环境传感器,可以实现许多不同的用例。这些用例实现包括感知计算的高级计算操作,并且还允许关于电源管理/电池寿命、安全性和系统响应性的增强。
例如,关于电源管理/电池寿命问题,至少部分地基于来自环境光传感器的信息,确定平台的位置中的环境光条件,并相应地控制显示器的强度。因此,在某些光照条件下减少了操作显示器的功耗。
至于安全性操作,基于从传感器获得的上下文信息(例如,位置信息),可以确定是否允许用户访问某些安全文档。例如,可以允许用户在工作场所或家庭位置处访问这样的文档。然而,当平台位于公共位置时,将阻止用户访问这样的文档。在一个实施例中,此确定是基于位置信息的,例如经由GPS传感器或相机对地标的识别所确定的位置信息。其他安全性操作可以包括提供在彼此的近距离内的设备的配对(例如,如本文所描述的便携式平台和用户的台式计算机、移动电话等)。某些共享在一些实施方式中是经由近场通信实现的(当这些设备如此配对时)。然而,当设备超出某个范围时,可能会禁用这种共享。此外,当将如本文所描述的平台与智能手机配对时,警报可以被配置为当设备在公共场所中移动超过距彼此预定距离时被触发。作为对比,当这些配对的设备处于安全位置(例如,工作场所或家庭位置)时,这些设备可以超过此预定限制而不会触发这种警报。
也可以使用传感器信息来增强响应性。例如,即使当平台处于低功率状态时,仍然可以启用传感器以相对低的频率运行。因此,确定了平台的位置的任何变化,例如,如由惯性传感器、GPS传感器等确定的。如果尚未注册这样的改变,则会发生与先前的无线集线器(例如,Wi-FiTM接入点或类似的无线使能器(wireless enabler))的更快的连接,这是因为在这种情况下无需扫描可用的无线网络资源。因此,实现了当从低功率状态唤醒时的更高级别的响应性。
应当理解的是,如本文所描述的,可以使用经由平台内的集成传感器获得的传感器信息来实现许多其他用例,并且以上示例仅出于说明的目的。使用本文所描述的系统,感知计算系统可以允许包括手势识别的替代输入形态的添加,并且使得系统能够感测用户的操作和意图。
在一些实施例中,可以存在一个或多个红外或其他热感测元件,或用于感测用户的存在或移动的任何其他元件。这样的感测元件可以包括一起工作、顺序工作或二者的多个不同的元件。例如,感测元件包括提供初始感测(例如,光或声音投射)之后通过例如超声飞行时间相机或图案光相机来针对手势检测进行感测的元件。
同样在一些实施例中,该系统包括光发生器以产生照明线。在一些实施例中,此线提供了关于虚拟边界的视觉提示,即,空间中的虚构或虚拟位置,其中,用户通过或突破虚拟边界或平面的动作被解释为与计算系统接合的意图。在一些实施例中,当计算系统转变为关于用户的不同的状态时,照明线可以改变颜色。照明线可以用于为空间中的虚拟边界的用户提供视觉提示,并且可以由系统用于确定计算机关于用户的状态转变,包括确定用户何时希望与计算机接合。
在一些实施例中,计算机感测用户的位置并且操作以将通过虚拟边界的用户的手的移动解释为指示用户与计算机接合的意图的手势。在一些实施例中,在用户通过虚拟线或平面时,由光发生器生成的光可以改变,从而向用户提供视觉反馈,即用户已经进入了用于提供手势以向计算机提供输入的区域。
显示屏可以提供关于用户的计算系统的状态转变的视觉指示。在一些实施例中,以第一状态提供第一屏幕,其中,用户的存在例如通过使用感测元件中的一个或多个来由系统感测。
在一些实施方式中,该系统例如通过面部识别来感测用户身份。这里,可以在第二状态下提供到第二屏幕的转变,其中,计算系统已经识别出用户身份,其中,屏幕向用户提供了用户已经转变到新状态的视觉反馈。到第三屏幕的转变可以在用户已经确认对用户的识别的第三状态下发生。
在一些实施例中,计算系统可以使用转变机制来针对用户确定虚拟边界的位置,其中,虚拟边界的位置可以随着用户和上下文而变化。计算系统可以生成光(例如,照明线),以指示用于与系统接合的虚拟边界。在一些实施例中,计算系统可以处于等待状态,并且可以以第一颜色产生光。计算系统可以例如通过使用感测元件感测用户的存在和移动来检测用户是否已经到达超过虚拟边界。
在一些实施例中,如果已经检测到用户已经越过虚拟边界(例如,用户的手比虚拟边界线更靠近计算系统),则计算系统可以转变到用于接收来自用户的手势输入的状态,其中,用于指示转变的机制可以包括指示虚拟边界改变为第二颜色的光。
在一些实施例中,计算系统然后可以确定是否检测到手势移动。如果检测到手势移动,则计算系统可以继续进行手势识别过程,该过程可以包括使用来自手势数据库的数据,该手势数据库可以驻留在计算设备的存储器中,或者可以由计算设备以其他方式访问。
如果识别出用户的手势,则计算系统可以响应于输入而执行功能,并且如果用户在虚拟边界内,则返回以接收附加的手势。在一些实施例中,如果手势未被识别,则计算系统可以转变为错误状态,其中,用于指示错误状态的机制可以包括指示虚拟边界改变为第三颜色的光,并且如果用户在虚拟边界内用于与计算系统接合,则系统返回以接收附加的手势。
如上所述,在其他实施例中,系统可以被配置为可以在至少两种不同的模式(平板电脑模式和笔记本电脑模式)下使用的可转换的平板电脑系统。可转换的系统可以具有两个面板(即,显示面板和基本面板),以使得在平板电脑模式下,两个面板在彼此之上堆叠布置。在平板电脑模式下,显示面板朝外,并且可以提供如常规的平板电脑中找到的触摸屏功能。在笔记本电脑模式下,两个面板可以以打开的翻盖配置来布置。
在各种实施例中,加速度计可以是具有至少50Hz的数据速率的3轴加速度计。还可以包括陀螺仪,其可以是三轴陀螺仪。另外,可能存在电子罗盘/磁力计。而且,可以提供一个或多个接近传感器(例如,用于打开以感测人何时接近(或不接近)系统并调整功率/性能以延长电池寿命的盖子)。针对一些OS的传感器融合能力(包括加速度计、陀螺仪和罗盘)可以提供增强的特征。另外,经由具有实时时钟(RTC)的传感器集线器,当系统的其余部分处于低功率状态时,可以实现来自传感器机制的唤醒以接收传感器输入。
在一些实施例中,内部盖子/显示器打开开关或传感器用于指示盖子何时关闭/打开,并且可以用于将系统置于已连接的待机状态(Connected Standby)下或自动从已连接的待机状态唤醒。其他系统传感器可以包括用于内部处理器、存储器和皮肤温度监视的ACPI传感器,以基于感测到的参数来实现对处理器和系统操作状态的改变。
在实施例中,OS可以是实现已连接的待机的8OS(在本文中也被称为Win8 CS)。Windows 8已连接的待机或具有类似的状态的另一个OS可以经由如本文所描述的平台提供非常低的超闲置电源,以使得应用能够以非常低的功耗保持连接,例如,连接到基于云的位置。该平台可以支持3种电源状态,即,屏幕打开(正常);已连接的待机(默认为“关闭”状态);和关机(功耗为零瓦)。因此,在已连接的待机状态下,即使屏幕是关闭的,平台在逻辑上是打开的(在最低功率电平处)。在这种平台中,可以使电源管理对应用透明并保持恒定的连接性,部分原因是卸载技术使得功率最低的组件能够执行操作。
贯穿此说明书引用“一个实施例”或“实施例”意指结合实施例描述的特定的特征、结构或特性被包括在本公开的至少一个实施例中。因此,贯穿本说明书各处出现的短语“在一个实施例中”或“在实施例中”不一定都指代相同的实施例。此外,可以以任何适合的方式在一个或多个实施例中组合特定的特征、结构或特性。
在前述说明书中,已经参考特定示例性实施例给出了详细描述。然而,将显而易见的是,可以对其进行各种修改和改变,而不偏离如所附权利要求中阐述的本公开的更广泛的精神和范围。说明书和附图因此应被视为说明性的意义而非限制性的意义。此外,实施例和其他示例性语言的前述使用不一定指代相同的实施例或相同的示例,而是可以指代不同和独特的实施例以及潜在地指代相同的实施例。
以上描述了实施例的各个方面和组合,其中的一些由以下示例表示:
示例1是一种装置,其包括显示端口输入(DP_IN)适配器,该DP_IN适配器包括DP_IN适配器寄存器;以及连接管理器逻辑,其用于:接收通知消息,该通知消息用于请求针对DP_IN适配器的带宽分配,确定带宽可用于DP_IN适配器,以及将新的带宽分配写入到DP_IN适配器寄存器中的被保留用于被准予的带宽的指示的寄存器中。
示例2可以包括示例1的主题,DP_IN适配器用于:从DP_IN适配器寄存器中读取所请求的带宽寄存器值;以及向连接管理器发送通知消息以请求带宽分配。
示例3可以包括示例1-2中的任一个的主题,DP_IN适配器用于根据对应的显示端口配置数据(DPDP)寄存器值来填充DP_IN适配器寄存器值。
示例4可以包括示例1-3中的任一个的主题,连接管理器用于:将显示端口隧穿带宽管理支持位写入DP_IN适配器寄存器的连接管理器带宽管理模式支持字段;以及将估计的带宽值写入到DP_IN适配器寄存器的估计带宽寄存器字段中。
示例5可以包括示例4的主题,连接管理器用于估计DP_IN适配器的带宽分配,并且将估计的带宽分配写入到估计带宽寄存器字段中。
示例6可以包括示例1-5中的任一个的主题,连接管理器用于:确定针对DP_IN适配器分配的总带宽;以及将针对DP_IN适配器分配的总带宽写入到DP_IN适配器寄存器中的被保留用于对被准予的带宽的指示的寄存器中。
示例7可以包括示例1-6中的任一个的主题,进一步包括:通用串行总线(USB)主机设备;以及包括DP_IN适配器的USB主机路由器。
示例8可以包括示例1-7中的任一个的主题,其中,连接管理器包括通用串行总线(USB)驱动程序。
示例9是一种装置,其包括:显示端口发送器(DPTX),其包括显示端口配置数据(DPCD)寄存器集合,DPTX用于:读取来自DPCD寄存器集合的估计的带宽分配;向控制器逻辑发送估计的带宽分配;接收来自控制器逻辑的用于增加DPTX的带宽的指示;以及将所请求的带宽写入到DPCD寄存器集合的请求带宽更新字段中。
示例10可以包括示例9的主题,DPTX用于读取带宽分配管理模式位以确定连接设备支持带宽分配管理;写入DPCD寄存器集合的DPTX带宽管理支持字段。
示例11可以包括示例9-10中的任一个的主题,DPTX用于:接收与所请求的带宽相关联的中断;读取DPCD寄存器集合中的状态寄存器;基于状态寄存器的带宽请求成功字段来确定所请求的带宽被准予。
示例12可以包括示例9-11中的任一个的主题,DPTX用于使用被准予的所请求的带宽来发送数据。
示例13可以包括示例9-12中的任一个的主题,其中,控制器逻辑包括操作系统。
示例14是一种包括主机路由器的系统,主机路由器包括连接管理器逻辑、显示端口适配器、以及显示端口适配器寄存器,显示端口适配器寄存器包括显示端口适配器寄存器值。显示端口源设备包括:连接到显示端口适配器的显示端口发送器;显示端口配置数据(DPCD)寄存器,其包括用于显示端口的显示端口配置寄存器值,显示端口发送器用于写入DPCD寄存器。显示端口适配器用于将DPCD寄存器值映射到显示端口适配器寄存器。连接管理器逻辑用于:接收请求针对显示端口发送器的带宽分配的通知消息,确定针对显示端口发送器的被分配的带宽,以及将被分配的带宽写入到显示端口适配器寄存器中。
示例15可以包括示例14的主题,显示端口适配器用于:读取来自显示端口适配器寄存器的所请求的带宽寄存器值;以及向连接管理器逻辑发送通知消息,以请求带宽分配。
示例16可以包括示例14-15中的任一个的主题,显示端口适配器用于根据对应的DPCD寄存器值来填充显示端口适配器寄存器值。
示例17可以包括示例14-16中的任一个的主题,连接管理器逻辑用于:将显示端口隧穿带宽管理支持位写入显示端口适配器寄存器的连接管理器带宽管理模式支持字段;以及将估计的带宽值写入到显示端口适配器寄存器的估计带宽寄存器字段中。
示例18可以包括示例17的主题,连接管理器逻辑用于估计针对显示端口适配器的带宽分配并且将估计的带宽分配写入到估计带宽寄存器字段中。
示例19可以包括示例14-18中的任一个的主题,连接管理器逻辑用于:确定针对显示端口适配器分配的总带宽;以及将针对显示端口适配器分配的总带宽写入到显示端口适配器寄存器中的被保留用于对被准予的带宽的指示的寄存器中。
示例20可以包括示例14-19中的任一个的主题,进一步包括通用串行总线(USB)主机设备,该通用串行总线(USB)主机设备包括主机路由器。
示例21可以包括示例14-20中的任一个的主题,显示端口源设备用于:读取带宽分配管理模式位,以确定连接设备支持带宽分配管理;写入DPCD寄存器集合的显示端口源设备带宽管理支持字段。
示例22可以包括示例14-21中的任一个的主题,显示端口源设备用于接收与所请求的带宽相关联的中断;读取DPCD寄存器集合中的状态寄存器;基于状态寄存器的带宽请求成功字段来确定所请求的带宽被准予。
示例23可以包括示例14-22中的任一个的主题,显示端口源设备用于使用被准予的所请求的带宽来发送数据。
示例24可以包括示例14-23中的任一个的主题,其中,控制器逻辑包括操作系统。
示例25是用于管理显示端口发送器的带宽的方法,该方法可以包括:读取指示显示端口发送器正在请求带宽分配的改变的显示端口适配器寄存器值;确定可以针对显示端口适配器准予带宽分配的改变;以及设置显示端口寄存器信息以指示所请求的带宽被准予。
示例26可以包括示例25的主题,并且还可以包括向显示端口发送器发送中断以警告显示端口发送器已经解决了针对带宽分配的改变的请求。
示例27可以包括示例25-26中的任一个的主题,并且还可以包括在显示端口发送器处接收来自操作系统的请求带宽的改变的指示。显示端口发送器可以将改变带宽的请求写入到显示端口配置数据(DPCD)寄存器中。DPCD寄存器由显示端口适配器寄存器进行镜像。显示端口适配器可以读取显示端口适配器寄存器中的对应的字段,该字段指示显示端口发送器正在请求带宽的改变。显示端口适配器然后将通知消息发送到连接管理器以改变带宽。
示例28可以包括示例27的主题,连接管理器可以写入显示端口适配器寄存器,以指示带宽已经被改变。连接管理器可以将中断发送到显示端口发送器。
显示端口发送器可以读取对应的寄存器字段,以读取带宽已经被改变。显示端口发送器可以使用新的被分配的带宽来发送数据。
在示例中,一种装置包括USB连接管理器,其用于接收(例如,通过读取DP_IN适配器寄存器)来自显示端口驱动程序的请求以改变针对显示端口的带宽分配。连接管理器可以确定是否准予针对带宽分配的改变的请求。连接管理器然后可以将对带宽分配的改变的确认连同用于显示端口的新带宽写入到DP_IN适配器寄存器。连接管理器可以然后将中断发送到显示端口驱动程序。带宽分配值和指示已经准予所请求的带宽的成功位也可以被写入到DP_IN适配器寄存器中。
被分配(或被准予)的带宽和成功位由DPCD寄存器进行镜像。在接收到来自连接管理器的中断之后,显示驱动程序可以检查DPCD寄存器以查看请求是否成功,并且可以检查被分配的带宽。
在另一个示例中,连接管理器可以将估计的带宽值设置到DP_IN适配器寄存器中。显示端口驱动程序可以将估计的带宽报告给操作系统。操作系统可以确定估计的带宽过高或过低,并且请求改变用于显示端口的带宽。显示端口驱动程序可以在DPCD寄存器中写入带宽更新。连接管理器可以将该带宽更新读取为来自显示端口驱动程序的用于改变针对显示端口的被分配的带宽的请求。
Claims (20)
1.一种装置,包括:
显示端口输入(DP_IN)适配器,所述DP_IN适配器包括DP_IN适配器寄存器;以及
连接管理器逻辑,其用于:
接收通知消息,所述通知消息用于请求针对所述DP_IN适配器的带宽分配,
确定带宽能够用于所述DP_IN适配器,以及
将新的带宽分配写入到所述DP_IN适配器寄存器中的被保留用于对被准予的带宽的指示的寄存器中。
2.根据权利要求1所述的装置,所述DP_IN适配器用于:
从所述DP_IN适配器寄存器中读取所请求的带宽寄存器值;以及
向所述连接管理器发送通知消息,以请求所述带宽分配。
3.根据权利要求1或2中的任一项所述的装置,所述DP_IN适配器用于根据对应的显示端口配置数据(DPDP)寄存器值来填充DP_IN适配器寄存器值。
4.根据权利要求1-3中的任一项所述的装置,所述连接管理器用于:
将显示端口隧穿带宽管理支持位写入所述DP_IN适配器寄存器的连接管理器带宽管理模式支持字段;以及
将估计的带宽值写入到所述DP_IN适配器寄存器的估计带宽寄存器字段。
5.根据权利要求4所述的装置,所述连接管理器用于估计针对所述DP_IN适配器的带宽分配,并且将所述估计的带宽分配写入到所述估计带宽寄存器字段中。
6.根据权利要求1-5中的任一项所述的装置,所述连接管理器用于:
确定针对所述DP_IN适配器分配的总带宽;以及
将针对所述DP_IN适配器分配的所述总带宽写入到所述DP_IN适配器寄存器中被保留用于对被准予的带宽的指示的寄存器中。
7.根据权利要求1-6中的任一项所述的装置,进一步包括:
通用串行总线(USB)主机设备;以及
包括所述DP_IN适配器的USB主机路由器。
8.根据权利要求1-7中的任一项所述的装置,其中,所述连接管理器包括通用串行总线(USB)驱动程序。
9.一种装置,包括:
显示端口发送器(DPTX),其包括显示端口配置数据(DPCD)寄存器集合,所述DPTX用于:
读取来自所述DPCD寄存器集合的估计的带宽分配;
向控制器逻辑发送所述估计的带宽分配;
接收来自所述控制器逻辑的用于增加所述DPTX的带宽的指示;以及
将所请求的带宽写入到所述DPCD寄存器集合的请求带宽更新字段中。
10.根据权利要求9所述的装置,所述DPTX用于:
读取带宽分配管理模式位以确定连接设备支持带宽分配管理;
写入所述DPCD寄存器集合的DPTX带宽管理支持字段。
11.根据权利要求9或10中的任一项所述的装置,所述DPTX用于:
接收与所请求的带宽相关联的中断;
读取所述DPCD寄存器集合中的状态寄存器;
基于所述状态寄存器的带宽请求成功字段来确定所请求的带宽被准予。
12.根据权利要求11所述的装置,所述DPTX用于使用被准予的所请求的带宽来发送数据。
13.根据权利要求9-11中的任一项所述的装置,其中,所述控制器逻辑包括操作系统。
14.一种系统,包括:
主机路由器,其包括:
连接管理器逻辑,
显示端口适配器,以及
显示端口适配器寄存器,其包括显示端口适配器寄存器值;以及显示端口源设备,其包括:
连接到所述显示端口适配器的显示端口发送器;
显示端口配置数据(DPCD)寄存器,其包括用于所述显示端口的显示端口配置寄存器值,所述显示端口发送器用于写入所述DPCD寄存器;
其中,所述显示端口适配器用于将DPCD寄存器值映射到所述显示端口适配器寄存器;
其中,所述连接管理器逻辑用于:
接收请求针对所述显示端口发送器的带宽分配的通知消息,
确定针对所述显示端口发送器的被分配的带宽,以及
将所述被分配的带宽写入到所述显示端口适配器寄存器中。
15.根据权利要求14所述的系统,所述显示端口适配器用于:
读取来自所述显示端口适配器寄存器的所请求的带宽寄存器值;以及
向所述连接管理器逻辑发送通知消息,以请求所述带宽分配。
16.根据权利要求14-15中的任一项所述的系统,所述显示端口适配器用于根据对应的DPCD寄存器值来填充显示端口适配器寄存器值。
17.根据权利要求14-16中的任一项所述的系统,所述连接管理器逻辑用于:
将显示端口隧穿带宽管理支持位写入所述显示端口适配器寄存器的连接管理器带宽管理模式支持字段;以及
将估计的带宽值写入到所述显示端口适配器寄存器的估计带宽寄存器字段中。
18.根据权利要求17所述的系统,所述连接管理器逻辑用于估计针对所述显示端口适配器的带宽分配并且将估计的带宽分配写入到所述估计带宽寄存器字段中。
19.根据权利要求14-18中的任一项所述的系统,所述连接管理器逻辑用于:
确定针对所述DP_IN适配器分配的总带宽;以及
将针对所述DP_IN适配器分配的所述总带宽写入到所述DP_IN适配器寄存器中的被保留用于对被准予的带宽的指示的寄存器中。
20.根据权利要求14-19中的任一项所述的系统,进一步包括通用串行总线(USB)主机设备,所述通用串行总线(USB)主机设备包括所述主机路由器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063016121P | 2020-04-27 | 2020-04-27 | |
US63/016,121 | 2020-04-27 | ||
US16/908,702 | 2020-06-22 | ||
US16/908,702 US20200320026A1 (en) | 2020-04-27 | 2020-06-22 | Bandwidth management allocation for displayport tunneling |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113645053A true CN113645053A (zh) | 2021-11-12 |
Family
ID=72662386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011469918.2A Pending CN113645053A (zh) | 2020-04-27 | 2020-12-14 | 用于显示端口隧穿的带宽管理分配 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20200320026A1 (zh) |
CN (1) | CN113645053A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023159339A1 (en) * | 2022-02-22 | 2023-08-31 | Intel Corporation | System, method and apparatus for scalable connection management of interface |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI820993B (zh) * | 2022-11-01 | 2023-11-01 | 創惟科技股份有限公司 | 介面轉換裝置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8782237B2 (en) * | 2010-01-28 | 2014-07-15 | Intel Corporation | Audio/video streaming in a topology of devices |
US9323698B2 (en) * | 2011-09-22 | 2016-04-26 | Synaptics Incorporated | System and method for transmitting USB data over a DisplayPort transmission link |
US8856420B2 (en) * | 2011-12-27 | 2014-10-07 | Intel Corporation | Multi-protocol I/O interconnect flow control |
US8953644B2 (en) * | 2011-12-27 | 2015-02-10 | Intel Corporation | Multi-protocol I/O interconnect time synchronization |
US9565132B2 (en) * | 2011-12-27 | 2017-02-07 | Intel Corporation | Multi-protocol I/O interconnect including a switching fabric |
US9252970B2 (en) * | 2011-12-27 | 2016-02-02 | Intel Corporation | Multi-protocol I/O interconnect architecture |
US9697159B2 (en) * | 2011-12-27 | 2017-07-04 | Intel Corporation | Multi-protocol I/O interconnect time synchronization |
US9508282B2 (en) * | 2014-12-10 | 2016-11-29 | Ati Technologies Ulc | Virtualized display output ports configuration |
WO2016112152A1 (en) * | 2015-01-08 | 2016-07-14 | Megachips Technology America Corporation | Transmission device, dp source device, reception device, and dp sink device |
US10219014B2 (en) * | 2016-06-02 | 2019-02-26 | Biamp Systems, LLC | Systems and methods for bandwidth-limited video transport |
US20190332558A1 (en) * | 2018-04-25 | 2019-10-31 | Qualcomm Incorporated | Low-power states in a multi-protocol tunneling environment |
US10474607B2 (en) * | 2018-05-01 | 2019-11-12 | Intel Corporation | Adapt link training based on source capability information |
US11513808B2 (en) * | 2019-06-28 | 2022-11-29 | Intel Corporation | Automatic switching and deployment of software or firmware based USB4 connection managers |
US20200192832A1 (en) * | 2020-02-21 | 2020-06-18 | Intel Corporation | Influencing processor governance based on serial bus converged io connection management |
US20200257649A1 (en) * | 2020-04-27 | 2020-08-13 | Intel Corporation | Transmitting displayport 2.0 information using usb4 |
US20210055777A1 (en) * | 2020-08-18 | 2021-02-25 | Intel Corporation | System power management in multi-port i/o hybrid systems |
US20220129398A1 (en) * | 2020-10-28 | 2022-04-28 | Qualcomm Incorporated | Tunneling over universal serial bus (usb) sideband channel |
US20220113353A1 (en) * | 2021-12-23 | 2022-04-14 | Aruni P. Nelson | Input-output device with debug controller |
US20230088416A1 (en) * | 2022-05-31 | 2023-03-23 | Aruni Nelson | Tunneling usb2 data using usb4-based configurations |
-
2020
- 2020-06-22 US US16/908,702 patent/US20200320026A1/en active Pending
- 2020-12-14 CN CN202011469918.2A patent/CN113645053A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023159339A1 (en) * | 2022-02-22 | 2023-08-31 | Intel Corporation | System, method and apparatus for scalable connection management of interface |
Also Published As
Publication number | Publication date |
---|---|
US20200320026A1 (en) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11507528B2 (en) | Pooled memory address translation | |
US10083147B2 (en) | Apparatuses and methods for multilane universal serial bus (USB2) communication over embedded universal serial bus (eUSB2) | |
CN109891399B (zh) | 在相同的物理串行总线集线器上产生多个虚拟串行总线集线器实例的装置和方法 | |
KR101565357B1 (ko) | 타임아웃을 처리하기 위한 시스템, 방법 및 장치 | |
US11106474B2 (en) | System, method, and apparatus for DVSEC for efficient peripheral management | |
US9411762B2 (en) | Method and system for platform management messages across peripheral component interconnect express (PCIe) segments | |
JP6286551B2 (ja) | 処理要素構成のための装置、デバイス構成のための装置および方法、高速デバイス構成のための装置、プログラム、並びに、非一時的コンピュータ可読ストレージ媒体 | |
US11263165B2 (en) | Apparatuses for periodic universal serial bus (USB) transaction scheduling at fractional bus intervals | |
US7945721B1 (en) | Flexible control and/or status register configuration | |
CN113434446A (zh) | 灵活总线协议协商和启用序列 | |
US20180173666A1 (en) | APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT | |
US11163717B2 (en) | Reduced pin count interface | |
US7752376B1 (en) | Flexible configuration space | |
US9385728B2 (en) | Integrated clock differential buffering | |
CN113645053A (zh) | 用于显示端口隧穿的带宽管理分配 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |