CN113644106A - 一种显示基板和显示装置 - Google Patents
一种显示基板和显示装置 Download PDFInfo
- Publication number
- CN113644106A CN113644106A CN202110923747.4A CN202110923747A CN113644106A CN 113644106 A CN113644106 A CN 113644106A CN 202110923747 A CN202110923747 A CN 202110923747A CN 113644106 A CN113644106 A CN 113644106A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- electrically connected
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 239000010409 thin film Substances 0.000 claims description 144
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 102
- 238000000034 method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Sustainable Development (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种显示基板和显示装置,以改善现有技术的显示基板存在指纹识别光线需要穿过整个驱动层,损失较大,不利于指纹信号信噪比提高和高向分辨率器件设计要求,以及指纹识别部件获取到的光线有限,存在指纹识别不够灵敏的问题。所述显示基板,包括:衬底基板,位于所述衬底基板一侧的驱动结构层,位于所述驱动结构层背离所述衬底基板一侧的遮光电极层,以及集成于所述驱动结构层与所述遮光电极层之间的光敏结构;所述遮光电极层包括像素电极,以及与所述光敏结构对应的遮光图案;其中,所述遮光图案具有开口,所述开口在所述衬底基板的正投影位于所述光敏结构在所述衬底基板的正投影内。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种显示基板和显示装置。
背景技术
目前,有源矩阵有机发光二极体(Active Matrix Organic Light EmittingDiode,AMOLED)技术是电子产品的发展趋势,因其具有更宽的视角、更高的刷新率和更薄的尺寸,在智能手机上得到广泛应用。低温多晶氧化物((Low Temperature PolycrystallineOxide,LTPO)技术结合了低温多晶硅薄膜晶体管(Low Temperature Poly-silicon ThinFilm Transistor,LTPS-TFT)和氧化物薄膜晶体管(Oxide-TFT)这两种TFT各自的优势,在AMO LED产品的高像素密度(Pixel Per Inch,PPI)、低功耗、高画质等方面具备一定的技术优势。因此LTPO工艺的开发具有较高的价值和意义。
但目前现有LTPO显示面板,指纹识别采用模组集成的方式,即LTPO OLED背板(BP)+准直导光层+光敏传感器(Sensor)三叠层结构,其中准直导光层厚度约为400um,从而导致这样整体模组结构较厚。而LTPO BP和光敏Sensor工艺制程复杂,总计需要20道mask,成本较高。另外模组采用三叠层结构,光敏Sensor对LTPO透过率有15%的要求(即LTPO BP的透过率需大于15%,以便光敏Sensor实现准确检测),指纹信号需要穿过BP整个膜层,损失较大,不利于指纹信号信噪比提高和高PPI器件设计要求等。而且,目前的显示面板,指纹识别部件获取到的光线有限,存在指纹识别不够灵敏的问题。
发明内容
本发明提供一种显示基板和显示装置,以改善现有技术的显示基板存在指纹识别光线需要穿过整个驱动层,损失较大,不利于指纹信号信噪比提高和高向分辨率器件设计要求,以及指纹识别部件获取到的光线有限,存在指纹识别不够灵敏的问题。
本发明实施例提供一种显示基板,包括:衬底基板,位于所述衬底基板一侧的驱动结构层,位于所述驱动结构层背离所述衬底基板一侧的遮光电极层,以及集成于所述驱动结构层与所述遮光电极层之间的光敏结构;
所述遮光电极层包括像素电极,以及与所述光敏结构对应的遮光图案;其中,所述遮光图案具有开口,所述开口在所述衬底基板的正投影位于所述光敏结构在所述衬底基板的正投影内。
在一种可能的实施方式中,所述开口在所述衬底基板的正投影面积占所述光敏结构在所述衬底基板正投影面积的10%至100%。
在一种可能的实施方式中,所述遮光电极层的材料包括叠层设置的氧化铟锡、银、氧化铟锡。
在一种可能的实施方式中,所述驱动结构层包括多个低温多晶硅薄膜晶体管,以及至少一个氧化物薄膜晶体管。
在一种可能的实施方式中,至少一个所述低温多晶硅薄膜晶体管与所述像素电极电连接,至少一个所述氧化物薄膜晶体管与所述光敏结构电连接;
或者,至少一个所述低温多晶硅薄膜晶体管与所述光敏结构电连接,至少一个所述氧化物薄膜晶体管与所述像素电极电连接。
在一种可能的实施方式中,至少一个所述低温多晶硅薄膜晶体管与所述像素电极电连接,至少一个所述氧化物薄膜晶体管与所述光敏结构电连接;
所述低温多晶硅薄膜晶体管包括依次位于所述衬底基板一侧的低温多晶硅有源层、第一栅极、第一源漏连接电极和第一源漏极;所述第一源漏极与所述像素电极电连接;
所述氧化物薄膜晶体管包括依次位于所述衬底基板一侧的第二栅极、氧化物有源层、第二源漏连接电极和第二源漏极;所述第二源漏极与所述光敏结构电连接;
其中,所述第一栅极与所述第二栅极同层同材质,所述第一源漏连接电极与所述第二源漏连接电极同层同材质,所述第一源漏极与所述第二源漏极同层同材质。
在一种可能的实施方式中,所述氧化物薄膜晶体管还包括位于所述氧化物有源层与所述第二源漏连接电极之间的第三栅极。
在一种可能的实施方式中,所述光敏结构包括依次叠层设置的第一光敏电极、第一半导体层、第二半导体层和第二光敏电极,其中,所述第二源漏极复用做所述第一光敏电极。
在一种可能的实施方式中,所述驱动电路层包括驱动电路,所述驱动电路包括:
第一薄膜晶体管,所述第一薄膜晶体管的控制端与第一复位信号端电连接,所述第一薄膜晶体管的第一端与第一初始信号端电连接,所述第一薄膜晶体管的第二端与第一节点电连接;
第二薄膜晶体管,所述第二薄膜晶体管的控制端与第一扫描信号端电连接,所述第二薄膜晶体管的第一端与所述第一节点电连接,所述第二薄膜晶体管的第二端与第二节点电连接;
第三薄膜晶体管,所述第三薄膜晶体管的控制端与所述第一节点电连接,所述第三薄膜晶体管的第一端与第三节点电连接,所述第三薄膜晶体管的第二端与所述第二节点电连接;
第四薄膜晶体管,所述第四薄膜晶体管的控制端与所述第二扫描信号端电连接,所述第四薄膜晶体管的第一端与所述第三节点电连接,所述第四薄膜晶体管的第二端与数据信号端电连接;
第五薄膜晶体管,所述第五薄膜晶体管的控制端与第一发光信号端电连接,所述第五薄膜晶体管的第一端与第一电源信号端电连接,所述第五薄膜晶体管的第二端与所述第三节点电连接;
第六薄膜晶体管,所述第六薄膜晶体管的控制端与第二发光信号端电连接,所述第六薄膜晶体管的第一端与所述第二节点电连接,所述第六薄膜晶体管的第二端与第四节点电连接;
第七薄膜晶体管,所述第七薄膜晶体管的控制端与第二复位信号端电连接,所述第七薄膜晶体管的第一端与第二初始信号端电连接,所述第七薄膜晶体管的第二端与所述第四节点电连接;
电容,所述电容的第一端与所述第一电源信号端电连接,所述电容的第二端与所述第一节点电连接;
其中,所述第一光敏电极与所述第一节点电连接,所述像素电极与所述第四节点电连接;所述第一薄膜晶体管、所述第二薄膜晶体管为所述氧化物薄膜晶体管;所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管为所述低温多晶硅薄膜晶体管。
本发明实施例还提供一种显示装置,包括如本发明实施例提供的所述显示基板。
本发明实施例有益效果如下:本发明实施例中,将光敏结构设置在驱动结构层的上方,集成于显示基板内,这样既可以降低光敏结构对驱动结构层透过率的要求,也降低模组厚度,同时也优化了工艺流程,降低成本,而且,光敏结构集成于驱动结构层与遮光电极层之间,遮光电极层包括像素电极,以及与光敏结构对应的遮光图案,可以对光敏结构起到避免光串扰,降低噪声,提高信噪比的作用,且遮光图案可以和像素电极采用一道掩膜工艺制备,简化工艺流程,而遮光图案具有开口,可以起到准直光路的作用。
附图说明
图1为本发明实施例提供的显示基板示意图之一;
图2为本发明实施例提供的遮光层的俯视示意图;
图3为本发明实施例提供的显示基板示意图之二;
图4为本发明实施例提供的光敏结构的示意图;
图5为本发明实施例提供的电路示意图;
图6为本发明实施例提供的电路的时序图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明,本公开省略了已知功能和已知部件的详细说明。
参见图1和图2所示,本发明实施例提供一种显示基板,包括:衬底基板11,位于衬底基板11一侧的驱动结构层T,位于驱动结构层110背离衬底基板11一侧的遮光电极层9,以及集成于驱动结构层T与遮光电极层9之间的光敏结构8;
遮光电极层9包括像素电极91,以及与光敏结构8对应的遮光图案92;其中,遮光图案92具有开口K1,开口K1在衬底基板11的正投影位于光敏结构8在衬底基板11的正投影内。具体的,开口K1在衬底基板11的正投影面积小于光敏结构8在衬底基板11的正投影面积。具体的,遮光图案92可以与光敏结构8一一对应,遮光图案92在衬底基板11的正投影外轮廓可以与光敏结构8在衬底基板11的正投影外轮廓大致重合,具体的,大致重合,可以理解为二者具有80%~100%的重合度。
本发明实施例中,将光敏结构8设置在驱动结构层T的上方,集成于显示基板内,这样既可以降低光敏结构8对驱动结构层T透过率的要求,也降低模组厚度,同时也优化了工艺流程,降低成本,而且,光敏结构8集成于驱动结构层T与遮光电极层9之间,遮光电极层9包括像素电极91,以及与光敏结构8对应的遮光图案92,可以对光敏结构8起到避免光串扰,降低噪声,提高信噪比的作用,且遮光图案92可以和像素电极91采用一道掩膜工艺制备,简化工艺流程,而遮光图案92具有开口K1,可以起到准直光路的作用。
需要说明的是,图2仅是以像素电极91为矩形,遮光图案92为矩形,开孔K1为圆形,光敏结构8为圆形,遮光图案92位于像素电极91行的相邻两个像素电极91之间的间隙为例进行的示意性说明,本发明不以此为限。在具体实施时,像素电极91的形状还可以为其它形状,例如,可以为六边形、五边形;遮光图案92也可以为其它形状,例如,可以为五边形、六边形;遮光图案92与像素电极91的位置关系也可以是其它的位置关系,例如,间隔多个像素电极91设置一个遮光图案92,又例如,遮光图92位于像素电极91列的相邻两个像素电极91之间的间隙处。
具体的,衬底基板11可以包括柔性衬底111,以及刚性衬底112,柔性衬底111的材料可以为聚酰亚胺(Polyimide,PI),刚性衬底112的材料可以为玻璃,刚性衬底112可以用作显示基板在制作过程中的载体,在最终的显示产品中,可以将刚性衬底112去除。
在一种可能的实施方式中,开口K1在衬底基板11的正投影面积占光敏结构在衬底基板正投影面积的10%至100%。具体的,K1在衬底基板11的正投影面积可以与光敏结构8在衬底基板11正投影面积相同,如此,可以实现光敏结构8的最大受光。
在一种可能的实施方式中,遮光电极层9的材料包括叠层设置的氧化铟锡、银、氧化铟锡,避免仅使用氧化铟锡时,氧化铟锡为透光材料,无遮光效果,无法采用,以及避免仅使用Ag作为阳极时,Ag易氧化,工程控制能力较弱,无法使用的问题。
具体的,结合图1所示,驱动结构层T可以包括多个低温多晶硅薄膜晶体管TP,以及至少一个氧化物薄膜晶体管TO。
在一种可能的实施方式中,结合图1所示,至少一个低温多晶硅薄膜晶体管TP与像素电极91电连接,至少一个氧化物薄膜晶体管TO与光敏结构8电连接,如图1所示,氧化物薄膜晶体管漏电流Ioff一般处于10E-11~12左右,而低温多晶硅薄膜晶体管漏电流Ioff一般为10E-16~17左右,氧化物薄膜晶体管具有更低的漏电流,更有利于光敏结构8储存信号,因此氧化物薄膜晶体管对光敏结构8更具优势。
在一种可能的实施方式中,参见图3所示,至少一个低温多晶硅薄膜晶体管TP与光敏结构8电连接,至少一个氧化物薄膜晶体管TO与像素电极91电连接。
在一种可能的实施方式中,结合图1所示,至少一个低温多晶硅薄膜晶体管TP与像素电极91电连接,至少一个氧化物薄膜晶体管TO与光敏结构8电连接;低温多晶硅薄膜晶体管TP包括依次位于衬底基板11一侧的低温多晶硅有源层21、第一栅极31、第一源漏连接电极61(第一源漏连接电极61具体可以包括第一源极连接电极611和第一漏极连接电极612)和第一源漏极71(第一源漏极71具体可以包括第一源极711和第一漏极712);第一源漏极71(具体可以是第一源漏极71的第一漏极712)与像素电极91电连接;氧化物薄膜晶体管TO包括依次位于衬底基板11一侧的第二栅极32、氧化物有源层4、第二源漏连接电极62(第二源漏连接电极62具体可以包括第二源极连接电极621和第二漏极连接电极622)和第二源漏极72;第二源漏极72与光敏结构8电连接;其中,第一源漏连接电极61与第二源漏连接电极62同层同材质,第一源漏极71与第二源漏极72同层同材质。如此,在形成与发光器件的薄膜晶体管的同时,也形成与光敏结构的薄膜晶体管,简化显示基板的制作工艺,降低光敏结构对驱动结构层透过率的要求,也降低模组厚度。
在一种可能的实施方式中,氧化物薄膜晶体管TO还包括位于氧化物有源层4与第二源漏连接电极62之间的第三栅极5。如此,氧化物有源层4上下方同时设置栅极,可以使各氧化物薄膜晶体管TO的开启电压Vth较为一致。具体的,对于双栅设计,第三栅极5可以决定沟道的长度。
具体的,结合图1或图3所示,衬底基板11与低温多晶硅有源层21之间还可以设置有缓冲层13,低温多晶硅有源层21与第一栅极31之间还可以设置有第一栅极绝缘层141,第二栅极32与第一栅极31之间还可以设置有第二栅极绝缘层142,第二栅极32与氧化物有源层4之间还可以设置有第一层间介质层151,氧化物有源层4与第三栅极5之间还可以设置有第三栅极绝缘层143,第二源漏连接电极62与第三栅极5之间还可以设置有第二层间介质层152,第二源漏连接电极62与第二源漏极72之间还可以设置有第一平坦层161,第一平坦层161与第二源漏极72之间还可以设置有第一钝化层171,第一钝化层171,光敏结构8与遮光层9之间还可以设置有第二钝化层172,第二钝化层172与遮光层9之间还可以设置有第二平坦化层162,遮光层9背离第二平坦化层162的一侧还可以设置有像素定义层18。
具体的,显示基板还可以包括与第一栅极31同层设置的第一电容电极33,以及与第二栅极32同层设置的第二电容电极34,以形成像素电路中的电容。
具体的,像素电极91可以为阳极,显示基板在背离像素定义层18的一侧还可以设置有发光层(发光层具体可以包括空穴注入层、空穴传输层、有机发光层、电子传输层、电子注入层),发光层背离像素电极91的一侧还可以设置有阴极层。
在一种可能的实施方式中,参见图4所示,光敏结构8可以为PIN型光电二极管,具体可以包括依次叠层设置的第一光敏电极81、第一半导体层83、本征层85、第二半导体层84和第二光敏电极82,其中,第二源漏极71复用做第一光敏电极81。具体的,第一半导体层83可以为P型半导体层,第二半导体层84可以为N型半导体层,或者,第一半导体层83可以为N型半导体层,第二半导体层84可以为P型半导体层。本发明实施例中,第二源漏极71复用做第一光敏电极81,制作像素电极91的同时制备第二光敏电极82,形成光敏结构8,可以简化光敏结构8的制作流程,降低成本。具体的,第二光敏电极82可以采用氧化铟锡材料,可以和第二半导体层84同步制备,即先刻蚀第二光敏电极82,再刻蚀第二半导体层84。
在一种可能的实施方式中,参见图5所示,驱动电路层T包括驱动电路,驱动电路包括:
第一薄膜晶体管T1,第一薄膜晶体管T1的控制端与第一复位信号端N_Reset电连接,第一薄膜晶体管T1的第一端与第一初始信号端Vinit1电连接,第一薄膜晶体管T1的第二端与第一节点A1电连接;
第二薄膜晶体管T2,第二薄膜晶体管T2的控制端与第一扫描信号端N_Gate电连接,第二薄膜晶体管T2的第一端与第一节点A1电连接,第二薄膜晶体管T2的第二端与第二节点A2电连接;
第三薄膜晶体管T3,第三薄膜晶体管T3的控制端与第一节点A1电连接,第三薄膜晶体管T3的第一端与第三节点A3电连接,第三薄膜晶体管T3的第二端与第二节点A2电连接;
第四薄膜晶体管T4,第四薄膜晶体管T4的控制端与第二扫描信号端P_Gate电连接,第四薄膜晶体管T4的第一端与第三节点A3电连接,第四薄膜晶体管T4的第二端与数据信号端data电连接;
第五薄膜晶体管T5,第五薄膜晶体管T5的控制端与第一发光信号端EM1电连接,第五薄膜晶体管T5的第一端与第一电源信号端VDD电连接,第五薄膜晶体管T5的第二端与第三节点A3电连接;
第六薄膜晶体管T6,第六薄膜晶体管T6的控制端与第二发光信号端EM2电连接,第六薄膜晶体管T6的第一端与第二节点A2电连接,第六薄膜晶体管T6的第二端与第四节点A4电连接;具体的,第二发光信号端EM2与第一发光信号端EM1的信号可以相同;
第七薄膜晶体管T7,第七薄膜晶体管T7的控制端与第二复位信号端P_Reset电连接,第七薄膜晶体管T7的第一端与第二初始信号端Vinit2电连接,第七薄膜晶体管T7的第二端与第四节点A4电连接;
电容Cst,电容Cst的第一端与第一电源信号端VDD电连接,电容Cst的第二端与第一节点电连接;
其中,第一光敏电极81与第一节点A1电连接,像素电极91与第四节点A4电连接;第一薄膜晶体管T1、第二薄膜晶体管T2为氧化物薄膜晶体管;第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7为低温多晶硅薄膜晶体管。
本发明实施例中,驱动结构层T在显示阶段和指纹识别阶段共用;光敏结构8在发光器件不发光时间内工作,低温多晶硅薄膜晶体管既作为显示TFT使用,也作为指纹识别的TFT使用。
具体的,像素电路的工作时序图可以如图6所示,光敏结构8可在正常显示阶段X1工作前的采集,该时间记作为X0,在0~X0时间内,仅使用第一薄膜晶体管T1、第三薄膜晶体管T3、第六薄膜晶体管T6工作,实现指纹识别。具体的,在重置(Reset)阶段,第一扫描信号端N_Gate加载高电平信号,第一薄膜晶体管T1打开,其它薄膜晶体管关闭,将光敏结构8前一个阶段累积信号释放;在曝光(Exposure)阶段,Vbias加载高电平信号,光敏结构8累积电信号;在读取(Read)阶段,EM加载高电平信号,第三薄膜晶体管T3,第五薄膜晶体管T5,以及第六薄膜晶体管T6打开,其它薄膜晶体管关闭,读取信号,由于谷脊反射差异,第三薄膜晶体管T3栅极累积电压有差异,导致I-out不同,实现指纹识别;X1-X3阶段可以为显示阶段,具体的工作过程,可以与目前的7T1C像素电路的工作过程相同,本发明不再复述。
本发明实施例还提供一种显示装置,包括如本发明实施例提供的显示基板。
本发明实施例有益效果如下:将光敏结构8设置在驱动结构层T的上方,集成于显示基板内,这样既可以降低光敏结构8对驱动结构层T透过率的要求,也降低模组厚度,同时也优化了工艺流程,降低成本,而且,光敏结构8集成于驱动结构层T与遮光电极层9之间,遮光电极层9包括像素电极91,以及与光敏结构8对应的遮光图案92,可以对光敏结构8起到避免光串扰,降低噪声,提高信噪比的作用,且遮光图案92可以和像素电极91采用一道掩膜工艺制备,简化工艺流程,而遮光图案92具有开口K1,可以起到准直光路的作用。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种显示基板,其特征在于,包括:衬底基板,位于所述衬底基板一侧的驱动结构层,位于所述驱动结构层背离所述衬底基板一侧的遮光电极层,以及集成于所述驱动结构层与所述遮光电极层之间的光敏结构;
所述遮光电极层包括像素电极,以及与所述光敏结构对应的遮光图案;其中,所述遮光图案具有开口,所述开口在所述衬底基板的正投影位于所述光敏结构在所述衬底基板的正投影内。
2.如权利要求1所述的显示基板,其特征在于,所述开口在所述衬底基板的正投影面积占所述光敏结构在所述衬底基板正投影面积的10%至100%。
3.如权利要求2所述的显示基板,其特征在于,所述遮光电极层的材料包括叠层设置的氧化铟锡、银、氧化铟锡。
4.如权利要求1所述的显示基板,其特征在于,所述驱动结构层包括多个低温多晶硅薄膜晶体管,以及至少一个氧化物薄膜晶体管。
5.如权利要求4所述的显示基板,其特征在于,至少一个所述低温多晶硅薄膜晶体管与所述像素电极电连接,至少一个所述氧化物薄膜晶体管与所述光敏结构电连接;
或者,至少一个所述低温多晶硅薄膜晶体管与所述光敏结构电连接,至少一个所述氧化物薄膜晶体管与所述像素电极电连接。
6.如权利要求5所述的显示基板,其特征在于,至少一个所述低温多晶硅薄膜晶体管与所述像素电极电连接,至少一个所述氧化物薄膜晶体管与所述光敏结构电连接;
所述低温多晶硅薄膜晶体管包括依次位于所述衬底基板一侧的低温多晶硅有源层、第一栅极、第一源漏连接电极和第一源漏极;所述第一源漏极与所述像素电极电连接;
所述氧化物薄膜晶体管包括依次位于所述衬底基板一侧的第二栅极、氧化物有源层、第二源漏连接电极和第二源漏极;所述第二源漏极与所述光敏结构电连接;
电容,所述电容的第一端与所述第一电源信号端电连接,所述电容的第二端与所述第一节点电连接;
其中,所述第一源漏连接电极与所述第二源漏连接电极同层同材质,所述第一源漏极与所述第二源漏极同层同材质。
7.如权利要求6所述的显示基板,其特征在于,所述氧化物薄膜晶体管还包括位于所述氧化物有源层与所述第二源漏连接电极之间的第三栅极。
8.如权利要求6所述的显示基板,其特征在于,所述光敏结构包括依次叠层设置的第一光敏电极、第一半导体层、第二半导体层和第二光敏电极,其中,所述第二源漏极复用做所述第一光敏电极。
9.如权利要求8所述的显示基板,其特征在于,所述驱动电路层包括驱动电路,所述驱动电路包括:
第一薄膜晶体管,所述第一薄膜晶体管的控制端与第一复位信号端电连接,所述第一薄膜晶体管的第一端与第一初始信号端电连接,所述第一薄膜晶体管的第二端与第一节点电连接;
第二薄膜晶体管,所述第二薄膜晶体管的控制端与第一扫描信号端电连接,所述第二薄膜晶体管的第一端与所述第一节点电连接,所述第二薄膜晶体管的第二端与第二节点电连接;
第三薄膜晶体管,所述第三薄膜晶体管的控制端与所述第一节点电连接,所述第三薄膜晶体管的第一端与第三节点电连接,所述第三薄膜晶体管的第二端与所述第二节点电连接;
第四薄膜晶体管,所述第四薄膜晶体管的控制端与所述第二扫描信号端电连接,所述第四薄膜晶体管的第一端与所述第三节点电连接,所述第四薄膜晶体管的第二端与数据信号端电连接;
第五薄膜晶体管,所述第五薄膜晶体管的控制端与第一发光信号端电连接,所述第五薄膜晶体管的第一端与第一电源信号端电连接,所述第五薄膜晶体管的第二端与所述第三节点电连接;
第六薄膜晶体管,所述第六薄膜晶体管的控制端与第二发光信号端电连接,所述第六薄膜晶体管的第一端与所述第二节点电连接,所述第六薄膜晶体管的第二端与第四节点电连接;
第七薄膜晶体管,所述第七薄膜晶体管的控制端与第二复位信号端电连接,所述第七薄膜晶体管的第一端与第二初始信号端电连接,所述第七薄膜晶体管的第二端与所述第四节点电连接;
其中,所述第一光敏电极与所述第一节点电连接,所述像素电极与所述第四节点电连接;所述第一薄膜晶体管、所述第二薄膜晶体管为所述氧化物薄膜晶体管;所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管为所述低温多晶硅薄膜晶体管。
10.一种显示装置,其特征在于,包括如权利要求1-9任一项所述的显示基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110923747.4A CN113644106B (zh) | 2021-08-12 | 2021-08-12 | 一种显示基板和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110923747.4A CN113644106B (zh) | 2021-08-12 | 2021-08-12 | 一种显示基板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113644106A true CN113644106A (zh) | 2021-11-12 |
CN113644106B CN113644106B (zh) | 2024-05-10 |
Family
ID=78421068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110923747.4A Active CN113644106B (zh) | 2021-08-12 | 2021-08-12 | 一种显示基板和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113644106B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110211975A (zh) * | 2019-06-27 | 2019-09-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置 |
CN110634890A (zh) * | 2019-10-11 | 2019-12-31 | 京东方科技集团股份有限公司 | 阵列基板、电子装置和阵列基板的制作方法 |
CN110728267A (zh) * | 2019-11-15 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
CN111128874A (zh) * | 2019-12-18 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板及其制备方法、oled触控显示装置 |
CN111814723A (zh) * | 2020-07-20 | 2020-10-23 | 京东方科技集团股份有限公司 | 一种显示装置及其制作方法 |
CN112001337A (zh) * | 2020-08-27 | 2020-11-27 | 京东方科技集团股份有限公司 | 一种指纹识别基板及显示装置 |
US20210151524A1 (en) * | 2019-03-18 | 2021-05-20 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
-
2021
- 2021-08-12 CN CN202110923747.4A patent/CN113644106B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210151524A1 (en) * | 2019-03-18 | 2021-05-20 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and manufacturing method thereof |
CN110211975A (zh) * | 2019-06-27 | 2019-09-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置 |
CN110634890A (zh) * | 2019-10-11 | 2019-12-31 | 京东方科技集团股份有限公司 | 阵列基板、电子装置和阵列基板的制作方法 |
CN110728267A (zh) * | 2019-11-15 | 2020-01-24 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
CN111128874A (zh) * | 2019-12-18 | 2020-05-08 | 武汉华星光电半导体显示技术有限公司 | Tft阵列基板及其制备方法、oled触控显示装置 |
CN111814723A (zh) * | 2020-07-20 | 2020-10-23 | 京东方科技集团股份有限公司 | 一种显示装置及其制作方法 |
CN112001337A (zh) * | 2020-08-27 | 2020-11-27 | 京东方科技集团股份有限公司 | 一种指纹识别基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113644106B (zh) | 2024-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11502138B2 (en) | Electronic substrate, manufacturing method thereof, and display panel | |
CN110634890B (zh) | 阵列基板、电子装置和阵列基板的制作方法 | |
US20220359635A1 (en) | Display Substrate and Preparation Method Thereof, and Display Apparatus | |
CN111599825B (zh) | 显示基板、显示面板及显示基板的制作方法 | |
CN109742113B (zh) | 一种阵列基板、其制备方法及相关装置 | |
US10163984B1 (en) | Display with embedded components and subpixel windows | |
US20190278407A1 (en) | Pixel circuit, display panel and driving method thereof | |
US11721282B2 (en) | Display substrate and display device | |
US11737342B2 (en) | Display substrate and manufacturing method thereof and display apparatus | |
US20230354680A1 (en) | Display substrate and display device | |
US20220320217A1 (en) | Display panel and display device | |
US20220005920A1 (en) | Display panel and display device | |
US20220344427A1 (en) | Display substrate and display apparatus | |
CN112183398A (zh) | 显示基板及其制作方法、显示装置 | |
US20200312273A1 (en) | Detection substrate, display panel and display apparatus | |
CN109545835B (zh) | 显示基板及其制备方法、显示装置 | |
CN113555399A (zh) | 一种显示面板及显示装置 | |
US20220320225A1 (en) | Display substrate and method for manufacturing the same, and display device | |
CN113644106B (zh) | 一种显示基板和显示装置 | |
CN114784015A (zh) | 一种显示基板、其制作方法、驱动方法及显示装置 | |
CN114616616B (zh) | 一种显示基板及其制作方法、显示装置 | |
US20240130197A1 (en) | Display device and display panel | |
US11721287B2 (en) | Photoelectric detection circuit and driving method thereof, display apparatus and manufacturing method thereof | |
US11966544B2 (en) | Data line shielding for electronic device displays with touch sensors | |
US20230217783A1 (en) | Display device and display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |