CN113641616B - 一种基于双边缘连接器的COMe模块 - Google Patents
一种基于双边缘连接器的COMe模块 Download PDFInfo
- Publication number
- CN113641616B CN113641616B CN202110902283.9A CN202110902283A CN113641616B CN 113641616 B CN113641616 B CN 113641616B CN 202110902283 A CN202110902283 A CN 202110902283A CN 113641616 B CN113641616 B CN 113641616B
- Authority
- CN
- China
- Prior art keywords
- interfaces
- interface
- edge connector
- receiving
- area network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供一种基于双边缘连接器的COMe模块，COMe模块安装在扣板上并插入针对应用定制的底板，COMe模块包括CPU、CPLD和双边缘连接器，所述双边缘连接器包括第一双边缘连接器、第二双边缘连接器、第三双边缘连接器，所述第一双边缘连接器包括第一边缘连接器A和第一边缘连接器B，所述第一边缘连接器A包括60位接口A1‑A60，所述第一边缘连接器B包括60位接口B1‑B60；所述第二双边缘连接器包括第二边缘连接器C和第二边缘连接器D。本基于双边缘连接器的COMe模块，显著降低了连接器成本，解决了COMe连接器阻抗不匹配的问题，可同封装升级到25Gbps，PCB扩展能力强，信号定义扩展性强，可满足产品升级需求。
Description
技术领域
本发明属于COMe模块技术领域，尤其是涉及一种基于基于双边缘连接器的COMe模块。
背景技术
COM Express标准是在2005年首次发布，由PCI工业计算机制造商协会（PICMG）和它寻求几种不同的目标应用程序提供了标准化的模块接口。COM Express是模块计算机（COM）的外形尺寸，是一种高度集成且紧凑的PC，可以像集成电路组件一样用于设计应用。每个COM Express模块都集成了核心CPU和内存功能，通用I/O、USB、音频、图形（PEG）和以太网。所有I/O信号都映射到模块底部的两个高密度薄型连接器。COMe模块插入通常针对应用定制的底板。随着时间的流逝，可以将COM Express夹层模块升级到较新的，向后兼容的版本。COM Express通常用于工业，军事/航空航天，医疗，运输，物联网和双边缘连接器通用计算嵌入式应用程序。
COMe连接器定义成本昂贵，实际测试中由于连接器本身信号阻抗不连续，导致整个高速信号链路阻抗不匹配，高速信号插损较大。最高速率只能支持到10Gbps，同时信号定义不能满足新的需求。
发明内容
本发明旨在解决上述技术问题，提供一种基于双边缘连接器的COMe模块。
为了达到上述目的，本发明采用如下技术方案：
一种基于双边缘连接器的COMe模块，COMe模块安装在扣板上并插入针对应用定制的底板，COMe模块包括CPU、CPLD和双边缘连接器，所述双边缘连接器包括第一双边缘连接器；所述第一双边缘连接器包括第一边缘连接器A和第一边缘连接器B，所述第一边缘连接器A包括60位接口A1-A60，所述第一边缘连接器B包括60位接口B1-B60；
接口A1-A4为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口A5、A11、A17、A20、A21、A24、A25、A28、A29、A32、A33、A36、A37、A40、A41、A44、A45、A48、A49、A52、A53、A56、A57、A60为电源接地接口；接口A6为RSV接口，接口A6从逻辑电路连出，作为通用接口，由软件写高或写低；接口A7、A9为串口发送接口，分别连接CPU的两个串口发送引脚，然后经过逻辑电路连接到底板；接口A8、A10为串口接收接口，分别连接CPU的两个串口接收引脚；接口A12为I2C总线的数据信号线SDA接口，连接CPU的SMB_HOST数据引脚；接口A13为I2C总线的数据信号线SCL接口，连接CPU的SMB_HOST时钟引脚；接口A14为MDC的通用接口或MDC的串行吉比特媒体独立接口或MDC的局域网接口或I2C总线的数据信号线SCL的局域网接口，MDC的通用接口从逻辑电路连出，用于配置CPU管理不了的端口物理层PHY和开关switch，MDC的串行吉比特媒体独立接口从端口物理层PHY连出，配合端口物理层PHY的串行吉比特媒体独立接口使用；接口A15为MDIO的通用接口或MDIO的串行吉比特媒体独立接口或MDIO的局域网接口或I2C总线的数据信号线SDA的局域网接口，MDIO的通用接口从逻辑电路连出，用于配置CPU管理不了的端口物理层PHY和开关switch，MDIO的串行吉比特媒体独立接口从端口物理层PHY连出，配合端口物理层PHY的串行吉比特媒体独立接口使用；接口A16为复位接口，从逻辑电路连出，使扣板给底板的全局复位信号；接口A18、A19为PCIE的时钟正极接口和PCIE的时钟负极接口，用于输出CPU给底板的PCIE同源时钟，扣板直流耦合无电容，采用HCSL电平；接口A22、A23、接口A26、A27、接口A30、A31为三组USB正极数据接口和USB负极数据接口，其中接口A22、A23用于接收USB2.0信号，接口A26、A27、接口A30、A31用于接收USB3.0信号；接口A34、A35为SATA正极接收接口和SATA负极接收接口，用于接收SATA信号；接口A38、A39、接口A42、A43、接口A46、A47、接口A50、A51为4组PCIe正极接收接口和PCIe负极接收接口，用于接收PCIe信号；接口A38、A38还可以作为串行吉比特媒体独立接口的RP端和RN端，串行吉比特媒体独立接口从PHY连出；接口A54、A55、接口A58、A59为两组局域网接收正极接口和局域网接收负极接口；
接口B1-B4为供电接口，每个接口接12V输入电压，每一pin的电流为0.5B；接口B5、B9、B14、B18、B19、B22、B23、B26、B27、B30、B31、B34、B35、B38、B39、B42、B43、B46、B47、B50、B51、B54、B55、B58、B59为电源接地接口；接口B6为SPI时钟接口，接口B7为SPI的MOSI接口，接口B8为SPI的MISO接口，接口B10、B11、B12为SPI片选接口；接口B11、B12也可以做为通用接口；接口B12也可以作为局域网LED灯数据接口；B13为复位电路直流输入接口，底板给扣板复位信号，扣板默认上拉；接口B15、B16为MDC接口和MDIO接口，MDC接口从CPU的局域网控制器连出，用于管理CPU局域网总线上的端口物理层PHY或开关switch，或者接口B15、B16为MDC的局域网接口和MDIO的局域网接口，或者接口B15、B16为I2C总线的数据信号线SCL的局域网接口和I2C总线的数据信号线SDA的局域网接口；接口B17为PG信号使能接口，底板电源OK及扣板上电使能信号；接口B20、B21、接口B24、B25、接口B28、B29为三组USB正极数据接口和USB负极数据接口，其中接口B20、B21发送USB2.0信号，接口B24、B25、接口B28、B29发送USB3.0信号；接口B32、B33为SATA正极发送接口和SATA负极发送接口，用于SATA发送信号；接口B36、B37、接口B40、B41、接口B44、B45、接口B48、B49为4组PCIe正极接口和PCIe负极接口，用于PCIe发送信号；接口B36、B37还可以作为串行吉比特媒体独立接口的TP端和TN端；接口B52、B53、接口B56、B57为局域网发送正极接口和局域网发送负极接口。
作为优选，所述双边缘连接器还包括第二双边缘连接器，所述第二双边缘连接器包括第二边缘连接器C和第二边缘连接器D；所述第二边缘连接器C包括60位接口C1-C60，所述第二边缘连接器D包括60位接口D1-D60；
接口C1-C5为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口C6、C10、C13、C16、C17、C20、C21、C24、C25、C28、C29、C32、C33、C36、C37、C40、C41、C44、C45、C48、C49、C52、C53、C56、C57、C60为电源接地接口；接口C7为BAT供电接口，用于给CPU内部的RTC供电，或者接口C7作为通用接口；接口C8、C11为MDC的局域网接口，或者接口C8、C11作为I2C总线的数据信号线SCL的局域网接口，或者接口C8、C11作为通用接口；接口C9、C12为MDIO的局域网接口，或者接口C9、C12作为I2C总线的数据信号线SDA的局域网接口，或者接口C9、C12作为通用接口；接口C14、C15为一组USB正极数据接口和USB负极数据接口，用于接收USB2.0信号；接口C18、C19 为SATA正极接收接口和SATA负极接收接口，用于接收SATA信号；接口C22、C23、接口C26、C27、接口C30、C31、接口C34、C35、接口C38、C39、接口C42、C43、接口C46、C47、接口C50、C51为8组PCIe正极接收接口和PCIe负极接收接口，用于接收PCIe信号；接口C54、C55、接口C58、C59为为两组局域网接收正极接口和局域网接收负极接口；
接口D1-D5为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口D6、D10、D14、D15、D18、D19、D22、D23、D26、D27、D30、D31、D34、D35、D38、D39、D42、D43、D46、D47、D50、D51、D54、D55、D58、D59为电源接地接口；接口D7为RSV接口，或者D7作为CPU的低设备复位信号PLTRST接口；接口D8、D9、D11、D12为BMC串行外设接口，分别为BMC串行外设时钟接口、BMC串行外设片选信号接口、BMC串行外设MISO接口、BMC串行外设MOSI接口；接口D13为电源按钮接口，或者D13作为通用接口；接口D16、D17为SATA正极发送接口和SATA发送接收接口，用于SATA发送信号；接口D20、D21、接口D24、D25、接口D28、D29、接口D32、D33、接口D36、D37、接口D40、D41、接口D44、D45、接口D48、D49为8组PCIe正极接口和PCIe负极接口，用于PCIe发送信号；接口D52、D53、接口D56、D57为局域网发送正极接口和局域网发送负极接口；接口D60为M.2硬盘使用的SUS时钟接口，或者接口D60作为通用接口。
作为优选，所述双边缘连接器还包括第三双边缘连接器，所述第三双边缘连接器包括第三边缘连接器E和第三边缘连接器F；所述第三边缘连接器E包括60位接口E1-E60，所述第三边缘连接器F包括60位接口F1-F60；
接口E1-E7为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口E8、E9、E12、E16、E20、E21、E24、E25、E28、E29、E32、E33、E36、E37、E40、E41、E44、E45、E48、E49、E52、E53、E56、E57、E60为电源接地接口；接口E10、E11为BMC升级bios的串行外设接口，分别为BMC升级bios的串行外设MOSI接口、BMC升级bios的串行外设时钟接口，BMC做主，spiflash做从；接口E13、E14为I2C总线的BMC数据信号线SCL接口、I2C总线的BMC数据信号线SDA接口；接口E15为I2C总线的BMC数据信号线提醒接口，或者接口E15作为通用接口，或者接口E15作为BMC输入接口；接口E17为LPC总线的SERIRQ串行中断接口，LPC总线用于连接CPU和CPLD，或者接口E17作为EPSI的片选信号接口；接口E18作为EPSI的复位接口，或者作为通用接口；接口E19作为LPC总线的时钟接口，或者作为EPSI的时钟接口；接口E22、E23、E26、E27为RSV接口，或者接口E22作为1V05电源供电接口；接口E30、E31、接口E34、E35、接口E38、E39、接口E42、E43、接口E46、E47、接口E50、E51、接口E54、E55、接口E58、E59为8组SERDES接收正极接口和SERDES接收负极接口；
接口F1-F7为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口F8、F9、F12、F19、F22、F23、F26、F27、F30、F31、F34、F35、F38、F39、F42、F43、F46、F47、F50、F51、F54、F55、F58、F59为电源接地接口；接口F10、F11为BMC升级bios的串行外设MISO接口、BMC升级bios的串行外设片选信号接口，BMC做主，spiflash做从；接口F13、F14、F15、F16为LPC总线的AD接口，或者接口F13、F14、F15、F16作为ESPI的IO接口；接口F17为LPC总线的数据帧接口，或者接口F17作为ESPI的片选接口；接口F18为BMC的通用接口；接口F20、F21为I2C总线的数据信号线SCL的CPU的ME接口和I2C总线的数据信号线SDA的CPU的ME接口；接口F24、F25为RSV接口；接口F28、F29、接口F32、F33、接口F36、F37、接口F40、F41、接口F44、F45、接口F48、F49、接口F52、F53、接口F56、F57为8组SERDES发送正极接口和SERDES发送负极接口；接口F60为PECI接口，或者接口F60作为通用接口。
采用上述技术方案后，本发明具有如下优点：
本发明通过双边缘连接器的设置，在靠近数据源头的网络边缘侧，设置融合网络、计算、存储、应用核心能力的分布式开放平台，就近提供边缘智能服务，满足行业数字化在敏捷联接、实时业务、数据优化、应用智能、安全与隐私保护等方面的关键需求。它可以作为联接物理和数字世界的桥梁，使能智能资产、智能网关、智能系统和智能服务。
其次，双边缘连接器提供BMC接口，BMC需在底板实现；提供8XPCIe*1或4X PCIe*2或2XPCIe*4或1XPCIe*8接口，支持PCIe V3.1协议；提供4路SGMII/KR接口，最高支持10G；提供2路UART接口；提供2路SATA 3.0接口；提供3路USB2.0接口，2路USB3.0接口；提供一路LPC接口到底板；提供1路SPI接口，访问底板逻辑寄存器；提供1路I2C接口到底板；提供一路MDC/MDIO接口到底板；底板通过串行中断信号上报中断信号给扣板；提供1路100M PCIE时钟到底板；提供单板运行状态、电压状态监控功能；单板支持ICT测试；单板支持JTAG测试。
因此，本基于双边缘连接器的COMe模块，显著降低了连接器成本，解决了COMe连接器阻抗不匹配的问题，可同封装升级到25Gbps，PCB扩展能力强，信号定义扩展性强，可满足产品升级需求。
附图说明
图1为COMe模块的结构示意图。
具体实施方式
以下结合附图及具体实施例，对本发明作进一步的详细说明。
一种基于双边缘连接器的COMe模块，COMe模块安装在扣板上并插入针对应用定制的底板，COMe模块包括CPU、CPLD和双边缘连接器，所述双边缘连接器包括第一双边缘连接器、第二双边缘连接器、第三双边缘连接器。
所述第一双边缘连接器包括第一边缘连接器A和第一边缘连接器B，所述第一边缘连接器A包括60位接口A1-A60，所述第一边缘连接器B包括60位接口B1-B60；所述第二双边缘连接器包括第二边缘连接器C和第二边缘连接器D，所述第二边缘连接器C包括60位接口C1-C60，所述第二边缘连接器D包括60位接口D1-D60；所述第三双边缘连接器包括第三边缘连接器E和第三边缘连接器F，所述第三边缘连接器E包括60位接口E1-E60，所述第三边缘连接器F包括60位接口F1-F60。
接口A1-A4为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口A5、A11、A17、A20、A21、A24、A25、A28、A29、A32、A33、A36、A37、A40、A41、A44、A45、A48、A49、A52、A53、A56、A57、A60为电源接地接口；接口A6为RSV接口，RSV接口为特定的程序/线程所调用的保留接口，接口A6从逻辑电路连出，作为通用接口，由软件写高或写低；接口A7、A9为串口发送接口，分别连接CPU的两个串口发送引脚，然后经过逻辑电路连接到底板；接口A8、A10为串口接收接口，分别连接CPU的两个串口接收引脚；接口A12为I2C总线的数据信号线SDA接口，连接CPU的SMB_HOST数据引脚；接口A13为I2C总线的数据信号线SCL接口，连接CPU的SMB_HOST时钟引脚；接口A14为MDC的通用接口或MDC的串行吉比特媒体独立接口或MDC的局域网接口或I2C总线的数据信号线SCL的局域网接口，MDC的通用接口从逻辑电路连出，用于配置CPU管理不了的端口物理层PHY和开关switch，MDC的串行吉比特媒体独立接口从端口物理层PHY连出，配合端口物理层PHY的串行吉比特媒体独立接口使用；接口A15为MDIO的通用接口或MDIO的串行吉比特媒体独立接口或MDIO的局域网接口或I2C总线的数据信号线SDA的局域网接口，MDIO的通用接口从逻辑电路连出，用于配置CPU管理不了的端口物理层PHY和开关switch，MDIO的串行吉比特媒体独立接口从端口物理层PHY连出，配合端口物理层PHY的串行吉比特媒体独立接口使用；接口A16为复位接口，从逻辑电路连出，使扣板给底板的全局复位信号；接口A18、A19为PCIE的时钟正极接口和PCIE的时钟负极接口，用于输出CPU给底板的PCIE同源时钟，扣板直流耦合无电容，采用HCSL电平；接口A22、A23、接口A26、A27、接口A30、A31为三组USB正极数据接口和USB负极数据接口，其中接口A22、A23用于接收USB2.0信号，接口A26、A27、接口A30、A31用于接收USB3.0信号；接口A34、A35为SATA正极接收接口和SATA负极接收接口，用于接收SATA信号；接口A38、A39、接口A42、A43、接口A46、A47、接口A50、A51为4组PCIe正极接收接口和PCIe负极接收接口，用于接收PCIe信号；接口A38、A38还可以作为串行吉比特媒体独立接口的RP端和RN端，串行吉比特媒体独立接口从PHY连出；接口A54、A55、接口A58、A59为两组局域网接收正极接口和局域网接收负极接口；
接口B1-B4为供电接口，每个接口接12V输入电压，每一pin的电流为0.5B；接口B5、B9、B14、B18、B19、B22、B23、B26、B27、B30、B31、B34、B35、B38、B39、B42、B43、B46、B47、B50、B51、B54、B55、B58、B59为电源接地接口；接口B6为SPI时钟接口，接口B7为SPI的MOSI接口，接口B8为SPI的MISO接口，接口B10、B11、B12为SPI片选接口；接口B11、B12也可以做为通用接口；接口B12也可以作为局域网LED灯数据接口；B13为复位电路直流输入接口，底板给扣板复位信号，扣板默认上拉；接口B15、B16为MDC接口和MDIO接口，MDC接口从CPU的局域网控制器连出，用于管理CPU局域网总线上的端口物理层PHY或开关switch，或者接口B15、B16为MDC的局域网接口和MDIO的局域网接口，或者接口B15、B16为I2C总线的数据信号线SCL的局域网接口和I2C总线的数据信号线SDA的局域网接口；接口B17为PG信号使能接口，底板电源OK及扣板上电使能信号；接口B20、B21、接口B24、B25、接口B28、B29为三组USB正极数据接口和USB负极数据接口，其中接口B20、B21发送USB2.0信号，接口B24、B25、接口B28、B29发送USB3.0信号；接口B32、B33为SATA正极发送接口和SATA负极发送接口，用于SATA发送信号；接口B36、B37、接口B40、B41、接口B44、B45、接口B48、B49为4组PCIe正极接口和PCIe负极接口，用于PCIe发送信号；接口B36、B37还可以作为串行吉比特媒体独立接口的TP端和TN端；接口B52、B53、接口B56、B57为局域网发送正极接口和局域网发送负极接口。
接口C1-C5为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口C6、C10、C13、C16、C17、C20、C21、C24、C25、C28、C29、C32、C33、C36、C37、C40、C41、C44、C45、C48、C49、C52、C53、C56、C57、C60为电源接地接口；接口C7为BAT供电接口，用于给CPU内部的RTC供电，或者接口C7作为通用接口；接口C8、C11为MDC的局域网接口，或者接口C8、C11作为I2C总线的数据信号线SCL的局域网接口，或者接口C8、C11作为通用接口；接口C9、C12为MDIO的局域网接口，或者接口C9、C12作为I2C总线的数据信号线SDA的局域网接口，或者接口C9、C12作为通用接口；接口C14、C15为一组USB正极数据接口和USB负极数据接口，用于接收USB2.0信号；接口C18、C19 为SATA正极接收接口和SATA负极接收接口，用于接收SATA信号；接口C22、C23、接口C26、C27、接口C30、C31、接口C34、C35、接口C38、C39、接口C42、C43、接口C46、C47、接口C50、C51为8组PCIe正极接收接口和PCIe负极接收接口，用于接收PCIe信号；接口C54、C55、接口C58、C59为为两组局域网接收正极接口和局域网接收负极接口；
接口D1-D5为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口D6、D10、D14、D15、D18、D19、D22、D23、D26、D27、D30、D31、D34、D35、D38、D39、D42、D43、D46、D47、D50、D51、D54、D55、D58、D59为电源接地接口；接口D7为RSV接口，或者D7作为CPU的低设备复位信号PLTRST接口；接口D8、D9、D11、D12为BMC串行外设接口，分别为BMC串行外设时钟接口、BMC串行外设片选信号接口、BMC串行外设MISO接口、BMC串行外设MOSI接口；接口D13为电源按钮接口，或者D13作为通用接口；接口D16、D17为SATA正极发送接口和SATA发送接收接口，用于SATA发送信号；接口D20、D21、接口D24、D25、接口D28、D29、接口D32、D33、接口D36、D37、接口D40、D41、接口D44、D45、接口D48、D49为8组PCIe正极接口和PCIe负极接口，用于PCIe发送信号；接口D52、D53、接口D56、D57为局域网发送正极接口和局域网发送负极接口；接口D60为M.2硬盘使用的SUS时钟接口，或者接口D60作为通用接口。
接口E1-E7为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口E8、E9、E12、E16、E20、E21、E24、E25、E28、E29、E32、E33、E36、E37、E40、E41、E44、E45、E48、E49、E52、E53、E56、E57、E60为电源接地接口；接口E10、E11为BMC升级bios的串行外设接口，分别为BMC升级bios的串行外设MOSI接口、BMC升级bios的串行外设时钟接口，BMC做主，spiflash做从；接口E13、E14为I2C总线的BMC数据信号线SCL接口、I2C总线的BMC数据信号线SDA接口；接口E15为I2C总线的BMC数据信号线提醒接口，或者接口E15作为通用接口，或者接口E15作为BMC输入接口；接口E17为LPC总线的SERIRQ串行中断接口，LPC总线用于连接CPU和CPLD，或者接口E17作为EPSI的片选信号接口；接口E18作为EPSI的复位接口，或者作为通用接口；接口E19作为LPC总线的时钟接口，或者作为EPSI的时钟接口；接口E22、E23、E26、E27为RSV接口，或者接口E22作为1V05电源供电接口；接口E30、E31、接口E34、E35、接口E38、E39、接口E42、E43、接口E46、E47、接口E50、E51、接口E54、E55、接口E58、E59为8组SERDES接收正极接口和SERDES接收负极接口；
接口F1-F7为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口F8、F9、F12、F19、F22、F23、F26、F27、F30、F31、F34、F35、F38、F39、F42、F43、F46、F47、F50、F51、F54、F55、F58、F59为电源接地接口；接口F10、F11为BMC升级bios的串行外设MISO接口、BMC升级bios的串行外设片选信号接口，BMC做主，spiflash做从；接口F13、F14、F15、F16为LPC总线的AD接口，或者接口F13、F14、F15、F16作为ESPI的IO接口；接口F17为LPC总线的数据帧接口，或者接口F17作为ESPI的片选接口；接口F18为BMC的通用接口；接口F20、F21为I2C总线的数据信号线SCL的CPU的ME接口和I2C总线的数据信号线SDA的CPU的ME接口；接口F24、F25为RSV接口；接口F28、F29、接口F32、F33、接口F36、F37、接口F40、F41、接口F44、F45、接口F48、F49、接口F52、F53、接口F56、F57为8组SERDES发送正极接口和SERDES发送负极接口；接口F60为PECI接口，或者接口F60作为通用接口。
如图1所示，COMe模块使用第一双边缘连接器的结构示意图；或者，COMe模块可以使用第一双边缘连接器和第二双边缘连接器；或者，COMe模块可以使用第一双边缘连接器、第二双边缘连接器和第三双边缘连接器。使用第一双边缘连接器的电流最大支持4A，使用第一双边缘连接器、第二双边缘连接器的电流最大支持9A，使用第一双边缘连接器、第二双边缘连接器、第三双边缘连接器的电流最大支持14A。
双边缘连接器的通用接口模块必须严格按照进行硬件设计，以保证新扣板与各产品底板的兼容性和各个通用扣板之间的可替换性。
双边缘连接器提供BMC接口，BMC需在底板实现；提供8XPCIe*1或4X PCIe*2 或2XPCIe*4或1XPCIe*8接口，支持PCIe V3.1协议；提供4路SGMII/KR接口，最高支持10G；提供2路UART接口；提供2路SATA 3.0接口；提供3路USB2.0接口，2路USB3.0接口；提供一路LPC接口到底板；提供1路SPI接口，访问底板逻辑寄存器；提供1路I2C接口到底板；提供一路MDC/MDIO接口到底板；底板通过串行中断信号上报中断信号给扣板；提供1路100M PCIE时钟到底板；提供单板运行状态、电压状态监控功能；单板支持ICT测试；单板支持JTAG测试。
除上述优选实施例外，本发明还有其他的实施方式，本领域技术人员可以根据本发明作出各种改变和变形，只要不脱离本发明的精神，均应属于本发明所附权利要求所定义的范围。
Claims (7)
1.一种基于双边缘连接器的COMe模块，COMe模块安装在扣板上并插入针对应用定制的底板，其特征在于，
COMe模块包括CPU、CPLD和双边缘连接器，所述双边缘连接器包括第一双边缘连接器；所述第一双边缘连接器包括第一边缘连接器A和第一边缘连接器B，所述第一边缘连接器A包括60位接口A1-A60，所述第一边缘连接器B包括60位接口B1-B60；
接口A1-A4为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口A5、A11、A17、A20、A21、A24、A25、A28、A29、A32、A33、A36、A37、A40、A41、A44、A45、A48、A49、A52、A53、A56、A57、A60为电源接地接口；接口A6为RSV接口，接口A6从逻辑电路连出，作为通用接口，由软件写高或写低；接口A7、A9为串口发送接口，分别连接CPU的两个串口发送引脚，然后经过逻辑电路连接到底板；接口A8、A10为串口接收接口，分别连接CPU的两个串口接收引脚；接口A12为I2C总线的数据信号线SDA接口，连接CPU的SMB_HOST数据引脚；接口A13为I2C总线的数据信号线SCL接口，连接CPU的SMB_HOST时钟引脚；接口A14为MDC的通用接口或MDC的串行吉比特媒体独立接口或MDC的局域网接口或I2C总线的数据信号线SCL的局域网接口，MDC的通用接口从逻辑电路连出，用于配置CPU管理不了的端口物理层PHY和开关switch，MDC的串行吉比特媒体独立接口从端口物理层PHY连出，配合端口物理层PHY的串行吉比特媒体独立接口使用；接口A15为MDIO的通用接口或MDIO的串行吉比特媒体独立接口或MDIO的局域网接口或I2C总线的数据信号线SDA的局域网接口，MDIO的通用接口从逻辑电路连出，用于配置CPU管理不了的端口物理层PHY和开关switch，MDIO的串行吉比特媒体独立接口从端口物理层PHY连出，配合端口物理层PHY的串行吉比特媒体独立接口使用；接口A16为复位接口，从逻辑电路连出，使扣板给底板的全局复位信号；接口A18、A19为PCIE的时钟正极接口和PCIE的时钟负极接口，用于输出CPU给底板的PCIE同源时钟，扣板直流耦合无电容，采用HCSL电平；接口A22、A23、接口A26、A27、接口A30、A31为三组USB正极数据接口和USB负极数据接口，其中接口A22、A23用于接收USB2.0信号，接口A26、A27、接口A30、A31用于接收USB3.0信号；接口A34、A35为SATA正极接收接口和SATA负极接收接口，用于接收SATA信号；接口A38、A39、接口A42、A43、接口A46、A47、接口A50、A51为4组PCIe正极接收接口和PCIe负极接收接口，用于接收PCIe信号；接口A54、A55、接口A58、A59为两组局域网接收正极接口和局域网接收负极接口；
接口B1-B4为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口B5、B9、B14、B18、B19、B22、B23、B26、B27、B30、B31、B34、B35、B38、B39、B42、B43、B46、B47、B50、B51、B54、B55、B58、B59为电源接地接口；接口B6为SPI时钟接口，接口B7为SPI的MOSI接口，接口B8为SPI的MISO接口，接口B10、B11、B12为SPI片选接口；B13为复位电路直流输入接口，底板给扣板复位信号，扣板默认上拉；接口B15、B16为MDC接口和MDIO接口，MDC接口从CPU的局域网控制器连出，用于管理CPU局域网总线上的端口物理层PHY或开关switch，或者接口B15、B16为MDC的局域网接口和MDIO的局域网接口，或者接口B15、B16为I2C总线的数据信号线SCL的局域网接口和I2C总线的数据信号线SDA的局域网接口；接口B17为PG信号使能接口，用于输入底板电源及扣板上电的使能信号；接口B20、B21、接口B24、B25、接口B28、B29为三组USB正极数据接口和USB负极数据接口，其中接口B20、B21发送USB2.0信号，接口B24、B25、接口B28、B29发送USB3.0信号；接口B32、B33分别为SATA正极发送接口和SATA负极发送接口，用于发送SATA信号；接口B36、B37和接口B40、B41和接口B44、B45和接口B48、B49为4组PCIe正极接口和PCIe负极接口，用于发送PCIe信号；接口B52、B53、接口B56、B57为局域网发送正极接口和局域网发送负极接口。
2.如权利要求1所述的基于双边缘连接器的COMe模块，其特征在于，所述双边缘连接器还包括第二双边缘连接器，所述第二双边缘连接器包括第二边缘连接器C和第二边缘连接器D；所述第二边缘连接器C包括60位接口C1-C60，所述第二边缘连接器D包括60位接口D1-D60；
接口C1-C5为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口C6、C10、C13、C16、C17、C20、C21、C24、C25、C28、C29、C32、C33、C36、C37、C40、C41、C44、C45、C48、C49、C52、C53、C56、C57、C60为电源接地接口；接口C7为BAT供电接口，用于给CPU内部的RTC供电，或者接口C7作为通用接口；接口C8、C11为MDC的局域网接口，或者接口C8、C11作为I2C总线的数据信号线SCL的局域网接口，或者接口C8、C11作为通用接口；接口C9、C12为MDIO的局域网接口，或者接口C9、C12作为I2C总线的数据信号线SDA的局域网接口，或者接口C9、C12作为通用接口；接口C14、C15为一组USB正极数据接口和USB负极数据接口，用于接收USB2.0信号；接口C18、C19 为SATA正极接收接口和SATA负极接收接口，用于接收SATA信号；接口C22、C23、接口C26、C27、接口C30、C31、接口C34、C35、接口C38、C39、接口C42、C43、接口C46、C47、接口C50、C51为8组PCIe正极接收接口和PCIe负极接收接口，用于接收PCIe信号；接口C54、C55、接口C58、C59为两组局域网接收正极接口和局域网接收负极接口；
接口D1-D5为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口D6、D10、D14、D15、D18、D19、D22、D23、D26、D27、D30、D31、D34、D35、D38、D39、D42、D43、D46、D47、D50、D51、D54、D55、D58、D59为电源接地接口；接口D7为RSV接口，或者D7作为CPU的低设备复位信号PLTRST接口；接口D8、D9、D11、D12为BMC串行外设接口，分别为BMC串行外设时钟接口、BMC串行外设片选信号接口、BMC串行外设MISO接口、BMC串行外设MOSI接口；接口D13为电源按钮接口，或者D13作为通用接口；接口 D16、D17分别 为 SATA 正极发送接口和 SATA 发送接收接口，用于发送SATA信号；接口D20、D21和接口D24、D25和接口D28、D29和接口D32、D33和接口D36、D37和接口D40、D41和接口D44、D45和接口D48、D49为8组PCIe正极接口和PCIe负极接口，用于发送PCIe信号；接口D52、D53、接口D56、D57为局域网发送正极接口和局域网发送负极接口；接口D60为M.2硬盘使用的SUS时钟接口，或者接口D60作为通用接口。
3.如权利要求2所述的基于双边缘连接器的COMe模块，其特征在于，所述双边缘连接器还包括第三双边缘连接器，所述第三双边缘连接器包括第三边缘连接器E和第三边缘连接器F；所述第三边缘连接器E包括60位接口E1-E60，所述第三边缘连接器F包括60位接口F1-F60；
接口E1-E7为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口E8、E9、E12、E16、E20、E21、E24、E25、E28、E29、E32、E33、E36、E37、E40、E41、E44、E45、E48、E49、E52、E53、E56、E57、E60为电源接地接口；接口E10、E11为BMC升级bios的串行外设接口，分别为BMC升级bios的串行外设MOSI接口、BMC升级bios的串行外设时钟接口，BMC做主，spiflash做从；接口E13、E14为I2C总线的BMC数据信号线SCL接口、I2C总线的BMC数据信号线SDA接口；接口E15为I2C总线的BMC数据信号线提醒接口，或者接口E15作为通用接口，或者接口E15作为BMC输入接口；接口E17为LPC总线的SERIRQ串行中断接口，LPC总线用于连接CPU和CPLD，或者接口E17作为EPSI的片选信号接口；接口E18作为EPSI的复位接口，或者作为通用接口；接口E19作为LPC总线的时钟接口，或者作为EPSI的时钟接口；接口E22、E23、E26、E27为RSV接口，或者接口E22作为1V05电源供电接口；接口E30、E31、接口E34、E35、接口E38、E39、接口E42、E43、接口E46、E47、接口E50、E51、接口E54、E55、接口E58、E59为8组SERDES接收正极接口和SERDES接收负极接口；
接口F1-F7为供电接口，每个接口接12V输入电压，每一pin的电流为0.5A；接口F8、F9、F12、F19、F22、F23、F26、F27、F30、F31、F34、F35、F38、F39、F42、F43、F46、F47、F50、F51、F54、F55、F58、F59为电源接地接口；接口F10、F11为BMC升级bios的串行外设MISO接口、BMC升级bios的串行外设片选信号接口，BMC做主，spiflash做从；接口F13、F14、F15、F16为LPC总线的AD接口，或者接口F13、F14、F15、F16作为ESPI的IO接口；接口F17为LPC总线的数据帧接口，或者接口F17作为ESPI的片选接口；接口F18为BMC的通用接口；接口F20、F21为I2C总线的数据信号线SCL的CPU的ME接口和I2C总线的数据信号线SDA的CPU的ME接口；接口F24、F25为RSV接口；接口F28、F29、接口F32、F33、接口F36、F37、接口F40、F41、接口F44、F45、接口F48、F49、接口F52、F53、接口F56、F57为8组SERDES发送正极接口和SERDES发送负极接口；接口F60为PECI接口，或者接口F60作为通用接口。
4.如权利要求1所述的基于双边缘连接器的COMe模块，其特征在于，接口A38、A39作为串行吉比特媒体独立接口的RP端和RN端，串行吉比特媒体独立接口从PHY连出。
5.如权利要求1所述的基于双边缘连接器的COMe模块，其特征在于，接口B11、B12做为通用接口。
6.如权利要求1所述的基于双边缘连接器的COMe模块，其特征在于，接口B12作为局域网LED灯数据接口。
7.如权利要求1所述的基于双边缘连接器的COMe模块，其特征在于，接口B36、B37作为串行吉比特媒体独立接口的TP端和TN端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110902283.9A CN113641616B (zh) | 2021-08-06 | 2021-08-06 | 一种基于双边缘连接器的COMe模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110902283.9A CN113641616B (zh) | 2021-08-06 | 2021-08-06 | 一种基于双边缘连接器的COMe模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113641616A CN113641616A (zh) | 2021-11-12 |
| CN113641616B true CN113641616B (zh) | 2023-08-01 |
Family
ID=78419915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110902283.9A Active CN113641616B (zh) | 2021-08-06 | 2021-08-06 | 一种基于双边缘连接器的COMe模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113641616B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103019329A (zh) * | 2011-09-21 | 2013-04-03 | 鸿富锦精密工业（深圳）有限公司 | 固态硬盘扩展装置 |
| CN107506321A (zh) * | 2017-08-16 | 2017-12-22 | 北京思壮科技有限责任公司 | 一种基于龙芯2H芯片的COMe_nano核心板 |
| CN206930997U (zh) * | 2017-06-30 | 2018-01-26 | 龙芯中科技术有限公司 | COM‑Express计算机模块和计算机 |
| CN208298074U (zh) * | 2018-05-16 | 2018-12-28 | 成都爱斯顿科技有限公司 | 一种基于申威处理器和ICH2桥片的COMe模块化计算机系统 |
| CN210867753U (zh) * | 2020-01-10 | 2020-06-26 | 武汉万象奥科电子有限公司 | 一种基于arm的边缘计算网关模块 |
| CN212873478U (zh) * | 2020-07-02 | 2021-04-02 | 深圳中邦自控科技有限公司 | 一种基于rk3399的板卡 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7114092B2 (en) * | 2003-10-06 | 2006-09-26 | Adlink Technology Inc. | Method of supplying a required clock frequency by a clock generator module through interface communication with a mainboard |
-
2021
- 2021-08-06 CN CN202110902283.9A patent/CN113641616B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103019329A (zh) * | 2011-09-21 | 2013-04-03 | 鸿富锦精密工业（深圳）有限公司 | 固态硬盘扩展装置 |
| CN206930997U (zh) * | 2017-06-30 | 2018-01-26 | 龙芯中科技术有限公司 | COM‑Express计算机模块和计算机 |
| CN107506321A (zh) * | 2017-08-16 | 2017-12-22 | 北京思壮科技有限责任公司 | 一种基于龙芯2H芯片的COMe_nano核心板 |
| CN208298074U (zh) * | 2018-05-16 | 2018-12-28 | 成都爱斯顿科技有限公司 | 一种基于申威处理器和ICH2桥片的COMe模块化计算机系统 |
| CN210867753U (zh) * | 2020-01-10 | 2020-06-26 | 武汉万象奥科电子有限公司 | 一种基于arm的边缘计算网关模块 |
| CN212873478U (zh) * | 2020-07-02 | 2021-04-02 | 深圳中邦自控科技有限公司 | 一种基于rk3399的板卡 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113641616A (zh) | 2021-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10162779B2 (en) | Increasing data throughput of a universal serial bus (USB) type-C port | |
| US9164862B2 (en) | System and method for dynamically detecting storage drive type | |
| US6057863A (en) | Dual purpose apparatus, method and system for accelerated graphics port and fibre channel arbitrated loop interfaces | |
| US20190141145A1 (en) | Cloud-scale heterogeneous datacenter management infrastructure | |
| JP5674070B2 (ja) | 仮想ｕｓｂ複合デバイスの列挙 | |
| US20130205053A1 (en) | Pci express tunneling over a multi-protocol i/o interconnect | |
| US5692200A (en) | Bridge circuit for preventing data incoherency by holding off propagation of data transfer completion interrupts until data clears the bridge circuit | |
| US20120191763A1 (en) | Write behind cache with m-to-n referential integrity | |
| US20050165969A1 (en) | Managing sets of input/output communications subadapters of an input/output subsystem | |
| US20180004592A1 (en) | Delay-compensated error indication signal | |
| US10997131B1 (en) | Using a member attribute to perform a database operation on a computing device | |
| CN113641616B (zh) | 一种基于双边缘连接器的COMe模块 | |
| US20180307290A1 (en) | Power companion status | |
| US11288249B2 (en) | Implementing an interface between tuple and message-driven control entities | |
| US11683372B2 (en) | Virtualized fabric management server for storage area network | |
| CN110389927A (zh) | 一种四路服务器 | |
| US9015643B2 (en) | System, method, and computer program product for applying a callback function to data values | |
| WO2014078638A1 (en) | Operating m-phy based communications over sata - based interface, and related cables, connectors, systems and methods | |
| CN109961617A (zh) | 统一火警主机传输协议的方法、装置、设备及存储介质 | |
| WO2023056687A1 (zh) | 一种固态硬盘及其数据操作方法、装置及电子设备 | |
| US20130177323A1 (en) | Microprocessor chip, data center, and computing system | |
| US11100230B1 (en) | Modular embedded chassis with firmware for removably coupled compute devices, and methods and systems for the same | |
| US20140059011A1 (en) | Automated data curation for lists | |
| US20210286409A1 (en) | Keyboard dock verification | |
| US7380026B2 (en) | Computer system with network signal level indication device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |