CN113641404A - 程序运行方法、装置、处理器芯片、电子设备和存储介质 - Google Patents
程序运行方法、装置、处理器芯片、电子设备和存储介质 Download PDFInfo
- Publication number
- CN113641404A CN113641404A CN202110819963.4A CN202110819963A CN113641404A CN 113641404 A CN113641404 A CN 113641404A CN 202110819963 A CN202110819963 A CN 202110819963A CN 113641404 A CN113641404 A CN 113641404A
- Authority
- CN
- China
- Prior art keywords
- program
- instruction
- read
- write area
- area address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000013507 mapping Methods 0.000 claims description 42
- 238000004590 computer program Methods 0.000 claims description 13
- 238000004458 analytical method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000013473 artificial intelligence Methods 0.000 abstract description 8
- 230000006854 communication Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000003993 interaction Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013135 deep learning Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003058 natural language processing Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/42—Syntactic analysis
- G06F8/427—Parsing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
本公开提出了一种程序运行方法、装置、处理器芯片、电子设备和存储介质，涉及人工智能芯片技术领域。具体实现方案为：获取第一程序，对第一程序进行解析得到各个第一指令，将各个第一指令发送至对应的协处理器，在等待协处理器执行第一指令的过程中，向上位机发送请求消息，其中，请求消息用于获取不依赖于第一程序的运行结果的第二程序，获取上位机发送的第二程序，并运行第二程序。本公开中在第一程序运行完毕，而协处理器执行第一指令的过程中，运行不依赖第一程序运行结果的第二程序，实现了在异构处理器中同时运行两个不存在依赖关系的程序，提高了异构处理器的利用率，以及提高了程序运行效率。
Description
技术领域
本公开涉及人工智能芯片技术领域，具体涉及一种程序运行方法、装置、处理器芯片、电子设备和存储介质。
背景技术
异构处理器，是可编程的，软件开发者可以使用通用编程语言或者专用编程语言开发程序，然后经过支持该异构处理器的编译器编译后形成二进制程序。编译好的程序可由上位机，或者片上系统SoC中的其他模块发送给异构处理器的控制单元，由控制单元运行。
相关技术中，需要发送给异构处理器的控制单元的程序可能包含多个，如何提高程序运行的效率，以提高异构处理器的利用率，是需要解决的技术问题
发明内容
本公开提供了一种用于提高异构处理器利用率的程序运行方法、装置、处理器芯片、电子设备和存储介质。
根据本公开的一方面，提供了一种程序运行方法，包括：
获取第一程序；
对所述第一程序进行解析得到各个第一指令；
将各个所述第一指令发送至对应的协处理器；
在等待所述协处理器执行所述第一指令的过程中，向上位机发送请求消息，其中，所述请求消息用于获取不依赖于所述第一程序的运行结果的第二程序；
获取上位机发送的第二程序，并运行所述第二程序。
根据本公开的另一方面，提供了一种程序运行装置，包括：
获取模块，用于获取第一程序；
解析模块，用于对所述第一程序进行解析得到各个第一指令；
发送模块，用于将各个所述第一指令发送至对应的协处理器；
请求模块，用于在等待所述协处理器执行所述第一指令的过程中，向上位机发送请求消息，其中，所述请求消息用于获取不依赖于所述第一程序的运行结果的第二程序；
运行模块，用于获取上位机发送的第二程序，并运行所述第二程序。
根据本公开的另一方面，提供了一种处理器芯片，包括控制单元和至少一个协处理器；
所述控制单元，用于执行前述一方面所述的方法；
所述协处理器，用于执行所述控制单元发送至所述协处理器的指令。
根据本公开的另一方面，提供了一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行前述一方面所述的方法。
根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行前述一方面所述的方法。
根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现前述一方面所述的方法。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本公开的限定。其中：
图1为本公开实施例提供的相关技术中程序运行的交互示意图；
图2为本公开实施例提供的一种程序运行方法的流程示意图；
图3为本公开实施例提供的另一种程序运行方法的流程示意图；
图4为本公开实施例提供的另一种程序运行方法的流程示意图；
图5为本公开实施例提供的一种程序运行的交互示意图；
图6为本公开实施例提供的一种程序运行装置的结构示意图；
图7为本公开实施例的电子设备800的示意性框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
下面参考附图描述本公开实施例的程序运行方法、装置、处理器芯片、电子设备和存储介质。
异构处理器，是可编程的，异构处理器包含控制单元和多个协处理器，可应用于人工智能的深度学习场景下，或者是大数据处理场景下。编译好的程序可由上位机，或者SoC(片上系统)中的其他模块发送给异构处理器的控制单元，由控制单元运行。
图1为本公开实施例提供的相关技术中程序运行的交互示意图，如图1所示，上位机将编译好的程序发送至控制单元，例如，称为程序1，控制单元对程序1进行解析，得到协处理器的指令1和协处理2的指令2，将指令1和指令2按照解析得到的先后循序分别发送至协处理器1和协处理器2，其中，协处理器1执行完毕指令1后，向控制单元反馈指令1执行完毕的消息，以及协处理器2执行完毕指令2后，向控制单元反馈指令2执行完毕的消息，从而，控制单元在接收到协处理器1和协处理器2执行完毕指令1和指令2的消息后，向上位机反馈程序执行完毕的消息，从而，上位机发送新的程序2给控制单元。也就是说异构处理器的控制单元在执行一个程序期间，不会接受新的程序，使得异构处理器的利用率和程序的执行效率均较差。
为此，本公开实施例提供了一种程序运行方法，获取第一程序，对第一程序进行解析得到各个第一指令，将各个第一指令发送至对应的协处理器，在等待协处理器执行第一指令的过程中，向上位机发送请求消息，其中，请求消息用于获取不依赖于第一程序的运行结果的第二程序，获取上位机发送的第二程序，并运行第二程序。本公开中在第一程序运行完毕，而协处理器执行第一指令的过程中，运行不依赖第一程序运行结果的第二程序，实现了在异构处理器中同时运行两个不存在依赖关系的程序，提高了异构处理器的利用率，以及程序运行效率。
图2为本公开实施例提供的一种程序运行方法的流程示意图。
如图2所示，该方法包含以下步骤：
步骤201，获取第一程序。
本实施例的执行主体为芯片中的控制单元。
本公开实施例中，控制单元获取上位机或片上系统发送的第一程序，其中，第一程序是指在控制单元中已经执行完毕程序的情况下，也就是说控制单元中已经向上位机中反馈了程序执行完毕后获取到的程序，或者说，在控制单元中运行的首个程序，为了便于区分，称为第一程序，而第一程序之后获取到的程序，依次称为第二程序、第三程序，本实施例中不一一列举。
步骤202，对第一程序进行解析得到各个第一指令。
本公开实施例中，控制单元对接收到的第一程序，进行解析，得到多个指令，多个指令中包含发送给协处理器的指令，本实施例中针对第一程序解析得到的指令，称为第一指令。
步骤203，将各个第一指令发送至对应的协处理器。
作为一种实现方式中，在对第一程序进行解析时，可得到各个第一指令和协处理器的对应关系，并将各个第一指令发送至对应的协处理器，从而控制单元对第一程序运行完毕。
作为另一种实现方式，对解析得到的各个第一指令进行解析，以确定各个第一指令对应的协处理器，并将各个第一指令发送至对应的协处理器，从而控制单元对第一程序运行完毕。
需要说明的是，控制单元对第一程序运行完毕，但是第一程序的各个第一指令在对应的协处理器中并不一定执行完毕，在控制单元接收到各个协处理器发送的指令执行完毕的反馈消息后，才确定第一程序执行完毕。
步骤204，在等待协处理器执行第一指令的过程中，向上位机发送请求消息，其中，请求消息用于获取不依赖于第一程序的运行结果的第二程序。
本公开实施例中，在等待协处理器执行第一指令的过程中，也就是说还存在未执行完毕的第一指令，而控制单元中已经运行完毕第一程序，而控制单元并不是在协处理器执行第一指令的过程中进行等待，而是向上位机发送请求信息，该请求信息用于请求上位机发送不依赖于第一程序的运行结果的第二程序给控制单元，提高了程序执行的正确性，同时提高了利用率和处理效率。
步骤205，获取上位机发送的第二程序，并运行第二程序。
本公开实施例中，控制单元在协处理器执行第一指令的过程中，获取到新的第二程序，并开始运行第二程序，使得控制单元运行新的程序和各协处理器执行指令并行进行，提高了利用率和处理效率。
本公开实施例的程序运行方法中，获取第一程序，对第一程序进行解析得到各个第一指令，将各个第一指令发送至对应的协处理器，在等待协处理器执行第一指令的过程中，向上位机发送请求消息，其中，请求消息用于获取不依赖于第一程序的运行结果的第二程序，获取上位机发送的第二程序，并运行第二程序。本公开中在第一程序运行完毕，而协处理器执行第一指令的过程中，运行不依赖第一程序运行结果的第二程序，实现了在异构处理器中同时运行两个不存在依赖关系的程序，提高了异构处理器的利用率，以及程序运行效率。
基于上述实施例，本公开实施例提供了另一种程序运行方法，图3为本公开实施例提供的另一种程序运行方法的流程示意图，如图3所示，该方法包含以下步骤：
步骤301，获取第一程序。
步骤302，对第一程序进行解析得到各个第一指令。
具体地，可参照前述实施例中的解释说明，原理相同，本实施中不再限定。
步骤303，对各个第一指令进行解析，得到各个第一指令的读写区域地址，根据各个第一指令的读写区域地址，生成读写区域地址映射表。
本公开实施例中，对第一指令进行解析，可得到第一指令中携带的读写区域地址，根据各个第一指令的读写区域地址，生成各个第一指令和对应的读写区域地址的映射表，读写区域地址映射表，指示了第一指令已占用的读写区域地址。
本实施例的一种实现方式中，各个协处理器需要读写的区域，可以为存储器中的地址区域，可对存储器中针对各个协处理器的整个读写区域地址，按照设定的区域大小进行分区，例如，每4KB分一个区域，也就是说以4KB粒度为每个协处理器中指令的读写区域，而实际应用中每个协处理器中指令读写的区域可以包含多个分区，例如，第一指令1，读写的区域地址对应的为0-8KB的读写区域，也就是说包含了2个分区。
例如，协处理器对应的读写区域为0-16KB，以4KB划分一个区域，每个区域具有对应的读写区域地址，表1是一种读写区域地址映射表，其中示出了读写区域地址和第一指令的映射关系。
需要说明的是，步骤303可以在步骤304之前执行，也可以和步骤304同步执行，也就是说控制单元在向对应的协处理器发送第一指令之前，或发送第一指令时，根据第一指令需要读写的区域地址，记录读写区域地址，并生成读写区域地址映射表，以便于后续同步执行多个程序时，避免读写地址的冲突，提高读写访问区域地址匹配的效率。
步骤304，将各个第一指令发送至对应的协处理器。
步骤305，在等待协处理器执行第一指令的过程中，向上位机发送请求消息，其中，请求消息用于获取不依赖于第一程序的运行结果的第二程序。
其中，步骤304-305，可参照前述实施例中步骤203-204的说明，本实施例中不再赘述。
步骤306，对第二程序进行解析，得到各个第二指令。
步骤307，针对各个第二指令，确定各个第二指令对应的读写区域地址。
步骤308，对各个第二指令的读写区域地址，与读写区域地址映射表中的各个读写区域地址进行匹配。
其中，读写区域地址映射表，用于指示第一指令已占用的读写区域地址。
本公开实施例中，各个第一指令和各个第二指令，均具有对应的协处理器，而各个协处理器均可以对应整个读写区域地址空间，或者是各个协处理器具有对应的专用读写地址空间，因此，在各个协处理执行对应的第一指令的过程中，为了避免第二指令对应的读写地址空间和正在执行的第一指令的读写地址空间存在冲突，导致数据不一致的情况，需要将针对第二程序解析得到的各个第二指令对应的读写区域地址，和读写区域地址映射表中的各个读写区域地址进行匹配，根据匹配的情况，确定该第二指令是否可以发送至对应的协处理器，即执行步骤309或者是执行步骤310。
步骤309，若映射表中不存在和第二指令的读写区域地址匹配的读写区域地址，则发送第二指令至对应的协处理器。
例如，以表1的地址映射表为例进行说明，若第二指令的读写区域地址为12KB-16KB的区域对应的地址，则说明地址映射表中不存在和第二指令的读写区域地址匹配的读写区域地址，则将第二指令发送至对应的协处理器，实现了在第一程序的第一执行执行的过程中，还可以执行第二程序的第二指令，实现了多个程序的同时执行，提高了协处理器的利用率，而协处理器的利用率越高，异构处理器的性能则越好，提高了异构处理器的整体性能，而在多个程序执行过程中，通过读写区域地址的匹配，确保了数据读写的一致性和安全性。
步骤310，若映射表中存在和第二指令的读写区域地址匹配的读写区域地址，则延迟发送第二指令至对应的协处理器。
若第二指令的读写区域地址为8KB-12KB的区域对应的读写区域地址，则说明地址映射表中存在和第二指令的读写区域地址匹配的读写区域地址，也就是说第一指令2和该第二指令的读写区域存在冲突，则需要延迟发送第二指令至对应的协处理器，直至存在读写区域冲突的第一指令2执行完毕，才将第二指令发送至对应的协处理器，通过读写区域地址的匹配，确保了数据读写的一致性和安全性。
本公开实施例的程序运行方法中，在控制单元中第一程序运行完毕，而协处理器执行第一指令的过程中，运行不依赖第一程序运行结果的第二程序，实现了在异构处理器中同时运行两个不存在依赖关系的程序，提高了异构处理器的利用率，以及程序运行效率。而在第一程序的第一指令执行过程中，发送第二指令前，为了避免读写地址空间的冲突，需要检查待发送的第二指令与之前第一程序尚未执行完毕的第一指令是否在地址空间上存在冲突，并在不存在地址冲突的情况下，发送第二指令至对应的协处理器，提高了数据读写的一致性，同时相比相关技术中多线程的处理方式，本公开中需要记录前序程序里未完成的指令，以及未完成指令需要读写的地址区域，即可在软件开发人员不感知的情况下，保证程序执行的正确性的同时实现程序间并行性，从而大幅提升了异构处理器的利用率。
基于上述实施例，本公开实施例提供了另一种程序运行方法，图4为本公开实施例提供的另一种程序运行方法的流程示意图，如图4所示，步骤304之后，包含以下步骤：
步骤401，获取协处理器发送的各个第一指令执行完毕的反馈消息。
步骤402，根据反馈消息，删除读写区域地址映射表中各个第一指令和对应的读写区域地址的映射关系。
本公开实施例中，在控制单元获取到各个协处理器发送的各个第一指令执行完毕的反馈消息后，也就是说第一程序解析得到的各个第一指令，均执行完毕后，针对获取到的每一个第一指令，根据反馈信息指示的第一指令，删除读写区域地址映射表中，该第一指令和对应的读写区域地址的映射关系，实现了对协处理器对应的地址空间的管理，以便于后续指令的执行。
步骤403，生成第一程序执行完毕的反馈信息。
步骤404，将反馈信息发送给上位机。
本公开实施例中，控制单元在接收到各个第一指令执行完毕的反馈消息，即控制单元发送至各个协处理器的第一指令已经执行完毕，则第一程序确认执行完毕，则生成第一程序执行完毕的反馈信息。
步骤405，获取上位机响应于反馈信息发送的第三程序，并运行第三程序，其中，第三程序依赖于第一程序的运行结果。
本实施例中，在第一程序未执行完毕的过程中，实现了可同步执行和第一程序的运行结果无依赖关系的第二程序，而在第一程序执行完毕后，则可以请求上位机发送依赖于第一程序的运行结果的第三程序，使得第三程序和第二程序可以同步运行，实现了多个程序的并行执行，提高了协处理器的利用率，增加了异构处理器的整体性能。
其中，对第三程序进行解析，并执行第三程序对应的第三指令的过程，可参照前述实施例中关于第一程序和第二程序的说明，原理相同，本实施例中不再赘述。
需要说明的是，步骤403-步骤405还可以在步骤402之前执行，或者和步骤402同步执行，本实施例中不进行限定。
本公开实施例的程序运行方法中，第一程序解析得到的各个第一指令，均执行完毕后，针对获取到的每一个第一指令，根据反馈信息指示的第一指令，删除读写区域地址映射表中，该第一指令和对应的读写区域地址的映射关系，实现了对协处理器对应的地址空间的管理，以便于后续指令的执行。同时，在第一程序执行完毕后，可以请求上位机发送依赖于第一程序的运行结果的第三程序，实现了多个程序的并行执行，提高了协处理器的利用率，增加了异构处理器的整体性能。
基于上述实施例，本公开实施例提供了一种程序运行的交互示意图，图5为本公开实施例提供的一种程序运行的交互示意图。
如图5所示，执行流程如下：
上位机发送程序1给控制单元；
控制单元对程序1进行解析，得到指令1和指令2，并将指令1发送至协处理器1执行，将指令2发送至协处理器2执行；
控制单元向上位机发送请求消息；请求消息用于请求上位机发送不依赖程序1运行结果的程序2；
上位机发送程序2给控制单元；
协处理器1在收到指令1后，执行指令1；
协处理器2在收到指令2后，执行指令2；
协处理器1在执行完毕指令1后，发送指令1执行完毕的反馈消息给控制单元；
协处理器2在执行完毕指令2后，发送指令2执行完毕的反馈消息给控制单元；
控制单元在协处理器1执行指令1或者是协处理器2执行指令2的过程中，运行程序2；
在控制单元接收到协处理器1和协处理器2运行完毕的消息后，反馈程序1执行完毕的消息给上位机；
上位机发送依赖于程序1执行结果的程序3，并运行。
本公开实施例中，上位机和控制单元的通信过程，包括上位机向控制单元发送程序、控制单元向上位机发送反馈消息、反馈程序执行完毕的消息，可以和各协处理器的执行过程相互掩盖。同时，控制单元和各协处理器的通信过程，包括控制单元向各协处理器发送对应的指令、各协处理器向控制单元反馈指令执行完毕的消息，可以和各协处理器的执行过程相互掩盖，比如程序2指令3的发送和程序1的指令2在协处理器2中执行相互掩盖，反馈程序1指令2执行完毕的消息，可以和程序2的指令3在对应的协处理器1中执行相互掩盖。最后，控制单元和协处理器的同步过程，可以和协处理器的执行过程相互掩盖，比如控制单元在等待程序1的协处理器执行完毕时，可以同时执行程序2，并向协处理器发送程序2的指令。因此，本公开实施例中，在异构处理器中执行程序的方法，使得协处理器利用率有明显的提升，从而提高了异构处理器的整体性能。
需要说明的是，图5示意了程序1、程序2和程序3执行的时序的一种实现方式，本实施例中不进行限定。其中，前述方法实施例的解释说明，也适用于本公开实施例，原理相同，本实施例中不再赘述。
为了实现上述实施例，本实施例还提供了一种程序运行装置。
图6为本公开实施例提供的一种程序运行装置的结构示意图，如图6所示，该装置包含：
获取模块61，用于获取第一程序。
解析模块62，用于对所述第一程序进行解析得到各个第一指令。
发送模块63，用于将各个所述第一指令发送至对应的协处理器。
请求模块64，用于在等待所述协处理器执行所述第一指令的过程中，向上位机发送请求消息，其中，所述请求消息用于获取不依赖于所述第一程序的运行结果的第二程序。
运行模块65，用于获取上位机发送的第二程序，并运行所述第二程序。
进一步，作为一种实现方式，运行模块65，用于：
对所述第二程序进行解析，得到各个第二指令；
针对各个所述第二指令，确定各个所述第二指令对应的读写区域地址；
对各个所述第二指令的读写区域地址，与读写区域地址映射表中的各个读写区域地址进行匹配；其中，所述读写区域地址映射表，用于指示所述第一指令已占用的读写区域地址；
若所述映射表中不存在和所述第二指令的读写区域地址匹配的读写区域地址，则发送所述第二指令至对应的协处理器。
作为一种实现方式，运行模块65，还用于：若所述映射表中存在和所述第二指令的读写区域地址匹配的读写区域地址，则延迟发送所述第二指令至对应的协处理器。
作为一种实现方式，该装置，还包括：
解析模块，用于对各个所述第一指令进行解析，得到各个所述第一指令的读写区域地址。
生成模块，用于根据各个所述第一指令的读写区域地址，生成所述读写区域地址映射表。
作为一种实现方式，获取模块61，用于获取协处理器发送的各个第一指令执行完毕的反馈消息。
作为一种实现方式，该装置，还包括：删除模块，用于根据所述反馈消息，删除所述读写区域地址映射表中各个所述第一指令和对应的读写区域地址的映射关系。
作为一种实现方式，上述生成模块，用于生成所述第一程序执行完毕的反馈信息。
发送模块63，用于将所述反馈信息发送给上位机。
运行模块65，用于获取所述上位机响应于所述反馈信息发送的第三程序，并运行所述第三程序；其中，所述第三程序依赖于所述第一程序的运行结果。
需要说明的是，前述对方法实施例的解释说明，也适用于本实施例的装置，原理相同，本实施例中不再赘述。
本公开实施例的程序运行装置中，获取第一程序，对第一程序进行解析得到各个第一指令，将各个第一指令发送至对应的协处理器，在等待协处理器执行第一指令的过程中，向上位机发送请求消息，其中，请求消息用于获取不依赖于第一程序的运行结果的第二程序，获取上位机发送的第二程序，并运行第二程序。本公开中在第一程序运行完毕，而协处理器执行第一指令的过程中，运行不依赖第一程序运行结果的第二程序，实现了在异构处理器中同时运行两个不存在依赖关系的程序，提高了异构处理器的利用率，以及程序运行效率。
为了实现上述实施例，本公开实施例提供了一种处理器芯片，包括控制单元和至少一个协处理器；
所述控制单元，用于执行前述方法实施例所述的方法；
所述协处理器，用于执行所述控制单元发送至所述协处理器的指令。
为了实现上述实施例，本公开实施例提供了一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行前述方法实施例所述的方法。
为了实现上述实施例，本公开实施例提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行前述方法实施例所述的方法。
为了实现上述实施例，本公开实施例提供了一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现前述方法实施例所述的方法。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图7为本公开实施例的电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图7所示，设备800包括计算单元801，其可以根据存储在ROM(Read-OnlyMemory，只读存储器)802中的计算机程序或者从存储单元808加载到RAM(Random AccessMemory，随机访问/存取存储器)803中的计算机程序，来执行各种适当的动作和处理。在RAM803中，还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。I/O(Input/Output，输入/输出)接口805也连接至总线804。
设备800中的多个部件连接至I/O接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于CPU(Central Processing Unit，中央处理单元)、GPU(Graphic Processing Units，图形处理单元)、各种专用的AI(Artificial Intelligence，人工智能)计算芯片、各种运行机器学习模型算法的计算单元、DSP(Digital SignalProcessor，数字信号处理器)、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如程序运行方法。例如，在一些实施例中，程序运行方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时，可以执行上文描述的程序运行方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行程序运行方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、FPGA(Field Programmable Gate Array，现场可编程门阵列)、ASIC(Application-Specific Integrated Circuit，专用集成电路)、ASSP(Application Specific StandardProduct，专用标准产品)、SOC(System On Chip，芯片上系统的系统)、CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑设备)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、RAM、ROM、EPROM(Electrically Programmable Read-Only-Memory，可擦除可编程只读存储器)或快闪存储器、光纤、CD-ROM(Compact Disc Read-Only Memory，便捷式紧凑盘只读存储器)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(Cathode-Ray Tube，阴极射线管)或者LCD(Liquid Crystal Display，液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：LAN(LocalArea Network，局域网)、WAN(Wide Area Network，广域网)、互联网和区块链网络。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务("Virtual Private Server"，或简称"VPS")中，存在的管理难度大，业务扩展性弱的缺陷。服务器也可以为分布式系统的服务器，或者是结合了区块链的服务器。
其中，需要说明的是，人工智能是研究使计算机来模拟人的某些思维过程和智能行为(如学习、推理、思考、规划等)的学科，既有硬件层面的技术也有软件层面的技术。人工智能硬件技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理等技术；人工智能软件技术主要包括计算机视觉技术、语音识别技术、自然语言处理技术以及机器学习/深度学习、大数据处理技术、知识图谱技术等几大方向。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。
Claims (16)
1.一种程序运行方法，应用于芯片的控制单元，包括：
获取第一程序；
对所述第一程序进行解析得到各个第一指令；
将各个所述第一指令发送至对应的协处理器；
在等待所述协处理器执行所述第一指令的过程中，向上位机发送请求消息，其中，所述请求消息用于获取不依赖于所述第一程序的运行结果的第二程序；
获取上位机发送的第二程序，并运行所述第二程序。
2.根据权利要求1所述的方法，所述获取上位机响应所述请求消息发送的第二程序，并运行所述第二程序，包括：
对所述第二程序进行解析，得到各个第二指令；
针对各个所述第二指令，确定各个所述第二指令对应的读写区域地址；
对各个所述第二指令的读写区域地址，与读写区域地址映射表中的各个读写区域地址进行匹配；其中，所述读写区域地址映射表，用于指示所述第一指令已占用的读写区域地址；
若所述映射表中不存在和所述第二指令的读写区域地址匹配的读写区域地址，则发送所述第二指令至对应的协处理器。
3.根据权利要求2所述的方法，所述对所述各个第二指令的读写区域地址，与读写区域地址映射表中的各个读写区域地址进行匹配之后，还包括：
若所述映射表中存在和所述第二指令的读写区域地址匹配的读写区域地址，则延迟发送所述第二指令至对应的协处理器。
4.根据权利要求2所述的方法，所述将各个所述第一指令发送至对应的协处理器之前，包括：
对各个所述第一指令进行解析，得到各个所述第一指令的读写区域地址；
根据各个所述第一指令的读写区域地址，生成所述读写区域地址映射表。
5.根据权利要求4所述的方法，所述方法还包括：
获取协处理器发送的各个第一指令执行完毕的反馈消息；
根据所述反馈消息，删除所述读写区域地址映射表中各个所述第一指令和对应的读写区域地址的映射关系。
6.根据权利要求5所述的方法，所述获取协处理器发送的各个第一指令执行完毕的反馈消息之后，还包括：
生成所述第一程序执行完毕的反馈信息；
将所述反馈信息发送给上位机；
获取所述上位机响应于所述反馈信息发送的第三程序，并运行所述第三程序；其中，所述第三程序依赖于所述第一程序的运行结果。
7.一种程序运行装置，包括：
获取模块，用于获取第一程序；
解析模块，用于对所述第一程序进行解析得到各个第一指令；
发送模块，用于将各个所述第一指令发送至对应的协处理器；
请求模块，用于在等待所述协处理器执行所述第一指令的过程中，向上位机发送请求消息，其中，所述请求消息用于获取不依赖于所述第一程序的运行结果的第二程序；
运行模块，用于获取上位机发送的第二程序，并运行所述第二程序。
8.根据权利要求7所述的装置，所述运行模块，用于：
对所述第二程序进行解析，得到各个第二指令；
针对各个所述第二指令，确定各个所述第二指令对应的读写区域地址；
对各个所述第二指令的读写区域地址，与读写区域地址映射表中的各个读写区域地址进行匹配；其中，所述读写区域地址映射表，用于指示所述第一指令已占用的读写区域地址；
若所述映射表中不存在和所述第二指令的读写区域地址匹配的读写区域地址，则发送所述第二指令至对应的协处理器。
9.根据权利要求8所述的装置，所述运行模块，还用于：
若所述映射表中存在和所述第二指令的读写区域地址匹配的读写区域地址，则延迟发送所述第二指令至对应的协处理器。
10.根据权利要求8所述的装置，所述装置，还包括：
解析模块，用于对各个所述第一指令进行解析，得到各个所述第一指令的读写区域地址；
生成模块，用于根据各个所述第一指令的读写区域地址，生成所述读写区域地址映射表。
11.根据权利要求10所述的装置，所述装置，还包括：
所述获取模块，用于获取协处理器发送的各个第一指令执行完毕的反馈消息；
删除模块，用于根据所述反馈消息，删除所述读写区域地址映射表中各个所述第一指令和对应的读写区域地址的映射关系。
12.根据权利要求11所述的装置，其中，
所述生成模块，用于生成所述第一程序执行完毕的反馈信息；
所述发送模块，用于将所述反馈信息发送给上位机；
所述运行模块，用于获取所述上位机响应于所述反馈信息发送的第三程序，并运行所述第三程序；其中，所述第三程序依赖于所述第一程序的运行结果。
13.一种处理器芯片，包括控制单元和至少一个协处理器；
所述控制单元，用于执行权利要求1-6中任一项所述的方法；
所述协处理器，用于执行所述控制单元发送至所述协处理器的指令。
14.一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的方法。
15.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求1-6中任一项所述的方法。
16.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-6中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110819963.4A CN113641404A (zh) | 2021-07-20 | 2021-07-20 | 程序运行方法、装置、处理器芯片、电子设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110819963.4A CN113641404A (zh) | 2021-07-20 | 2021-07-20 | 程序运行方法、装置、处理器芯片、电子设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113641404A true CN113641404A (zh) | 2021-11-12 |
Family
ID=78417858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110819963.4A Pending CN113641404A (zh) | 2021-07-20 | 2021-07-20 | 程序运行方法、装置、处理器芯片、电子设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113641404A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101604252A (zh) * | 2009-07-10 | 2009-12-16 | 深圳华为通信技术有限公司 | 多处理器系统以及多处理器系统启动方法 |
| CN103744353A (zh) * | 2012-10-24 | 2014-04-23 | 常州铭赛机器人科技有限公司 | 运动控制系统及运动控制方法 |
| US9311011B2 (en) * | 2013-08-07 | 2016-04-12 | Qualcomm Incorporated | Dynamic address negotiation for shared memory regions in heterogenous multiprocessor systems |
| CN106325819A (zh) * | 2015-06-17 | 2017-01-11 | 华为技术有限公司 | 计算机指令处理方法、协处理器和系统 |
| CN108021454A (zh) * | 2017-12-28 | 2018-05-11 | 努比亚技术有限公司 | 一种处理器负载均衡的方法、终端及计算机存储介质 |
-
2021
- 2021-07-20 CN CN202110819963.4A patent/CN113641404A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101604252A (zh) * | 2009-07-10 | 2009-12-16 | 深圳华为通信技术有限公司 | 多处理器系统以及多处理器系统启动方法 |
| CN103744353A (zh) * | 2012-10-24 | 2014-04-23 | 常州铭赛机器人科技有限公司 | 运动控制系统及运动控制方法 |
| US9311011B2 (en) * | 2013-08-07 | 2016-04-12 | Qualcomm Incorporated | Dynamic address negotiation for shared memory regions in heterogenous multiprocessor systems |
| CN106325819A (zh) * | 2015-06-17 | 2017-01-11 | 华为技术有限公司 | 计算机指令处理方法、协处理器和系统 |
| CN108021454A (zh) * | 2017-12-28 | 2018-05-11 | 努比亚技术有限公司 | 一种处理器负载均衡的方法、终端及计算机存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 仲先海;徐金甫;: "基于VLIW的并行可配置ECC协处理器结构研究与设计", 计算机工程与设计, no. 02, 28 January 2009 (2009-01-28) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200108775A (ko) | 트레이닝 말뭉치를 생성하는 방법, 장치, 기기 및 저장 매체 | |
| CN113342345A (zh) | 深度学习框架的算子融合方法、装置 | |
| WO2022134428A1 (zh) | 小程序页面渲染方法、装置、电子设备及存储介质 | |
| US20240144570A1 (en) | Method for generating drivable 3d character, electronic device and storage medium | |
| CN112925587A (zh) | 用于初始化应用的方法和装置 | |
| US20230195998A1 (en) | Sample generation method, model training method, trajectory recognition method, device, and medium | |
| CN114428674A (zh) | 任务调度方法、装置、设备以及存储介质 | |
| CN114445047A (zh) | 工作流生成方法、装置、电子设备及存储介质 | |
| JP2023007369A (ja) | 翻訳方法、分類モデルの訓練方法、装置、デバイス及び記憶媒体 | |
| US20200371827A1 (en) | Method, Apparatus, Device and Medium for Processing Data | |
| CN115168130A (zh) | 一种芯片测试方法、装置、电子设备及存储介质 | |
| US20210389156A1 (en) | Map rendering method and apparatus, device, and storage medium | |
| CN113220367A (zh) | 小程序的运行方法、装置、电子设备及存储介质 | |
| CN116243983A (zh) | 处理器、集成电路芯片、指令处理方法、电子设备和介质 | |
| CN114743586B (zh) | 存储器模型的镜像存储实现方法、装置及存储介质 | |
| US20230144949A1 (en) | Virtual-machine cold migration method and apparatus, electronic device and storage medium | |
| US20220129418A1 (en) | Method for determining blood relationship of data, electronic device and storage medium | |
| CN113408304B (zh) | 文本翻译方法、装置、电子设备及存储介质 | |
| CN113641404A (zh) | 程序运行方法、装置、处理器芯片、电子设备和存储介质 | |
| CN113033179B (zh) | 知识获取方法、装置、电子设备及可读存储介质 | |
| CN114386577A (zh) | 用于执行深度学习模型的方法、设备和存储介质 | |
| CN113590217A (zh) | 基于引擎的函数管理方法、装置、电子设备及存储介质 | |
| CN109947559B (zh) | 优化MapReduce计算的方法、装置、设备和计算机存储介质 | |
| CN113722037A (zh) | 一种用户界面的刷新方法、装置、电子设备及存储介质 | |
| US12026541B2 (en) | Method for applet page rendering, electronic device and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211109 Address after: Zone CW, 4th floor, building 1, No. 10, Shangdi 10th Street, Haidian District, Beijing 100086 Applicant after: Kunlun core (Beijing) Technology Co.,Ltd. Address before: 2 / F, baidu building, 10 Shangdi 10th Street, Haidian District, Beijing 100085 Applicant before: BEIJING BAIDU NETCOM SCIENCE AND TECHNOLOGY Co.,Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |