CN113628654A - Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 - Google Patents
Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 Download PDFInfo
- Publication number
- CN113628654A CN113628654A CN202110786681.9A CN202110786681A CN113628654A CN 113628654 A CN113628654 A CN 113628654A CN 202110786681 A CN202110786681 A CN 202110786681A CN 113628654 A CN113628654 A CN 113628654A
- Authority
- CN
- China
- Prior art keywords
- phase change
- functional unit
- amorphous
- phase
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 222
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000003287 optical effect Effects 0.000 claims abstract description 98
- 238000004364 calculation method Methods 0.000 claims abstract description 22
- 230000006870 function Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims description 23
- 238000002834 transmittance Methods 0.000 claims description 19
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 7
- 230000002441 reversible effect Effects 0.000 claims description 5
- -1 chalcogenide compound Chemical class 0.000 claims description 4
- 230000001808 coupling effect Effects 0.000 claims description 2
- 230000001902 propagating effect Effects 0.000 claims description 2
- 239000012782 phase change material Substances 0.000 abstract description 41
- 239000000463 material Substances 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 230000015654 memory Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 101001094531 Homo sapiens Reticulon-4-interacting protein 1, mitochondrial Proteins 0.000 description 8
- 102100035121 Reticulon-4-interacting protein 1, mitochondrial Human genes 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 238000011160 research Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本发明公开了一种Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法，包括一个Y分支结构的波导和覆盖于波导上方的相变功能单元；逻辑实现方法上采用功率较大的光脉冲对相变功能单元进行写入操作，使之升温并产生晶化或非晶化的相变，从而出现两种状态下光学性质上的差异；采用功率较小的光脉冲对相变功能单元的状态进行读取，同时不改变相变材料的状态。通过对输入逻辑信号分别进行定义，以及定义三个操作步骤，可以实现操作方式可重构逻辑，通过分步操作，在该简单结构中实现全16种二元布尔逻辑计算。本发明通过操作方式可重构的解决方法，实现16种二元布尔逻辑计算功能，大大提高了逻辑计算的工作效率。
Description
技术领域
本发明属于光学、微电子学以及逻辑运算交叉技术领域，更具体地，涉及一种Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法。
背景技术
从计算机的发明，到互联网的诞生，再到如今智能手机的普及以及物联网的兴起，信息技术的发展从根本上改变了人们的生活、生产和交流方式。信息技术在给人们带来越来越多便利的同时也产生了爆炸式增长的数据，这对数据存储和计算技术提出了越来越高的要求。而作为人类信息社会基础的半导体技术，在经过了几十年蓬勃发展之后，其工艺水平已经逼近物理极限，摩尔定律即将到达终点，下一代存储与计算技术成为当今工业界与学术界的研究热点。直接利用存储器进行计算操作的存内计算技术，被认为是突破当今计算技术瓶颈的最有前景的方案之一。
基于忆阻器、相变存储器等新型非易失性存储器的逻辑运算器件研究是存内计算的基础。比如相变存储器随着输入电脉冲的不同可以在晶态和非晶态之间可逆切换，利用两种相态之间电阻的巨大差异来表征逻辑“0”和“1”，而且在外部输入撤销之后，物理状态可以保持，信息的存储具有非易失性。顺应半导体发展而出现的可重构计算技术，可实现算法到计算引擎的空间映射，能够兼容基本处理器驱动方式和高性能的计算，其基本理念在于强调资源的复用，目前已有将可重构概念与忆阻器的非易失性结合而实现多种电学布尔逻辑计算。
但是电子器件的带宽限制了电子技术发展的上限。光学器件相比于电学器件，有着速度快、带宽大、可以并行操作(波分复用)、对电磁干扰不敏感等优点。目前数据的处理和存储主要还是通过电学器件实现的，互联网数据的传输与处理需要经过光-电-光的转换过程，这不仅限制了系统的运行速度，也产生了大量的功耗，严重制约了信息技术的发展。如果可以通过光学方法进行数据存储和处理，即全光信号处理，则可以避免光-电-光转换过程，实现低功耗、高速、高带宽、高可靠、大容量的全光信息技术。
光学方法是突破未来摩尔定律瓶颈的最佳方案之一，具有高速，高带宽等优点。近年来，基于相变材料的光学存储因其非易失性广受关注，相变材料具有两个稳定状态：晶态和非晶态，在这两个状态下相变材料表现出较大的电学与光学性质差异，并且能够在电、热、光的作用下实现两个状态之间的可逆转变，具有高度的可重复性与稳定性。目前，相变光逻辑的研究处于刚刚起步的阶段，虽然已有提出使用相变材料实现光逻辑功能的先例，但是在实现过程中用到了部分电学器件，不属于全光逻辑，其输出也是电学逻辑信号，无法实现在全光路中的级联，在器件组合实现复杂逻辑功能上有所缺陷；并且在一种器件结构中，只能实现两到三种二元布尔逻辑，集成度还有待提升。也有研究工作已经证明了利用单个相变单元实现部分二元光布尔逻辑运算，但是至今仍然无法在单个器件中实现全部的二元全光布尔逻辑运算，这种情况严重阻碍了相变光逻辑的实用化进程。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法，旨在解决至今仍然无法在单个器件中实现全部的二元全光布尔逻辑运算，这种情况严重阻碍了相变光逻辑的实用化进程的问题。
为实现上述目的，第一方面，本发明提供了一种Y分支型相变全光布尔逻辑器件，包括：一个Y分支型波导和两个相变功能单元；
所述Y分支型波导的两个Y分支上分别具有两个凸出的脊；所述两个相变功能单元分别覆盖于所述两个Y分支凸出的脊上；基于倏逝波耦合效应，在Y分支型波导中输入较大功率光脉冲信号，相变功能单元将吸收部分光功率并产生晶化或非晶化的相变，实现写入操作；利用相变功能单元在晶态或非晶态时对检测光信号的透过率不同，实现对其结晶状态的读取；
通过对相变功能单元的写入和读取操作，所述Y分支型相变全光布尔逻辑器件可实现全部16种二元布尔逻辑计算功能。
其中，需要说明的是，上述段落中提及的较大功率光脉冲信号，指的是能够使得相变功能单元产生晶化或非晶化相变的光脉冲信号。
在一个可选的示例中，所述相变功能单元的材料为在不同光脉冲作用下可产生晶化或非晶化可逆相变的硫系化合物。
在一个可选的示例中，所述相变功能单元复折射率的实部大于Y分支型波导复折射率的实部，使得Y分支型波导中传播的光有一部分进入相变功能单元传播，之后再汇入Y分支型波导中继续传播；所述相变功能单元复折射率的虚部不为0，使得相变功能单元对其传播的光有吸收。
所述16种二元布尔逻辑运算包括：逻辑真、逻辑假、P、Q、非P、非Q、P与Q、P与非Q、P或Q、P或非Q、P蕴涵Q、P蕴涵非Q、P逆蕴涵Q、P逆蕴涵非Q、P异或Q以及P同或Q逻辑运算。
在一个可选的示例中，向所述相变功能单元所在的Y分支侧输入光脉冲信号，所述相变功能单元按照其吸收的光功率情况进行升温，进而可能产生晶化或非晶化的相变，使得相变功能单元最终处于晶态或者非晶态，以对相变功能单元进行写入操作。
在一个可选的示例中，向所述Y分支型波导的两个Y分支分别输入一个检测信号，通过检测输出光信号的强度，并与输入检测信号的强度进行对比，确定两个相变功能单元的透过率，以对相变功能单元进行读取操作；所述检测信号为功率较小的不会改变相变功能单元状态的光脉冲或连续光。
在一个可选的示例中，每个相变功能单元由下至上包括：相变功能单元层和保护层；所述保护层用于防止相变功能单元被氧化。
在一个可选的示例中，所述相变功能单元复折射率的实部大于Y分支型波导复折射率的实部以及所述相变功能单元复折射率的虚部不为0中所提到的复折射率，指的是相变功能单元和Y分支型波导在所述光脉冲信号和检测信号两种信号波长下的复折射率。
在一个可选的示例中，所述光脉冲信号为第一光脉冲信号或第二光脉冲信号之一；所述第一光脉冲信号为可以使相变功能单元由非晶态进行部分晶化或使相变功能单元由部分晶态进行非晶化的光信号；所述第二光脉冲信号为可以使相变功能单元由非晶态维持在非晶态或使相变功能单元由部分晶态进行非晶化的光信号。
在一个可能的实施例中，每个相变功能单元由下至上包括：GST相变功能单元层和氧化铟锡(ITO)保护层；所述GST相变功能单元层的材料为Ge2Sb2Te5。
可以理解的是，本发明实施例中以Ge2Sb2Te5为可产生晶化或非晶化可逆相变的硫系化合物进行举例说明，但并不用作对本发明保护范围的任何限定，凡是可产生晶化或非晶化可逆相变的硫系化合物均应当属于本发明所采用的相变功能单元材料的保护范围内。
在一个可能的实施例中，所述Y分支型波导的材料为Si3N4。
第二方面，本发明提供一种上述第一方面给出的Y分支型相变全光布尔逻辑器件的全二元逻辑实现方法，包括如下步骤：
预设检测信号检测到两个相变功能单元均处于非晶态时，检测信号对两个相变功能单元读取后输出的逻辑值为1，其余情况输出的逻辑值均为0；
预设三步操作以向两个相变功能单元分别输入对应的逻辑值；预设16种二元布尔逻辑运算的操作方式，结合所述三步操作向两个相变功能单元分别输入逻辑值，之后向两个Y分支分别输入检测光信号，以通过检测输出光信号的强度，并与输入检测信号的强度进行对比，读取对两个相变功能单元的状态，得到布尔逻辑运算的结果，实现全二元布尔逻辑运算；其中，向相变功能单元输入逻辑值指的是利用上述三步操作向相变功能单元输入对应的光脉冲信号。
具体地，预设三步操作以向两个相变功能单元分别输入对应的逻辑值；当向第一个相变功能单元输入逻辑0时，在第一步操作中向第一个相变功能单元所在的波导分支侧输入第一光脉冲信号，在第二步操作中向第一个相变功能单元所在的波导分支侧输入第二光脉冲信号，在第三步操作中向第一个相变功能单元所在的波导分支侧输入第一光脉冲信号；当向第一个相变功能单元输入逻辑1时，在第一步操作中向第一个相变功能单元所在的波导分支侧输入第二光脉冲信号，在第二步操作和第三步操作中均不向第一个相变功能单元所在的波导分支侧输入光脉冲信号；当向第二个相变功能单元输入逻辑0时，在第一步操作中向第二个相变功能单元所在的波导分支侧输入第二光脉冲信号，在第二步操作和第三步操作中均不向第二个相变功能单元所在的波导分支侧输入光脉冲信号；当向第二个相变功能单元输入逻辑1时，在第一步操作、第二步操作以及第三步操作中均向第二个相变功能单元所在的波导分支侧输入第一光脉冲信号。
在一个可选的示例中，所述三步操作中每一步操作若采用光脉冲信号，则光脉冲信号作用预设有效时间；所述预设有效时间指足以使得相变功能单元按照其吸收的光功率情况进行升温，进而产生可能的晶化或非晶化的相变。
在一个可选的示例中，所述预设16种二元布尔逻辑运算的操作方式，结合所述三步操作向两个相变功能单元分别输入逻辑值，具体包括：
(1)逻辑真运算(TRUE)：在第一步操作中，将逻辑0和逻辑1分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作和第三步操作中均不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(2)逻辑假运算(FALSE)：在第一步操作中，将逻辑1和逻辑0分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作和第三步操作中均不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(3)P运算(P)：在第一步操作中，将逻辑0和P的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作和第三步操作中均不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(4)Q运算(Q)：在第一步操作中，将逻辑0和Q的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作和第三步操作中均不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(5)非P运算(NOT P)：在第一步操作中，将P的逻辑值和逻辑1分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作和第三步操作中均不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(6)非Q运算(NOT Q)：在第一步操作中，将Q的逻辑值和逻辑1分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作和第三步操作中均不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(7)P与Q运算(P AND Q)：在第一步操作中，将逻辑0和Q的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将逻辑P输入到第一个相变功能单元，且不向第二个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(8)P与非Q运算(P NAND Q)：在第一步操作中，将逻辑0和
的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将
的逻辑值输入到第二个相变功能单元，且不向第一个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(9)P或Q运算(P OR Q)：在第一步操作中，将逻辑0和P的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将Q的逻辑值输入到第二个相变功能单元，且不向第一个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(10)P或非Q运算(P NOR Q)：在第一步操作中，将逻辑0和
的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将
的逻辑值输入到第一个相变功能单元，且不向第二个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(11)P蕴涵Q运算(P IMP Q)：在第一步操作中，将逻辑0和
的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将Q的逻辑值输入到第二个相变功能单元，且不向第一个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(12)P蕴涵非Q运算(P NIMP Q)：在第一步操作中，将逻辑0和
的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将P的逻辑值输入到第一个相变功能单元，且不向第二个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(13)P逆蕴涵Q运算(P RIMP Q)：在第一步操作中，将逻辑0和P的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将
的逻辑值输入到第二个相变功能单元，且不向第一个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(14)P逆蕴涵非Q运算(P RNIMP Q)：在第一步操作中，将逻辑0和Q的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将
的逻辑值输入到第一个相变功能单元，且不向第二个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中不向两个相变功能单元所在的波导分支侧输入光脉冲信号；
(15)P异或Q运算(P XOR Q)：在第一步操作中，将P的逻辑值和P的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将Q的逻辑值输入到第二个相变功能单元，且不向第一个相变功能单元所在的波导分支侧输入光脉冲信号；在第三步操作中，将Q的逻辑值输入到第一个相变功能单元，且不向第二个相变功能单元所在的波导分支侧输入光脉冲信号；
(16)P同或Q运算(P XNOR Q)：在第一步操作中，将逻辑0和
的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第二步操作中，将P的逻辑值和Q的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元；在第三步操作中，将Q的逻辑值和
的逻辑值分别输入到第一个相变功能单元和第二个相变功能单元。
在一个可选的示例中，每进行一次二元布尔逻辑运算之前，向第一个相变功能单元和第二个相变功能单元所在的波导分支侧分别输入第二光脉冲信号，使得两个相变功能单元均达到非晶态，以对两个相变功能单元进行复位操作。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明提供一种Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法，相比于电学逻辑门，光学器件逻辑门具有速度快，对电磁干扰不敏感，可并行操作等特点；同时在目前的应用中可以避免光-电-光转换过程，进一步提高系统带宽，降低系统功耗。本发明采用相变材料作为存储介质，具有良好的长时间的非易失性，将相变材料独特的相变特性与可重构计算的概念相结合，这样不仅具有可重构计算的灵活性，还兼具了相变材料的切换速度快，良好的非易失性的特点，对存算一体化研究具有重要意义。另外，对于目前已经出现的一些相变光逻辑器件而言，本发明提供了一种简单的Y分支型波导结构，工艺简单，且通过三个操作步骤即可实现16种二元布尔逻辑计算功能，大大提高了器件的工作效率。
附图说明
图1为本发明提供的器件俯视结构示意图，二氧化硅衬底上制备得到Y分支型波导以及相变功能单元，其中M1，M2分别代表两个覆盖有保护层的相变功能单元。
图2为本发明提供的相变功能单元处，垂直于光传播方向剖面图。由下至上采用的材料分别为：二氧化硅(SiO2)，氮化硅(Si3N4)，相变材料，氧化铟锡(ITO)。
图3为本发明提供的常温下，相变材料Ge2Sb2Te5在晶态和非晶态下复折射率光谱图。
图4为本发明提供的非晶态与晶态下的相变功能单元输入光脉冲前后电场强度对比仿真示意图。
图5为本发明提供的相变功能单元分别在非晶态与晶态下经P1，P0作用后的温度分布图(图中温度单位为K)，(a)为P1脉冲作用于非晶态，(b)为P0脉冲作用于非晶态，(c)为P1脉冲作用于部分晶态，(d)为P0脉冲作用于部分晶态。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明公开了一种基于相变材料的Y分支型波导型可重构全光布尔逻辑器件及其全二元逻辑实现方法，器件包括Y分支结构的波导，覆盖于波导上方的相变功能单元及其保护层；逻辑实现方法上采用功率较大的光脉冲对相变功能单元进行写入操作，使之升温并产生晶化或非晶化的相变，从而出现两种状态下光学性质上的差异；采用功率较小的光脉冲对相变功能单元的状态进行读取，同时不改变相变材料的状态。通过对输入逻辑信号分别进行定义，以及定义三个操作步骤，可以实现操作方式可重构逻辑，通过分步操作，在该简单结构中实现全16种二元布尔逻辑计算。相对于电学逻辑门，本发明具有抗电磁干扰，可并行操作等优势，相变材料作为存储介质具有良好的长时间的非易失性，将存储与计算相结合，对存算一体化研究具有重要意义，且通过操作方式可重构的解决方法，实现16种二元布尔逻辑计算功能，大大提高了逻辑计算的工作效率。
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于相变材料的Y分支型波导型可重构全光布尔逻辑器件及其全二元逻辑实现方法，用更具有优势的光学方法，解决目前全光存算一体所遇到的技术瓶颈，提高相变光逻辑器件的可重构性和逻辑集成度。
本发明包括但不限于基于相变材料实现光逻辑计算的光波导结构，及其逻辑实现操作方法，器件结构由基底、Y分支型波导以及相变功能单元所构成。
由于光在不同的材料中传输时，倾向于进入复折射率实部较大的材料，因此当我们在折射率较小的波导材料上方覆盖有折射率较大的相变材料时，会有一部分光进入相变材料中进行传播，即倏逝波耦合。相变材料在合适的光脉冲作用下，能够实现在晶态和非晶态之间的转换，且这两种状态均能稳定保持，具有非易失性，据此我们可以通过代表不同逻辑信号的光脉冲，对相变功能单元进行状态切换。在晶态和非晶态下，相变材料折射率具有较大的差异，其中部分虚部相差大于十倍，这意味着不同状态下的相变材料对光的透过率具有较大差异，因此我们可以通过，发射功率较小，不足以改变相变材料状态的光脉冲或连续光，并检测其透过率，对相变材料状态进行读取。
可重构计算是指能够实现算法到计算引擎的空间映射的一种计算组织形式，本发明的操作方式包括，通过控制一定功率的写入光脉冲的宽度，得到不同脉宽的脉冲从而模拟信号值为“0”和“1”的光脉冲信号。优选的，采用两种不同功率的脉冲分别控制相变单元的写入和读取操作。写脉冲功率值较大，可通过倏逝波耦合使相变功能单元产生晶化或非晶化；读脉冲(或连续光)功率较小，不足以通过倏逝波耦合使相变功能单元产生晶化或非晶化，只用于读取相变功能单元的状态。
下面描述的本发明各个实施方式种涉及到的技术特征只要彼此之间未构成冲突就能够相互组合，实施例中器件制备所使用的材料种类，工艺尺寸均为优选的，不对本发明起到任何限制作用。
需要说明的是，本发明中选用的相变功能单元复折射率的实部大于Y分支型波导复折射率的实部以及相变功能单元复折射率的虚部不为0，其中，本发明所提到的复折射率，指的是相变功能单元和Y分支型波导在光脉冲信号和检测信号两种信号波长下的复折射率。更具体地，本发明中所选用的光脉冲信号和检测信号的波长参数、以及相变功能单元、保护层或Y分支型波导的材料参数，均为举例说明，并不对本发明的保护范围做任何限定。凡是满足相变功能单元和Y分支型波导在光脉冲信号和检测信号两种信号波长下的复折射率关系为：相变功能单元复折射率的实部大于Y分支型波导复折射率的实部以及相变功能单元复折射率的虚部不为0的光波长和对应的材料均应当属于本发明的保护范围。
实施例一：
本实施例，如图1、图2所示，图1为器件俯视结构示意图，图2为相变功能单元处垂直于光脉冲入射方向的剖视图。
相变光逻辑器件包括二氧化硅(SiO2)衬底，Y分支型氮化硅脊形波导(Si3N4)，GST相变功能单元层(Ge2Sb2Te5)，氧化铟锡(ITO)保护层，本实施例选择较为常见的相变材料Ge2Sb2Te5，而不仅仅限于此种相变材料，其制备过程可以如下：
第一步，使用磁控溅射的方法在0.5mm厚二氧化硅衬底上溅射一层厚度为150nm的氮化硅。
第二步，在制得薄膜表面旋涂光刻胶，使用所设计的掩模版，通过光刻、显影、磁控溅射、剥离，获得所需要的Y分支型波导图形。
第三步，二次光刻，制备所需要的Ge2Sb2Te5功能单元区域图形和氧化铟锡(ITO)保护层。
第四步，利用该Ge2Sb2Te5相变光逻辑器件构建逻辑运算器，在泵浦-探测光测试系统下对器件的逻辑功能进行检验测试。测试温度为室温，按照所设计的输入操作模式以泵浦光输入对器件进行晶化与非晶化的操作，通过探测光进行器件状态的读取。
需要说明的是，上述制备方法不是唯一的，只要是能制备得到图1和图2所示的结构的方法均应当属于本发明的保护范围之内。
实施例二：
由于光在不同的材料中传输时，倾向于进入复折射率实部较大的材料，因此当我们在折射率较小的波导材料上方覆盖有折射率较大的相变材料时，会有一部分光进入相变材料中进行传播，即倏逝波耦合；通过这种方式，一方面由于相变材料的复折射率虚部不为0，因此对光有吸收，从而会受到一定功率脉冲光的影响，温度升高产生相变(晶化或者非晶化)，利用这一点我们可以输入功率较大的光脉冲，实现对相变功能单元的写入操作；另一方面，相变材料晶态与非晶态时，由于正入射情况下，透射率T＝1-R-A。其中，R表示相变材料的折射率，A表示相变材料的吸收率。附图3为相变材料Ge2Sb2Te5在晶态和非晶态下复折射率光谱图，由其可知，在1550nm附近波段，晶态相变材料的折射率R，吸收率A(与虚部正相关)均大于非晶态，因此晶态的透过率小于非晶态，从而一部分在相变单元中传输的光会受到其透过率变化的影响，相同功率的光入射的情况下，与晶态相变材料进行耦合的输出光功率会较小，与非晶态相变材料进行耦合的输出光功率会较大，利用这一点我们可以输入功率较小的光脉冲，并采集其经过倏逝波耦合后的出射光，分析相变材料的状态，实现对相变功能单元状态的读取操作。附图4为相变功能单元中(以Ge2Sb2Te5为例)，当相变材料分别为晶态和非晶态时，波导中1550nm光脉冲经过相变单元前后，相变层处的归一化电场强度对比仿真，可以明显看出，非晶态下相变材料透过率高，电场强度基本没有明显的衰减，晶态下相变材料透过率低，光脉冲出射后其幅值有大幅度的衰减现象。
附图5(以Ge2Sb2Te5为例)为相变功能单元在非晶态和晶态的初始态下，分别施加不同脉冲后得到的温度变化仿真结果，Ge2Sb2Te5的熔化温度为900K左右，晶化温度为430K。设脉宽为26ns，幅值为10mW的脉冲为P1，脉冲为13ns，幅值为10mW的脉冲为P0。附图5中(a)(b)中相变功能单元初始态为非晶态，分别受到P1，P0脉冲作用，(c)(d)中相变功能单元初始态为部分晶态，分别受到P1，P0脉冲作用。其最高温度与相变情况统计如下表一所示。
表一非晶态与部分晶态于P1，P0脉冲作用下相变情况统计表
| 初始状态 | 非晶态 | 非晶态 | 部分晶态 | 部分晶态 |
| 激励脉冲 | P1 | P0 | P1 | P0 |
| 最高温度 | 458K | 419K | 1490K | 1190K |
| 相变情况 | 部分晶化 | 维持非晶态 | 非晶化 | 非晶化 |
相变功能单元初始态为非晶时，在P1脉冲作用下部分区域温度超过晶化温度，产生部分晶化，在P0脉冲作用下温度不足以达到晶化温度，因此维持非晶态；初始态为部分晶态时，在P1、P0脉冲作用下均能非晶化。可以看到在两种初始态下，经过P0脉冲作用，最终均能达到非晶态，因此我们选P0作为相变功能单元的复位脉冲，在每一次逻辑计算开始前对其进行复位操作，复位脉冲从附图1中直波导的M1输入端，M2输入端分别输入。我们规定当M1，M2均为非晶态时，探测光读取后输出逻辑值为1，其余情况均代表输出逻辑值0，对应关系可参考下表二。
表二相变单元状态与逻辑输出对应关系表
| M1 | M2 | 输出逻辑值 |
| 晶态(低透过率) | 晶态(低透过率) | 0 |
| 晶态(低透过率) | 非晶态(高透过率) | 0 |
| 非晶态(高透过率) | 晶态(低透过率) | 0 |
| 非晶态(高透过率) | 非晶态(高透过率) | 1 |
逻辑计算过程通过S1，S2，S3三步操作实现，根据所需要代入计算的逻辑值对M1，M2的相变状态进行调制，表三为每一步操作中，逻辑信号值对应输入的脉冲，其中x代表输入为空，即无输入，表四为进行不同逻辑计算时的具体操作方式。进行逻辑操作时，首先判断是何种逻辑计算，在表四中找到对应的每一步对M1，M2的输入逻辑值，然后按照表三将各步骤中逻辑值对应的脉冲(P1，P0或x)分别对M1，M2进行输入。
表三逻辑信号对应物理输入规则表
表四逻辑功能与逻辑操作方式对应表
优选的，十六种二元逻辑运算操作方式为：
(1)True：在S1操作中，0和1分别输入到M1，M2的输入端；在S2操作中，x和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算True＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算True＝1。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算True＝1。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算True＝1。
(2)False：在S1操作中，1和0分别输入到M1，M2的输入端；在S2操作中，x和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算False＝0。
P＝0，Q＝1时，可得S1操作后，M1为晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算False＝0。
P＝1，Q＝0时，可得S1操作后，M1为晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算False＝0。
P＝1，Q＝1时，可得S1操作后，M1为晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算False＝0。
(3)P：在S1操作中，0和P分别输入到M1，M2的输入端；在S2操作中，x和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P＝1。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P＝1。
(4)Q：在S1操作中，0和Q分别输入到M1，M2的输入端；在S2操作中，x和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算Q＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算Q＝1。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算Q＝0。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算Q＝1。
(5)NOT P：在S1操作中，P和1分别输入到M1，M2的输入端；在S2操作中，x和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算NOT P＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算NOT P＝1。
P＝1，Q＝0时，可得S1操作后，M1为晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算NOT P＝0。
P＝1，Q＝1时，可得S1操作后，M1为晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算NOT P＝0。
(6)NOT Q：在S1操作中，Q和1分别输入到M1，M2的输入端；在S2操作中，x和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算NOT Q＝1。
P＝0，Q＝1时，可得S1操作后，M1为晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算NOT Q＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算NOT Q＝1。
P＝1，Q＝1时，可得S1操作后，M1为晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算NOT Q＝0。
(7)P AND Q：在S1操作中，0和Q分别输入到M1，M2的输入端；在S2操作中，P和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P AND Q＝0AND 0＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P AND Q＝0AND 1＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P AND Q＝1AND 0＝0。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P AND Q＝1AND 1＝1。
(8)P NAND Q：在S1操作中，0和
分别输入到M1，M2的输入端；在S2操作中，x和
分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P NANDQ＝0NAND 0＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P NANDQ＝0NAND 1＝1。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P NAND Q＝1NAND 0＝1。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P AND Q＝1AND1＝0。
(9)P OR Q：在S1操作中，0和P分别输入到M1，M2的输入端；在S2操作中，x和Q分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P OR Q＝0OR 0＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P OR Q＝0OR 1＝1。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P OR Q＝1OR 0＝1。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P OR Q＝1OR 1＝1。
(10)P NOR Q：在S1操作中，0和
分别输入到M1，M2的输入端；在S2操作中，
和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P NOR Q＝0NOR 0＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P NOR Q＝0NOR1＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P NOR Q＝1NOR 0＝0。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P NOR Q＝1NOR 1＝0。
(11)P IMP Q：在S1操作中，0和
分别输入到M1，M2的输入端；在S2操作中，x和Q分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P IMP Q＝0IMP 0＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P IMP Q＝0IMP 1＝1。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P IMP Q＝1IMP 0＝0。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P IMP Q＝1IMP 1＝1。
(12)P NIMP Q：在S1操作中，0和
分别输入到M1，M2的输入端；在S2操作中，P和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P NIMP Q＝0NIMP 0＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P NIMP Q＝0NIMP1＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值1。实现逻辑运算P NIMP Q＝1NIMP 0＝1。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P NIMP Q＝1NIMP 1＝0。
(13)P RIMP Q：在S1操作中，0和P分别输入到M1，M2的输入端；在S2操作中，x和
分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P RIMP Q＝0RIMP 0＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P RIMP Q＝0RIMP 1＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P RIMPQ＝1RIMP 0＝1。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P RIMPQ＝1RIMP 1＝1。
(14)P RNIMP Q：在S1操作中，0和Q分别输入到M1，M2的输入端；在S2操作中，
和x分别输入到M1，M2的输入端；在S3操作中，x和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P RNMP Q＝0RNIMP 0＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P RNIMPQ＝0RNIMP 1＝1。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为晶态，M2为晶态；S3操作后，M1为晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P RNIMP Q＝1RNIMP0＝0。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P RNIMP Q＝1RNIMP 1＝0。
(15)P XOR Q：在S1操作中，P和P分别输入到M1，M2的输入端；在S2操作中，x和Q分别输入到M1，M2的输入端；在S3操作中，Q和x分别输入到M1，M2的输入端。
P＝0，Q＝0时，S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P XOR Q＝0XOR 0＝0。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P XOR Q＝0XOR 1＝1。
P＝1，Q＝0时，可得S1操作后，M1为晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P XOR Q＝1XOR 0＝1。
P＝1，Q＝1时，可得S1操作后，M1为晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P XOR Q＝1XOR1＝0。
(16)P XNOR Q：在S1操作中，0和
分别输入到M1，M2的输入端；在S2操作中，P和Q分别输入到M1，M2的输入端；在S3操作中，Q和
分别输入到M1，M2的输入端。
P＝0，Q＝0时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P XNOR Q＝0XNOR 0＝1。
P＝0，Q＝1时，可得S1操作后，M1为非晶态，M2为非晶态；S2操作后，M1为晶态，M2为非晶态；S3操作后，M1为晶态，M2为非晶态，因此输出信号值为0。实现逻辑运算P XNOR Q＝0XNOR 1＝0。
P＝1，Q＝0时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为晶态；S3操作后，M1为非晶态，M2为晶态，因此输出信号值为0。实现逻辑运算P XNOR Q＝1XNOR 0＝0。
P＝1，Q＝1时，可得S1操作后，M1为非晶态，M2为晶态；S2操作后，M1为非晶态，M2为非晶态；S3操作后，M1为非晶态，M2为非晶态，因此输出信号值为1。实现逻辑运算P XNOR Q＝1XNOR 1＝1。
上述各实例仅用于说明本发明，其中各部件的结构参数、材料、制作工艺及逻辑操作参数等都是可以有变化的，凡是在本发明基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种Y分支型相变全光布尔逻辑器件，其特征在于，包括：一个Y分支型波导和两个相变功能单元；
所述Y分支型波导的两个Y分支上分别具有两个凸出的脊；所述两个相变功能单元分别覆盖于所述两个Y分支凸出的脊上；基于倏逝波耦合效应，在Y分支型波导中输入较大功率光脉冲信号，相变功能单元将吸收部分光功率并产生晶化或非晶化的相变，实现写入操作；利用相变功能单元在晶态或非晶态时对检测光信号的透过率不同，实现对其结晶状态的读取；
通过对相变功能单元的写入和读取操作，所述Y分支型相变全光布尔逻辑器件可实现全部16种二元布尔逻辑计算功能。
2.如权利要求1所述的Y分支型相变全光布尔逻辑器件，其特征在于，所述相变功能单元的材料为在不同光脉冲作用下可产生晶化或非晶化可逆相变的硫系化合物。
3.如权利要求1所述的Y分支型相变全光布尔逻辑器件，其特征在于，所述相变功能单元复折射率的实部大于Y分支型波导复折射率的实部，使得Y分支型波导中传播的光有一部分进入相变功能单元传播，之后再汇入Y分支型波导中继续传播；所述相变功能单元复折射率的虚部不为0，使得相变功能单元对其传播的光有吸收。
4.如权利要求1所述的Y分支型相变全光布尔逻辑器件，其特征在于，所述16种二元布尔逻辑运算包括：逻辑真、逻辑假、P、Q、非P、非Q、P与Q、P与非Q、P或Q、P或非Q、P蕴涵Q、P蕴涵非Q、P逆蕴涵Q、P逆蕴涵非Q、P异或Q以及P同或Q逻辑运算。
5.如权利要求1所述的Y分支型相变全光布尔逻辑器件，其特征在于，向所述相变功能单元所在的Y分支侧输入光脉冲信号，所述相变功能单元按照其吸收的光功率情况进行升温，进而可能产生晶化或非晶化的相变，使得相变功能单元最终处于晶态或者非晶态，以对相变功能单元进行写入操作。
6.如权利要求1所述的Y分支型相变全光布尔逻辑器件，其特征在于，向所述Y分支型波导的两个Y分支分别输入一个检测信号，通过检测输出光信号的强度，并与输入检测信号的强度进行对比，确定两个相变功能单元的透过率，以对相变功能单元进行读取操作；所述检测信号为功率较小的不会改变相变功能单元状态的光脉冲或连续光。
7.如权利要求1所述的Y分支型相变全光布尔逻辑器件，其特征在于，每个相变功能单元由下至上包括：相变功能单元层和保护层；所述保护层用于防止相变功能单元被氧化。
8.如权利要求3所述的Y分支型相变全光布尔逻辑器件，其特征在于，所述相变功能单元复折射率的实部大于Y分支型波导复折射率的实部以及所述相变功能单元复折射率的虚部不为0中所提到的复折射率，指的是相变功能单元和Y分支型波导在所述光脉冲信号和检测信号两种信号波长下的复折射率。
9.一种权利要求1至8任一项所述的Y分支型相变全光布尔逻辑器件的全二元逻辑实现方法，其特征在于，包括如下步骤：
预设检测信号检测到两个相变功能单元均处于非晶态时，检测信号对两个相变功能单元读取后输出的逻辑值为1，其余情况输出的逻辑值均为0；
预设三步操作以向两个相变功能单元分别输入对应的逻辑值；预设16种二元布尔逻辑运算的操作方式，结合所述三步操作向两个相变功能单元分别输入逻辑值，之后向两个Y分支分别输入检测光信号，以通过检测输出光信号的强度，并与输入检测信号的强度进行对比，读取对两个相变功能单元的状态，得到布尔逻辑运算的结果，实现全二元布尔逻辑运算；其中，向相变功能单元输入逻辑值指的是利用上述三步操作向相变功能单元输入对应的光脉冲信号。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110786681.9A CN113628654B (zh) | 2021-07-12 | 2021-07-12 | Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 |
| PCT/CN2021/116821 WO2023284089A1 (zh) | 2021-07-12 | 2021-09-07 | Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110786681.9A CN113628654B (zh) | 2021-07-12 | 2021-07-12 | Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113628654A true CN113628654A (zh) | 2021-11-09 |
| CN113628654B CN113628654B (zh) | 2023-11-07 |
Family
ID=78379609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110786681.9A Active CN113628654B (zh) | 2021-07-12 | 2021-07-12 | Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113628654B (zh) |
| WO (1) | WO2023284089A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100097677A1 (en) * | 2008-06-02 | 2010-04-22 | Technion Research And Development Foundation Ltd. | All-optical reconfigurable cascadable logic with linear preprocessing by lightwave interference and post-processing by nonlinear phase erasure |
| CN110262090A (zh) * | 2019-06-28 | 2019-09-20 | 上海理工大学 | 一种非易失性光纤光开关结构及制备方法 |
| CN112946967A (zh) * | 2020-12-23 | 2021-06-11 | 上海交大平湖智能光电研究院 | 一种基于相变材料的2×4光波导开关 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101532312B1 (ko) * | 2012-01-19 | 2015-06-29 | 삼성전자주식회사 | 그래핀을 이용한 논리소자와 그 제조 및 동작방법 |
| WO2017046590A1 (en) * | 2015-09-18 | 2017-03-23 | Oxford University Innovation Ltd. | Photonic device |
| GB201719346D0 (en) * | 2017-11-21 | 2018-01-03 | Univ Oxford Innovation Ltd | Optical methods and devices |
| CN109814319B (zh) * | 2019-03-06 | 2020-08-11 | 电子科技大学 | 一种基于横自旋结构光场的xnor逻辑门 |
| CN112180653B (zh) * | 2020-10-14 | 2021-10-08 | 兰州大学 | 一种基于光学模式的异或和同或逻辑运算单元 |
-
2021
- 2021-07-12 CN CN202110786681.9A patent/CN113628654B/zh active Active
- 2021-09-07 WO PCT/CN2021/116821 patent/WO2023284089A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100097677A1 (en) * | 2008-06-02 | 2010-04-22 | Technion Research And Development Foundation Ltd. | All-optical reconfigurable cascadable logic with linear preprocessing by lightwave interference and post-processing by nonlinear phase erasure |
| CN110262090A (zh) * | 2019-06-28 | 2019-09-20 | 上海理工大学 | 一种非易失性光纤光开关结构及制备方法 |
| CN112946967A (zh) * | 2020-12-23 | 2021-06-11 | 上海交大平湖智能光电研究院 | 一种基于相变材料的2×4光波导开关 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023284089A1 (zh) | 2023-01-19 |
| CN113628654B (zh) | 2023-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fang et al. | Non-volatile reconfigurable silicon photonics based on phase-change materials | |
| Miscuglio et al. | Photonic tensor cores for machine learning | |
| Wang et al. | Overview of phase-change materials based photonic devices | |
| Meng et al. | Electrical programmable multilevel nonvolatile photonic random-access memory | |
| Miscuglio et al. | Artificial synapse with mnemonic functionality using GSST-based photonic integrated memory | |
| Chen et al. | Broadband nonvolatile electrically controlled programmable units in silicon photonics | |
| Zhu et al. | Wavelength-shift-free racetrack resonator hybrided with phase change material for photonic in-memory computing | |
| Meng et al. | Electrical programmable low-loss high cyclable nonvolatile photonic random-access memory | |
| Shafiee et al. | A survey on optical phase-change memory: The promise and challenges | |
| Ghosh et al. | Integrated non-volatile plasmonic switches based on phase-change-materials and their application to plasmonic logic circuits | |
| CN113568246B (zh) | 直波导型相变全光布尔逻辑器件及其全二元逻辑实现方法 | |
| Carrillo et al. | Behavioral modeling of integrated phase-change photonic devices for neuromorphic computing applications | |
| Kari et al. | Optical and electrical memories for analog optical computing | |
| Miscuglio et al. | Gsst-based photonic memory multilevel perceptron | |
| WO2023284090A1 (zh) | 基于相变材料的全光布尔逻辑器件及其二元逻辑实现方法 | |
| Miscuglio et al. | Intelligent edge processing with photonic multilevel memory | |
| Gosciniak | Nonvolatile plasmonics based on optically reprogrammable phase change materials | |
| Fang et al. | Arbitrary programming of racetrack resonators using low-loss phase-change material Sb2Se3 | |
| Gosciniak | Waveguide-integrated plasmonic photodetectors and activation function units with phase change materials | |
| CN113628654B (zh) | Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法 | |
| Yu et al. | All-chalcogenide programmable all-optical deep neural networks | |
| Zhang et al. | All-optical synapse with directional coupler structure based on phase change material | |
| JP7461349B2 (ja) | 光学活性材料を備えた素子 | |
| Jain et al. | Mach Zehnder interferometer optical switch using phase-change material | |
| Quashef et al. | Ultracompact photonic integrated content addressable memory using phase change materials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |