CN113627106B - 多比特寄存器的仿真方法、装置和电子设备 - Google Patents

多比特寄存器的仿真方法、装置和电子设备 Download PDF

Info

Publication number
CN113627106B
CN113627106B CN202110893478.1A CN202110893478A CN113627106B CN 113627106 B CN113627106 B CN 113627106B CN 202110893478 A CN202110893478 A CN 202110893478A CN 113627106 B CN113627106 B CN 113627106B
Authority
CN
China
Prior art keywords
determining
paths
state transition
node
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110893478.1A
Other languages
English (en)
Other versions
CN113627106A (zh
Inventor
杨自锋
陈彬
郭超
雍晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN202110893478.1A priority Critical patent/CN113627106B/zh
Publication of CN113627106A publication Critical patent/CN113627106A/zh
Application granted granted Critical
Publication of CN113627106B publication Critical patent/CN113627106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请公开了一种多比特寄存器的仿真方法、装置和电子设备,所述方法包括:对至少两比特寄存器的管脚状态信息进行扩展处理;根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息,能够解决手动根据功能表进行分析比较耗时耗力,也容易出错的问题。

Description

多比特寄存器的仿真方法、装置和电子设备
技术领域
本申请属于电路设计领域,具体涉及一种多比特寄存器的仿真方法、装置和电子设备。
背景技术
寄存器单元广泛应用于当下的数字电路片上系统(system on a chip,SOC)设计中。随着设计规模的增大以及芯片制造工艺不断发展,多比特寄存器以其较小的面积、良好的功耗等优点被广泛应用于SOC设计中。多比特寄存器是传统的单比特寄存器的扩展,在晶体管层次将多个单比特寄存器做到了一起,从功能上看和对应的多个单比特寄存器是等效的,因此在SOC设计中可以很方便使用。多比特寄存器数据输入管脚和输出管脚都是一一对应的。出于测试(DFT)需要,多比特寄存器中的扫描链将多个输出管脚串联在一起,因此在做SPICE仿真时,如果时序路径上的多比特寄存器处于扫描模式,工作点的初始化要视具体的输出管脚而定,往往需要多个周期。
基于上述原因,在使用SPICE对扫描模式下时序路径上的多比特寄存器进行仿真时,需要根据输出管脚的时序沿以及单元库文件中的状态表进行分析,得到正确的输入值序列以使得初始状态到下一个状态的跳变和当前时序沿一致。多数的多比特寄存器有四个及以上的比特位,手动根据功能表进行分析比较耗时耗力,也容易出错。
发明内容
本申请实施例的目的是提供一种多比特寄存器的仿真方法、装置和电子设备,能够解决手动根据功能表进行分析比较耗时耗力,也容易出错的问题。
为了解决上述技术问题,本申请是这样实现的:
第一方面,本申请实施例提供了一种多比特寄存器的仿真方法,包括:对至少两比特寄存器的管脚状态信息进行扩展处理;根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息。
第二方面,本申请实施例提供了一种多比特寄存器的仿真装置,包括:扩展模块,用于对至少两比特寄存器的管脚状态信息进行扩展处理;确定模块,用于根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历模块,用于遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息。
第三方面,本申请实施例提供了一种电子设备,该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令,所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。
第四方面,本申请实施例提供了一种可读存储介质,所述可读存储介质上存储程序或指令,所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。
第五方面,本申请实施例提供了一种芯片,所述芯片包括处理器和通信接口,所述通信接口和所述处理器耦合,所述处理器用于运行程序或指令,实现如第一方面所述的方法。
在本申请实施例中,对至少两比特寄存器的管脚状态信息进行扩展处理;根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息,能够解决手动根据功能表进行分析比较耗时耗力,也容易出错的问题。
附图说明
图1是本申请实施例提供的一种多比特寄存器的仿真方法的示意性流程图;
图2是多个状态转移路径的示意图;
图3是本申请实施例提供的另一种多比特寄存器的仿真方法的示意性流程图;
图4是本申请实施例提供的另一种多比特寄存器的仿真方法的示意性流程图;
图5为本申请实施例提供的一种多比特寄存器的仿真装置的结构示意图;
图6为本申请实施例提供的电子设备的结构示意图;
图7为本申请实施例提供的电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的一种多比特寄存器的仿真方法进行详细地说明。
图1是本申请实施例提供的一种多比特寄存器的仿真方法的示意性流程图,所述方法由电子设备执行,电子设备包括但不限于终端设备和/或服务器设备,所述方法包括:
S102:对至少两比特寄存器的管脚状态信息进行扩展处理。
以两比特寄存器为例,数据输入管脚D0,D1,数据输出管脚Q0,Q1,时钟管脚CP,功能模式测试模式切换管脚SE,测试输入管脚SI,复位管脚RB,其功能见表1所示。
表1
D CP SI SE RB Q Q_next
- - - - L - L
- ~R - - H - N
- R H/L H H - H/L
H/L R - L H H/L
状态标记符含义见表2所示。
表2
Figure BDA0003196897830000031
Figure BDA0003196897830000041
Q0和Q1的相关管脚列表如下:
Q0:D0 CP SI SE RB
Q1:D1 CP Q0 SE RB
根据上述的信息对功能表进行扩展以将数据输入和输出管脚扩展为两位。。本申请对扩展方式不做具体限定。任何已有的能够将数据输入和输出管脚扩展为两位的扩展方式均可以合理地应用于本步骤中,扩展后的状态表例如表3所示,为了便于分析,这里只列出扫描模式。
表3
D[1:0] CP SI SE RB Q[1:0] Q[1:0]_next
-- - - - L -- LL
-- ~R - - H -- NN
-- R H H H -- -H
-- R L H H -- -L
-- R - H H -H H-
-- R - H H -L L-
从表3可以看出,扫描模式下多比特寄存器相当于一个移位寄存器,由SI输入的信号到达数据输出端时可能需要多个周期,因此使用SPICE进行仿真时,初始工作点的设定需要多个周期。
S104:根据扩展处理后的管脚状态信息,确定多个状态转移路径。
图2是多个状态转移路径的示意图。例如,在扫描模式下,CP->Q0的时序边和功能模式下一样。但是CP->Q1的时序边因为Q1的状态直接依赖于Q0的状态,而Q0又依赖于SI的状态,需要进行多个周期的分析。
S106:遍历所述多个状态转移路径,确定符合预定要求的目标路径。
在一种实现方式中,所述预定要求包括:起始状态信息和最终状态信息。
本步骤可以具体包括:遍历所述多个状态转移路径;在所述多个状态转移路径中,确定起始状态满足所述起始状态信息,最终状态满足所述最终状态信息的目标路径。
例如,预定要求为需要从状态L变为H,也即L-->H-。找到状态H-以及上一个状态-H,同-H状态相匹配的状态是L-,以此为起点向前回溯直到初始的”--“。到此我们找到了符合要求的状态转换路径。
S108:基于所述目标路径,确定对应的输入信息。
在一种实现方式中,本步骤可以具体包括:确定所述目标路径中的第二节点;根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。第一节点是目标路径中位于第二节点上游的节点,可选地,第一节点和第二节点在目标路径中的位置相邻。
基于所述目标路径,找到状态H-以及上一个状态-H,同-H状态相匹配的状态是L-,以此为起点向前回溯直到初始的”--“。到此找到了符合要求的状态转换路径及输入条件。
在本申请实施例中,对至少两比特寄存器的管脚状态信息进行扩展处理;根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息,能够解决手动根据功能表进行分析比较耗时耗力,也容易出错的问题。
并且,不同的管脚命名规则也会给人工工作带来困扰,本申请实施例具有较好的通用性,可以极大提升工作效率。
图3是本申请实施例提供的一种多比特寄存器的仿真方法的示意性流程图,所述方法由电子设备执行,电子设备包括但不限于终端设备和/或服务器设备,所述方法包括:
S302:对至少两比特寄存器的管脚状态信息进行扩展处理。
本步骤可以采用图1实施例步骤S102的描述,在此不再重复。
S304:根据扩展处理后的管脚状态信息,确定多个连通路径;将所述连通路径中的环形路径断开,得到所述多个状态转移路径。
对图2使用深度优先搜索(DFS)的方式进行全图遍历,找出多个连通路径,同时把环断开,可以得到如下状态转换路径。
“--“->“LL”
“--”->“-L”->“LL”
“--”->“-H”->“LL”
“--”->”-L”->“L-”->“LL”
“--”->“-H”->“H-”->“LL”
S306:遍历所述多个状态转移路径,确定符合预定要求的目标路径。
在一种实现方式中,所述预定要求包括:起始状态信息和最终状态信息。
本步骤可以具体包括:遍历所述多个状态转移路径;在所述多个状态转移路径中,确定起始状态满足所述起始状态信息,最终状态满足所述最终状态信息的目标路径。
例如,预定要求为需要从状态L变为H,也即L-->H-,从上述路径中可以目标路径。找到状态H-以及上一个状态-H,同-H状态相匹配的状态是L-,以此为起点向前回溯直到初始的”--“。到此我们找到了符合要求的状态转换路径。
S308:基于所述目标路径,确定对应的输入信息。
在一种实现方式中,本步骤可以具体包括:确定所述目标路径中的第二节点;根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。第一节点是目标路径中位于第二节点上游的节点,可选地,第一节点和第二节点在目标路径中的位置相邻。
基于所述目标路径,找到状态H-以及上一个状态-H,同-H状态相匹配的状态是L-,以此为起点向前回溯直到初始的”--“。到此找到了符合要求的状态转换路径及输入条件。由此可以得到初始化的输入设置以及仿真时的输入设置分别为:
初始化(需要两个周期来完成):SE=H,RB=H,第一个周期SI=L,第二个周期SI=H。
仿真阶段:SE=H,RB=H,SI可以为任意值。
在本申请实施例中,对至少两比特寄存器的管脚状态信息进行扩展处理;根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息,能够解决手动根据功能表进行分析比较耗时耗力,也容易出错的问题。
并且,不同的管脚命名规则也会给人工工作带来困扰,本申请实施例具有较好的通用性,可以极大提升工作效率。
图4是本申请实施例提供的一种多比特寄存器的仿真方法的示意性流程图,所述方法由电子设备执行,电子设备包括但不限于终端设备和/或服务器设备,所述方法包括:
S402:对至少两比特寄存器的管脚状态信息进行扩展处理。
本步骤可以采用图1实施例步骤S102的描述,在此不再重复。
S404:根据扩展处理后的管脚状态信息,确定多个连通路径;将所述连通路径中的环形路径断开,得到所述多个状态转移路径。
例如,可以得到如下状态转换路径。
“--“->“LL”
“--”->“-L”->“LL”
“--”->“-H”->“LL”
“--”->”-L”->“L-”->“LL”
“--”->“-H”->“H-”->“LL”
S406:遍历所述多个状态转移路径,确定符合预定要求的目标路径。
例如,起始状态信息“--“和最终状态信息“LL”的路径为符合预定要求的目标路径。
得到符合预定要求的目标路径5个。
“--“->“LL”
“--”->“-L”->“LL”
“--”->“-H”->“LL”
“--”->”-L”->“L-”->“LL”
“--”->“-H”->“H-”->“LL”
S408:根据所述目标路径的长度,对所述多个目标路径进行排序。
例如,长度短的排在前,长度长的排在后,得到的排序为:
“--“->“LL”
“--”->“-L”->“LL”
“--”->“-H”->“LL”
“--”->”-L”->“L-”->“LL”
“--”->“-H”->“H-”->“LL”
排序后可以由设计者从中选择想要的目标路径,例如选择“--”->“-H”->“H-”->“LL”为目标路径。
S410:基于所述目标路径,确定对应的输入信息。
在一种实现方式中,本步骤可以具体包括:确定所述目标路径中的第二节点;根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。第一节点是目标路径中位于第二节点上游的节点,可选地,第一节点和第二节点在目标路径中的位置相邻。
基于所述目标路径,状态“LL”上一个状态H-,找到状态H-以及上一个状态-H,向前回溯直到初始的”--“。到此找到了符合要求的状态转换路径及输入条件。
在本申请实施例中,对至少两比特寄存器的管脚状态信息进行扩展处理;根据扩展处理后的管脚状态信息,确定多个状态转移路径;遍历所述多个状态转移路径,确定符合预定要求的目标路径;基于所述目标路径,确定对应的输入信息,能够解决手动根据功能表进行分析比较耗时耗力,也容易出错的问题。
并且,不同的管脚命名规则也会给人工工作带来困扰,本申请实施例具有较好的通用性,可以极大提升工作效率。
图5为本申请实施例提供的一种多比特寄存器的仿真装置的结构示意图,包括:
扩展模块510用于对至少两比特寄存器的管脚状态信息进行扩展处理。
确定模块520用于根据扩展处理后的管脚状态信息,确定多个状态转移路径。
遍历模块530用于遍历所述多个状态转移路径,确定符合预定要求的目标路径。
输入模块540用于基于所述目标路径,确定对应的输入信息。
在一种实现方式中,所述确定模块,用于根据扩展处理后的管脚状态信息,确定输入模块,用于多个连通路径;将所述连通路径中的环形路径断开,得到所述多个状态转移路径。
在一种实现方式中,所述预定要求包括:起始状态信息和最终状态信息,所述遍历模块,用于遍历所述多个状态转移路径;
在所述多个状态转移路径中,确定起始状态满足所述起始状态信息,最终状态满足所述最终状态信息的目标路径。
在一种实现方式中,所述输入模块,用于:确定所述目标路径中的第二节点;根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。
在一种实现方式中,所述的仿真装置,还包括:排序模块,用于在所述目标路径为多个的情况下,在所述遍历所述多个状态转移路径,确定符合预定要求的目标路径之后,根据所述目标路径的长度,对所述多个目标路径进行排序。
本申请实施例中的多比特寄存器的仿真装置可以是装置,也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备,也可以为非移动电子设备。示例性的,移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本或者个人数字助理(personal digital assistant,PDA)等,非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage,NAS)、个人计算机(personal computer,PC)、电视机(television,TV)、柜员机或者自助机等,本申请实施例不作具体限定。
本申请实施例中的多比特寄存器的仿真装置可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统,可以为ios操作系统,还可以为其他可能的操作系统,本申请实施例不作具体限定。
本申请实施例提供的多比特寄存器的仿真装置能够实现图1至图4的方法实施例实现的各个过程,为避免重复,这里不再赘述。
可选地,如图6所示,本申请实施例还提供一种电子设备600,包括处理器601,存储器602,存储在存储器602上并可在所述处理器601上运行的程序或指令,该程序或指令被处理器601执行时实现上述多比特寄存器的仿真方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
需要说明的是,本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。
图7为实现本申请实施例的一种电子设备的硬件结构示意图。
该电子设备100包括但不限于:射频单元101、网络模块102、音频输出单元103、输入单元104、传感器105、显示单元106、用户输入单元107、接口单元108、存储器109、以及处理器110等部件。
本领域技术人员可以理解,电子设备100还可以包括给各个部件供电的电源(比如电池),电源可以通过电源管理系统与处理器110逻辑相连,从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图7中示出的电子设备结构并不构成对电子设备的限定,电子设备可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置,在此不再赘述。
其中,处理器110,用于对至少两比特寄存器的管脚状态信息进行扩展处理;
根据扩展处理后的管脚状态信息,确定多个状态转移路径;
遍历所述多个状态转移路径,确定符合预定要求的目标路径;
基于所述目标路径,确定对应的输入信息。
在一种实现方式中,处理器110,用于根据扩展处理后的管脚状态信息,确定多个连通路径;
将所述连通路径中的环形路径断开,得到所述多个状态转移路径。
在一种实现方式中,所述预定要求包括:起始状态信息和最终状态信息,处理器110,用于遍历所述多个状态转移路径;
在所述多个状态转移路径中,确定起始状态满足所述起始状态信息,最终状态满足所述最终状态信息的目标路径。
在一种实现方式中,处理器110,用于确定所述目标路径中的第二节点;
根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。
在一种实现方式中,处理器110,用于根据所述目标路径的长度,对所述多个目标路径进行排序。
应理解的是,本申请实施例中,输入单元104可以包括图形处理器(GraphicsProcessing Unit,GPU)1041和麦克风1042,图形处理器1041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。显示单元106可包括显示面板1061,可以采用液晶显示器、有机发光二极管等形式来配置显示面板1061。用户输入单元107包括触控面板1071以及其他输入设备1072。触控面板1071,也称为触摸屏。触控面板1071可包括触摸检测装置和触摸控制器两个部分。其他输入设备1072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆,在此不再赘述。存储器109可用于存储软件程序以及各种数据,包括但不限于应用程序和操作系统。处理器110可集成应用处理器和调制解调处理器,其中,应用处理器主要处理操作系统、用户界面和应用程序等,调制解调处理器主要处理无线通信。可以理解的是,上述调制解调处理器也可以不集成到处理器110中。
本申请实施例还提供一种可读存储介质,所述可读存储介质上存储有程序或指令,该程序或指令被处理器执行时实现上述一种多比特寄存器的仿真方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
其中,所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质,包括计算机可读存储介质,如计算机只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等。
本申请实施例另提供了一种芯片,所述芯片包括处理器和通信接口,所述通信接口和所述处理器耦合,所述处理器用于运行程序或指令,实现上述一种多比特寄存器的仿真方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
应理解,本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外,需要指出的是,本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能,还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能,例如,可以按不同于所描述的次序来执行所描述的方法,并且还可以添加、省去、或组合各种步骤。另外,参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以计算机软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。

Claims (12)

1.一种多比特寄存器的仿真方法,其特征在于,包括:
对至少两比特寄存器的管脚状态信息进行扩展处理;
根据扩展处理后的管脚状态信息,确定多个状态转移路径;
遍历所述多个状态转移路径,确定符合预定要求的目标路径;
基于所述目标路径,确定对应的输入信息。
2.根据权利要求1所述的仿真方法,其特征在于,所述根据扩展处理后的管脚状态信息,确定多个状态转移路径,包括:
根据扩展处理后的管脚状态信息,确定多个连通路径;
将所述连通路径中的环形路径断开,得到所述多个状态转移路径。
3.根据权利要求1所述的仿真方法,其特征在于,所述预定要求包括:起始状态信息和最终状态信息,所述遍历所述多个状态转移路径,确定符合预定要求的目标路径,包括:
遍历所述多个状态转移路径;
在所述多个状态转移路径中,确定起始状态满足所述起始状态信息,最终状态满足所述最终状态信息的目标路径。
4.根据权利要求1所述的仿真方法,其特征在于,基于所述目标路径,确定对应的输入信息,包括:
确定所述目标路径中的第二节点;
根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。
5.根据权利要求1所述的仿真方法,其特征在于,在所述目标路径为多个的情况下,在所述遍历所述多个状态转移路径,确定符合预定要求的目标路径之后,所述方法还包括:
根据所述目标路径的长度,对所述多个目标路径进行排序。
6.一种多比特寄存器的仿真装置,其特征在于,包括:
扩展模块,用于对至少两比特寄存器的管脚状态信息进行扩展处理;
确定模块,用于根据扩展处理后的管脚状态信息,确定多个状态转移路径;
遍历模块,用于遍历所述多个状态转移路径,确定符合预定要求的目标路径;
输入模块,用于基于所述目标路径,确定对应的输入信息。
7.根据权利要求6所述的仿真装置,其特征在于,所述确定模块,用于根据扩展处理后的管脚状态信息,确定输入模块,用于多个连通路径;
将所述连通路径中的环形路径断开,得到所述多个状态转移路径。
8.根据权利要求6所述的仿真装置,其特征在于,所述预定要求包括:起始状态信息和最终状态信息,所述遍历模块,用于遍历所述多个状态转移路径;
在所述多个状态转移路径中,确定起始状态满足所述起始状态信息,最终状态满足所述最终状态信息的目标路径。
9.根据权利要求6所述的仿真装置,其特征在于,所述输入模块,用于:
确定所述目标路径中的第二节点;
根据所述第二节点,在所述目标路径中确定对应的第一节点,其中,所述第一节点和所述第二节点之间存在通路。
10.根据权利要求6所述的仿真装置,其特征在于,还包括:
排序模块,用于在所述目标路径为多个的情况下,在所述遍历所述多个状态转移路径,确定符合预定要求的目标路径之后,根据所述目标路径的长度,对所述多个目标路径进行排序。
11.一种电子设备,其特征在于,包括处理器,存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令,所述程序或指令被所述处理器执行时实现如权利要求1-5任一项所述的多比特寄存器的仿真方法的步骤。
12.一种可读存储介质,其特征在于,所述可读存储介质上存储程序或指令,所述程序或指令被处理器执行时实现如权利要求1-5任一项所述的多比特寄存器的仿真方法的步骤。
CN202110893478.1A 2021-08-04 2021-08-04 多比特寄存器的仿真方法、装置和电子设备 Active CN113627106B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110893478.1A CN113627106B (zh) 2021-08-04 2021-08-04 多比特寄存器的仿真方法、装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110893478.1A CN113627106B (zh) 2021-08-04 2021-08-04 多比特寄存器的仿真方法、装置和电子设备

Publications (2)

Publication Number Publication Date
CN113627106A CN113627106A (zh) 2021-11-09
CN113627106B true CN113627106B (zh) 2022-02-15

Family

ID=78382723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110893478.1A Active CN113627106B (zh) 2021-08-04 2021-08-04 多比特寄存器的仿真方法、装置和电子设备

Country Status (1)

Country Link
CN (1) CN113627106B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442074C (zh) * 2002-12-20 2008-12-10 Nxp股份有限公司 通过单个测试访问端口连接多个测试访问端口控制器
US8205125B2 (en) * 2009-10-23 2012-06-19 Texas Instruments Incorporated Enhanced control in scan tests of integrated circuits with partitioned scan chains
CN112036104A (zh) * 2020-09-09 2020-12-04 湖南泛联新安信息科技有限公司 一种基于rtl网表的有限状态机识别及提取方法

Also Published As

Publication number Publication date
CN113627106A (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
EP3812908A2 (en) Method and apparatus for testing artificial intelligence chip, device and storage medium
CN103984626A (zh) 一种生成测试用例脚本的方法及装置
CN112486444A (zh) 投屏方法、装置、设备和可读存储介质
CN114785696A (zh) 复杂网络节点的重要度评估方法及装置
US20230096934A1 (en) Integrated circuit post-layout simulation method and device, electronic device and storage medium
CN104657081A (zh) 移动终端及其图片的处理方法
CN112989148A (zh) 纠错词排序方法、装置、终端设备和存储介质
CN113805754A (zh) 应用图标显示方法、装置和电子设备
CN108845955B (zh) 一种中文输入法的测试方法、装置及电子设备
CN102981828B (zh) 一种实现点击操作的方法和装置
CN113627106B (zh) 多比特寄存器的仿真方法、装置和电子设备
CN100461188C (zh) 计算机辅助高频电路模型模拟分析方法及系统
CN104317416A (zh) 一种输入的方法和装置
CN112148135A (zh) 输入法处理方法、装置和电子设备
CN109696614B (zh) 电路测试优化方法及装置
CN106651410A (zh) 一种应用管理方法及装置
CN111143398B (zh) 基于扩展sql函数的超大集合查询方法及装置
CN113872849A (zh) 消息交互方法、装置及电子设备
CN113805708A (zh) 信息显示方法、装置、电子设备和存储介质
CN113268620A (zh) 图片显示方法及装置
CN111966734A (zh) 结合rpa和ai的电子表格的数据处理方法与电子设备
CN111460747A (zh) 一种用于集成电路设计的标准单元追踪方法
CN113971385A (zh) 电路元器件单元的映射方法、装置和电子设备
CN113467985A (zh) 一种函数校验方法、装置、电子设备及存储介质
CN112966484B (zh) 图表排版方法、装置、以及电子设备、可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant