CN113568862A - 一种基于fpga处理器平台的双冗余通讯系统 - Google Patents
一种基于fpga处理器平台的双冗余通讯系统 Download PDFInfo
- Publication number
- CN113568862A CN113568862A CN202010347653.2A CN202010347653A CN113568862A CN 113568862 A CN113568862 A CN 113568862A CN 202010347653 A CN202010347653 A CN 202010347653A CN 113568862 A CN113568862 A CN 113568862A
- Authority
- CN
- China
- Prior art keywords
- type
- processor
- serial port
- port
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 48
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 230000007246 mechanism Effects 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 230000009977 dual effect Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种基于FPGA处理器平台的双冗余通讯系统，包括A型处理器和B型处理器，所述A型处理器和B型处理器之间互为输入输出端，且A型处理器和B型处理器均为相同规格的处理单元，所述A型处理器和B型处理器的共同输入端为外设备A、外设备B和外设备C，所述A型处理器包括A型串口一、A型以太网口、A型数据比较模块、A型心跳检测机制、A型串口二、A型串口三和A型串口四，所述A型串口二、A型串口三和A型串口四分别为外设备A、外设备B和外设备C的输出端，所述A型串口二、A型串口三和A型串口四的共同输出端分别为A型以太网口和A型数据比较模块，切断非法的数据读取通道，来保障通讯信息的安全性。
Description
技术领域
本发明属于工业通讯安全相关技术领域，具体涉及一种基于FPGA处理器平台的双冗余通讯系统。
背景技术
工业通讯安全是指网络系统的硬件、软件及其系统中的数据受到保护，不因偶然的或者恶意的原因而遭受到破坏、更改和泄露问题，可保持系统连续可靠正常地运行，保持网络服务不中断。
现有的双冗余通讯系统技术存在以下问题：在现在的工业生产过程中，对设备间通讯传输的可靠性与稳定性的需求越来越突出，传统通讯对设备采用的是单路通讯，对通讯的可靠性与稳定性方面存在较大的安全隐患，使得设备的整体抗风险能力出现极大的降低问题。
发明内容
本发明的目的在于提供一种基于FPGA处理器平台的双冗余通讯系统，以解决上述背景技术中提出在现在的工业生产过程中，对设备间通讯传输的可靠性与稳定性的需求越来越突出，传统通讯对设备采用的是单路通讯，对通讯的可靠性与稳定性方面存在较大的安全隐患，使得设备的整体抗风险能力出现极大的降低问题。
为实现上述目的，本发明提供如下技术方案：
一种基于FPGA处理器平台的双冗余通讯系统，包括A型处理器和B型处理器，所述A型处理器和B型处理器之间互为输入输出端，且A型处理器和B型处理器均为相同规格的处理单元，所述A型处理器和B型处理器的共同输入端为外设备A、外设备B和外设备C，所述A型处理器包括A型串口一、A型以太网口、A型数据比较模块、A型心跳检测机制、A型串口二、A型串口三和A型串口四，所述A型串口二、A型串口三和A型串口四分别为外设备A、外设备B和外设备C的输出端，所述A型串口二、A型串口三和A型串口四的共同输出端分别为A型以太网口和A型数据比较模块，所述A型数据比较模块为A型以太网口的输出端，所述A型串口一为B型处理器的输入输出端，所述A型心跳检测机制为A型串口一的输出端，所述B型处理器包括B型串口一、B型以太网口、B型数据比较模块、B型心跳检测机制、B型串口二、B型串口三和B型串口四，所述B型串口二、B型串口三和B型串口四分别为外设备A、外设备B和外设备C的输出端，所述B型串口二、B型串口三和B型串口四的共同输出端分别为B型以太网口和B型数据比较模块，所述B型数据比较模块为B型以太网口的输出端，所述B型串口一为B型处理器的输入输出端，所述B型心跳检测机制为B型串口一的输出端。
优选的，所述A型以太网口和B型以太网口之间互为输入输出端，所述A型串口二、A型串口三和A型串口四所接受的数据经由A型以太网口传递至B型以太网口处，所述B型串口二、B型串口三和B型串口四所接受的数据经由B型以太网口传递至A型以太网口处。
优选的，所述A型串口一、A型心跳检测机制、B型串口一和B型心跳检测机制为A型处理器和B型处理器之间的心跳互检系统。
优选的，所述外设备C、外设备B和外设备A处数据分为两组传输渠道传递至A型处理器和B型处理器处。
优选的，所述A型处理器和B型处理器均为FPGA处理器，所述A型处理器和B型处理器之间为独立且相互联系的处理器单元。
优选的，所述A型处理器处数据传递至B型数据比较模块处与B型处理器所接受数据进行对比，所述B型处理器处数据传递至A型数据比较模块处与A型处理器所接受数据进行对比。
优选的，所述A型处理器和B型处理器出现任意一组通讯错误时A型处理器和B型处理器切断数据读取通道。
优选的，所述A型处理器和B型处理器之间无相互心跳反应时A型处理器和B型处理器进入单机工作模式。
与现有技术相比，本发明提供了一种基于FPGA处理器平台的双冗余通讯系统，具备以下有益效果：
1.本发明采用了两组相互独立的FPGA处理器进行双冗余通讯，即两组独立的FPGA处理器平台通过以太网进行数据交互，计算此次通讯数据的合法性，判断当前的通讯数据的可靠性，若其中一个FPGA处理器的通讯数据发生错误，则多次的数据读取合法性判断后，切断非法的数据读取通道，来保障通讯信息的安全性。
2.本发明中的两个独立FPGA处理器平台通过串口进行心跳检测，若对方没有心跳回应后，进行自我的数据自检，进入单机工作模式，进而提高对重要设备信息获取的可靠性与安全性。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1为本发明提出双冗余通讯系统的整体布局示意图；
图2为本发明提出双冗余通讯系统中处理器之间的信息交互示意图；
图3为本发明提出双冗余通讯系统的整体流程示意图；
图中：1、A型处理器；2、B型处理器；3、外设备C；4、外设备B；5、外设备A；11、A型串口一；12、A型以太网口；13、A型数据比较模块；14、A型心跳检测机制；15、A型串口二；16、A型串口三；17、A型串口四；21、B型串口一；22、B型以太网口；23、B型数据比较模块；24、B型心跳检测机制；25、B型串口二；26、B型串口三；27、B型串口四。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-3，本发明提供一种基于FPGA处理器平台的双冗余通讯系统技术方案：
一种基于FPGA处理器平台的双冗余通讯系统，包括A型处理器1和B型处理器2，A型处理器1和B型处理器2之间互为输入输出端，A型处理器1和B型处理器2均为FPGA处理器，且A型处理器1和B型处理器2均为相同规格的处理单元，A型处理器1和B型处理器2之间为独立且相互联系的处理器单元，A型处理器1和B型处理器2的共同输入端为外设备A5、外设备B4和外设备C3，外设备C3、外设备B4和外设备A5处数据分为两组传输渠道传递至A型处理器1和B型处理器2处。
一种基于FPGA处理器平台的双冗余通讯系统，包括A型串口一11、A型以太网口12、A型数据比较模块13、A型心跳检测机制14、A型串口二15、A型串口三16和A型串口四17，A型串口二15、A型串口三16和A型串口四17分别为外设备A5、外设备B4和外设备C3的输出端，A型串口二15、A型串口三16和A型串口四17的共同输出端分别为A型以太网口12和A型数据比较模块13，A型数据比较模块13为A型以太网口12的输出端，A型串口一11为B型处理器2的输入输出端，A型心跳检测机制14为A型串口一11的输出端。
一种基于FPGA处理器平台的双冗余通讯系统，包括B型串口一21、B型以太网口22、B型数据比较模块23、B型心跳检测机制24、B型串口二25、B型串口三26和B型串口四27，B型串口二25、B型串口三26和B型串口四27分别为外设备A5、外设备B4和外设备C3的输出端，B型串口二25、B型串口三26和B型串口四27的共同输出端分别为B型以太网口22和B型数据比较模块23，B型数据比较模块23为B型以太网口22的输出端，B型串口一21为B型处理器2的输入输出端，B型心跳检测机制24为B型串口一21的输出端。
一种基于FPGA处理器平台的双冗余通讯系统，包括A型以太网口12和B型以太网口22之间互为输入输出端，A型串口二15、A型串口三16和A型串口四17所接受的数据经由A型以太网口12传递至B型以太网口22处，B型串口二25、B型串口三26和B型串口四27所接受的数据经由B型以太网口22传递至A型以太网口12处，A型串口一11、A型心跳检测机制14、B型串口一21和B型心跳检测机制24为A型处理器1和B型处理器2之间的心跳互检系统。
一种基于FPGA处理器平台的双冗余通讯系统，包括A型处理器1处数据传递至B型数据比较模块23处与B型处理器2所接受数据进行对比，B型处理器2处数据传递至A型数据比较模块13处与A型处理器1所接受数据进行对比，A型处理器1和B型处理器2出现任意一组通讯错误时A型处理器1和B型处理器2切断数据读取通道，A型处理器1和B型处理器2之间无相互心跳反应时A型处理器1和B型处理器2进入单机工作模式。
本发明的工作原理及使用流程：本发明安装好过后，外设备C3、外设备B4和外设备A5分别将相同数据，分发至A型处理器1处设置的A型串口二15、A型串口三16和A型串口四17，以及B型处理器2处设置的B型串口二25、B型串口三26和B型串口四27处，待数据分发后，A型处理器1处设置的A型串口二15、A型串口三16和A型串口四17，将数据分别传递至A型数据比较模块13和A型以太网口12处，同样B型处理器2处设置的B型串口二25、B型串口三26和B型串口四27，将数据分别传递至B型数据比较模块23和B型以太网口22处，进而在两组网口的相互通讯数据交换下，经由各自处理器处A型数据比较模块13和B型数据比较模块23进行数据比对，来判断当前的通讯数据的可靠性，若其中一个FPGA处理器的通讯数据发生错误，则多次的数据读取合法性判断后，切断非法的数据读取通道，此外两个独立的FPGA处理器平台通过串口进行心跳检测，若对方没有心跳回应后，进行自我的数据自检，进入单机工作模式，进而保障通讯安全。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种基于FPGA处理器平台的双冗余通讯系统，包括A型处理器（1）和B型处理器（2），其特征在于：所述A型处理器（1）和B型处理器（2）之间互为输入输出端，且A型处理器（1）和B型处理器（2）均为相同规格的处理单元，所述A型处理器（1）和B型处理器（2）的共同输入端为外设备A（5）、外设备B（4）和外设备C（3），所述A型处理器（1）包括A型串口一（11）、A型以太网口（12）、A型数据比较模块（13）、A型心跳检测机制（14）、A型串口二（15）、A型串口三（16）和A型串口四（17），所述A型串口二（15）、A型串口三（16）和A型串口四（17）分别为外设备A（5）、外设备B（4）和外设备C（3）的输出端，所述A型串口二（15）、A型串口三（16）和A型串口四（17）的共同输出端分别为A型以太网口（12）和A型数据比较模块（13），所述A型数据比较模块（13）为A型以太网口（12）的输出端，所述A型串口一（11）为B型处理器（2）的输入输出端，所述A型心跳检测机制（14）为A型串口一（11）的输出端，所述B型处理器（2）包括B型串口一（21）、B型以太网口（22）、B型数据比较模块（23）、B型心跳检测机制（24）、B型串口二（25）、B型串口三（26）和B型串口四（27），所述B型串口二（25）、B型串口三（26）和B型串口四（27）分别为外设备A（5）、外设备B（4）和外设备C（3）的输出端，所述B型串口二（25）、B型串口三（26）和B型串口四（27）的共同输出端分别为B型以太网口（22）和B型数据比较模块（23），所述B型数据比较模块（23）为B型以太网口（22）的输出端，所述B型串口一（21）为B型处理器（2）的输入输出端，所述B型心跳检测机制（24）为B型串口一（21）的输出端。
2.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述A型以太网口（12）和B型以太网口（22）之间互为输入输出端，所述A型串口二（15）、A型串口三（16）和A型串口四（17）所接受的数据经由A型以太网口（12）传递至B型以太网口（22）处，所述B型串口二（25）、B型串口三（26）和B型串口四（27）所接受的数据经由B型以太网口（22）传递至A型以太网口（12）处。
3.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述A型串口一（11）、A型心跳检测机制（14）、B型串口一（21）和B型心跳检测机制（24）为A型处理器（1）和B型处理器（2）之间的心跳互检系统。
4.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述外设备C（3）、外设备B（4）和外设备A（5）处数据分为两组传输渠道传递至A型处理器（1）和B型处理器（2）处。
5.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述A型处理器（1）和B型处理器（2）均为FPGA处理器，所述A型处理器（1）和B型处理器（2）之间为独立且相互联系的处理器单元。
6.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述A型处理器（1）处数据传递至B型数据比较模块（23）处与B型处理器（2）所接受数据进行对比，所述B型处理器（2）处数据传递至A型数据比较模块（13）处与A型处理器（1）所接受数据进行对比。
7.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述A型处理器（1）和B型处理器（2）出现任意一组通讯错误时A型处理器（1）和B型处理器（2）切断数据读取通道。
8.根据权利要求1所述的一种基于FPGA处理器平台的双冗余通讯系统，其特征在于：所述A型处理器（1）和B型处理器（2）之间无相互心跳反应时A型处理器（1）和B型处理器（2）进入单机工作模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010347653.2A CN113568862B (zh) | 2020-04-28 | 2020-04-28 | 一种基于fpga处理器平台的双冗余通讯系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010347653.2A CN113568862B (zh) | 2020-04-28 | 2020-04-28 | 一种基于fpga处理器平台的双冗余通讯系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113568862A true CN113568862A (zh) | 2021-10-29 |
| CN113568862B CN113568862B (zh) | 2024-03-15 |
Family
ID=78157835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010347653.2A Active CN113568862B (zh) | 2020-04-28 | 2020-04-28 | 一种基于fpga处理器平台的双冗余通讯系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113568862B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080148098A1 (en) * | 2006-12-13 | 2008-06-19 | Inventec Corporation | Method of preventing erroneous take-over in a dual redundant server system |
| CN105573112A (zh) * | 2015-12-09 | 2016-05-11 | 中车大连机车研究所有限公司 | 内燃机车励磁控制器双机热冗余自动切换系统 |
| CN109857034A (zh) * | 2019-03-01 | 2019-06-07 | 中国航空无线电电子研究所 | 实时热备份综合数据处理系统 |
| CN110445533A (zh) * | 2019-07-02 | 2019-11-12 | 北京计算机技术及应用研究所 | 一种双冗余光纤以太网传输系统 |
-
2020
- 2020-04-28 CN CN202010347653.2A patent/CN113568862B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080148098A1 (en) * | 2006-12-13 | 2008-06-19 | Inventec Corporation | Method of preventing erroneous take-over in a dual redundant server system |
| CN105573112A (zh) * | 2015-12-09 | 2016-05-11 | 中车大连机车研究所有限公司 | 内燃机车励磁控制器双机热冗余自动切换系统 |
| CN109857034A (zh) * | 2019-03-01 | 2019-06-07 | 中国航空无线电电子研究所 | 实时热备份综合数据处理系统 |
| CN110445533A (zh) * | 2019-07-02 | 2019-11-12 | 北京计算机技术及应用研究所 | 一种双冗余光纤以太网传输系统 |
Non-Patent Citations (1)
| Title |
|---|
| 赖铭强;黄衍京;: "基于ARM的双冗余网卡的实现", 数字通信世界, no. 07, 31 July 2009 (2009-07-31), pages 56 - 58 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113568862B (zh) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101694588A (zh) | 一种二乘二取二主备控制切换系统和方法 | |
| CN107612800B (zh) | 一种连接profibus冗余双总线网络与profibus单总线网络的y型转换设备的实现方法及控制装置 | |
| EP3699764A1 (en) | Redundant ethernet-based secure computer system | |
| CN107992027B (zh) | 一种dcs冗余通信模块切换方法 | |
| CN107450987A (zh) | 一种高可用的异构服务器 | |
| CN101710376A (zh) | 安全计算机3取2表决方法硬件平台 | |
| CN104410527A (zh) | 一种拓扑检测方法、交换机及热堆叠系统 | |
| CN108155933A (zh) | 一种实现安全级dcs通信隔离的方法 | |
| CN113568862A (zh) | 一种基于fpga处理器平台的双冗余通讯系统 | |
| CN110493052A (zh) | 一种兼容不同通信协议的安全计算机平台通信架构 | |
| CN102098196A (zh) | 刀片服务器的数据传输方法 | |
| CN106452668B (zh) | 一种基于fpga的ied双通道数据传输和双逻辑校验系统及方法 | |
| CN102231126B (zh) | 一种实现多核处理器中核间备份的方法及系统 | |
| CN107450999A (zh) | 一种集群组件间通信的方法和系统 | |
| CN103023698A (zh) | 基于以太网链路级oam优化lacp协议链路聚合的方法及装置 | |
| CN102638369B (zh) | 一种主备倒换的仲裁方法、装置和系统 | |
| US5734695A (en) | Telecommunication exchange comprising a processor system, and a processor system | |
| CN103166840A (zh) | 服务器与交换机的数据传输方法与系统 | |
| CN108011791A (zh) | 一种机载双余度can通信系统构型 | |
| CN101399673A (zh) | 一种Micro TCA系统、Micro TCA系统管理方法 | |
| CN109120558A (zh) | 一种单板端口故障自动排除方法及系统 | |
| CN208971553U (zh) | 基于点对点的通讯网络系统 | |
| CN112859578A (zh) | 一种基于以太网总线方案的备份冗余工控机 | |
| US20120307650A1 (en) | Multiplex system | |
| CN106301550B (zh) | 一种以太环网链路状态检测系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |