CN113568471A - 光电混合的加法器 - Google Patents

光电混合的加法器 Download PDF

Info

Publication number
CN113568471A
CN113568471A CN202110866386.4A CN202110866386A CN113568471A CN 113568471 A CN113568471 A CN 113568471A CN 202110866386 A CN202110866386 A CN 202110866386A CN 113568471 A CN113568471 A CN 113568471A
Authority
CN
China
Prior art keywords
optical
pulse
module
delay
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110866386.4A
Other languages
English (en)
Other versions
CN113568471B (zh
Inventor
何卫锋
林文淼
裴秉玺
纪鹏飞
毛志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202110866386.4A priority Critical patent/CN113568471B/zh
Publication of CN113568471A publication Critical patent/CN113568471A/zh
Application granted granted Critical
Publication of CN113568471B publication Critical patent/CN113568471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E3/00—Devices not provided for in group G06E1/00, e.g. for processing analogue or hybrid data
    • G06E3/001—Analogue devices in which mathematical operations are carried out with the aid of optical or electro-optical elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Optical Communication System (AREA)

Abstract

本发明提供了一种光电混合的加法器，包括：比特操作模块进行加法计算，输出计算结果；脉冲产生模块产生光脉冲；时域加法模块接收计算结果，接收脉冲产生模块产生的光脉冲，时域加法模块根据控制信号决定是否对光脉冲进行延时以及延时时间并输出光脉冲；光电转换模块接收光脉冲，将光脉冲转换为电脉冲；运算处理模块接收电脉冲，根据电脉冲到达的时间判断光脉冲延时的个数以得到累加运算结果；其中：脉冲产生模块、时域加法模块和光电转换模块均为光器件，比特操作模块和运算处理模块均为电器件。本发明使用电器件实现操作数的加法计算，使用光器件实现多位操作数同时相加的功能，光器件和电器件结合达到低延迟，复杂度低，提高功耗的功能。

Description

光电混合的加法器
技术领域
本发明涉及光电技术领域，尤其是涉及一种光电混合的加法器。
背景技术
传统电学串行进位加法器需要将多个全加器进行串联，主要由多个打包的门电路组成。但是，这种结构有明显的缺点：串行加法器运算速度很慢，要等一级的加法运算完成、得到进位的值后才能进行下一位的运算。加的级数越多、所耗费的时间越长，总时间是每一级时间的总和。而为克服这一缺点采用并行加法器进行计算，用n位全加器实现两个n位操作数各位同时相加，虽然可以解决运算速度慢的问题，但这是以提高功耗和电路复杂度为代价实现的。
发明内容
本发明的目的在于提供一种光电混合的加法器，使用电器件实现操作数的加法计算，使用光器件实现多位操作数同时相加的功能，光器件和电器件结合达到低延迟，复杂度低，提高功耗的功能。
为了达到上述目的，本发明提供了一种光电混合的加法器，包括：
比特操作模块，用于进行加法计算，并且输出计算结果；
脉冲产生模块，用于产生光脉冲；
时域加法模块，接收所述计算结果，同时接收所述脉冲产生模块产生的光脉冲，所述计算结果作为控制信号，所述时域加法模块根据所述控制信号决定是否对所述光脉冲进行延时，以及根据所述控制信号决定延时时间，并输出光脉冲；
光电转换模块，接收所述时域加法模块输出的光脉冲，并将所述光脉冲转换为电脉冲；以及
运算处理模块，接收所述电脉冲，根据所述电脉冲到达的时间判断所述光脉冲延时的个数以得到累加运算结果；
其中：所述脉冲产生模块、所述时域加法模块和光电转换模块均为光器件，所述比特操作模块和运算处理模块均为电器件。
可选的，在所述的光电混合的加法器中，所述脉冲产生模块包括：
激光器，用于发射连续光；以及
光开关，用于接收所述连续光，并将其转换为光脉冲。
可选的，在所述的光电混合的加法器中，所述时域加法模块包括多个串行连接的光延时单元，多个所述光延时单元依次根据所述控制信号对所述脉冲产生模块产生的光脉冲进行延时。
可选的，在所述的光电混合的加法器中，多个所述光延时单元延时的时间不同。
可选的，在所述的光电混合的加法器中，所述光延时单元包括：
可选择光开关，用于将从脉冲产生模块所述接收到的所述光脉冲进入到延时光路；以及
光延时线，用于将接收到的所述光脉冲进行延时。
可选的，在所述的光电混合的加法器中，所述光电转换模块包括：
光电探测器，用于将接收到的所述光脉冲转换为电流信号；以及
跨阻放大器，用于将所述电流信号放大并转换为电压信号，以电压脉冲的形式输出。
可选的，在所述的光电混合的加法器中，所述运算处理模块包括：
计数器，在所述脉冲产生模块产生光脉冲的同时开始计数，在接收到所述跨阻放大器发送的电压脉冲之后停止计数；以及
译码器，根据所述计数器的值生成本回合的运算结果，即加法运算结果。
可选的，在所述的光电混合的加法器中，所述可选择光开关包括微环光开关、光开关或者电驱动光开关。
可选的，在所述的光电混合的加法器中，所述比特操作模块包括电驱动器。
可选的，在所述的光电混合的加法器中，所述控制信号为高电平，则所述时域加法模块对接收的所述脉冲产生模块产生的光脉冲进行延时，所述控制信号为低电平，则所述时域加法模块对接收的所述脉冲产生模块产生的光脉冲不进行延时。
在本发明提供的光电混合的加法器中，使用电器件实现操作数的加法计算，使用光器件实现多位操作数同时相加的功能，光器件和电器件结合达到低延迟，复杂度低，提高功耗的功能。
附图说明
图1是本发明实施例的光电混合的加法器的结构示意图；
图2是本发明实施例的加法运算分解图；
图3是本发明实施例的光电混合的加法器的使用方法的流程图；
图4是本发明实施例的输入输出信号的波形图；
图中：100-比特操作模块、200-脉冲产生模块、300-时域加法模块、400-光电转换模块、500-运算处理模块、210-激光器、220-光开关、310-光延时单元、410-光电探测器、420-跨阻放大器、510-计数器、520-译码器。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1，本发明提供了一种光电混合的加法器，实现多位操作数的加法运算，包括：
比特操作模块100，用于进行加法计算，并且输出计算结果；
脉冲产生模块200，用于产生光脉冲；
时域加法模块300，接收计算结果，同时接收脉冲产生模块200产生的光脉冲，计算结果作为控制信号，时域加法模块300根据控制信号决定是否对光脉冲进行延时，以及根据控制信号决定延时时间，并输出光脉冲；
光电转换模块400，接收时域加法模块300输出的光脉冲，并将光脉冲转换为电脉冲；以及
运算处理模块500，接收电脉冲，根据电脉冲到达的时间判断光脉冲延时的个数以得到累加运算结果；
其中：脉冲产生模块200、时域加法模块300和光电转换模块400均为光器件，比特操作模块100和运算处理模块500均为电器件。本发明实施例是面向时域计算的光电混合加法器，其中，包含光学和电学两部分。光学部分用于实现光学延迟和光脉冲信号传输，电学部分用于单比特计算的信号驱动和运算结果输出。通过光学器件实现二进制数的加法运算，并根据光脉冲的延迟操作实现部分和的累加。
进一步的，脉冲产生模块200包括：激光器210，用于发射连续光；以及光开关220，用于接收连续光，并将其转换为光脉冲。通过脉冲产生模块200产生单回合的初始脉冲光，通过比特操作模块100得到一比特数值或逻辑计算结果，根据控制信号(比特运算结果)对光脉冲信号延时，实现运算结果在时域的累加。控制信号为高电平，则时域加法模块300对接收的脉冲产生模块200产生的光脉冲进行延时，控制信号为低电平，则时域加法模块300对接收的脉冲产生模块200产生的光脉冲不进行延时。
进一步的，时域加法模块300包括多个串行连接的光延时单元310，多个光延时单元310依次根据控制信号对光脉冲进行延时。多个光延时单元310延时的时间不同。具体的，进一步的，光延时单元310包括：可选择光开关220，用于将从脉冲产生模块200接收到的光脉冲进入到延时光路；以及光延时线，用于将接收到的光脉冲进行延时。位于光开关220的光路后端，其中，可选择光开关220采用微环光开关220，MZI光开关220或任意工艺结构下的电驱动光开关220。
进一步的，光电转换模块400包括：光电探测器410，用于将接收到的光脉冲转换为电流信号；以及跨阻放大器420，用于将电流信号放大并转换为电压信号，以电压脉冲的形式输出。通过光电转换模块400将接收到最终的延迟光脉冲信号转换为电信号；通过运算处理模块500计算脉冲到达的时间，并将其转化为二进制数输出，即进位加法器的计算结果。
进一步的，运算处理模块500包括：计数器510，用于统计电压脉冲到达的时间，在光脉冲产生的同时开始计数，在接收到跨阻放大器420发送的电压脉冲之后停止计数；以及译码器520，根据计数器510的值生成本回合的运算结果，即加法器的运算结果。
进一步的，比特操作模块100包括电驱动器。比特操作模块100位于光脉冲产生模块200的电路后端，时域加法模块300，位于的光脉冲产生模块200的光路后端，包含多个不同权重的光延时单元310，用于将光脉冲按照给定电信号进行延时，时域加法模块300，位于的光脉冲产生模块200的光路后端，包含多个不同权重的光延时单元310，用于将光脉冲按照给定电信号进行延时，光电转换模块400，位于时域加法模块300的光路后端，用于将接收到的光脉冲转换为电流信号，并放大电信号并以电压信号的形式输出，运算处理模块500，位于光电转换模块400的电路后端，用于接收脉冲到达的时间，并将其转化为二进制数输出，即多比特加法器的计算结果。
请参照图2，在实施一个具体的两个二进制数的加法过程中，对于任意级数#n，比特操作模块100进行部分和的运算，通过电运算得到an+bn，以电驱动的形式被加载到时域加法模块300的光延时单元310上，光延时单元310对每个部分和进行加权得到2n(an+bn)，在时域加法模块300中，串行光脉冲信号经过多个光延时单元310的延时，在时域进行串行累加运算，得到该加法操作的最终计算结果。此实施例使用光学器件实现了串行进位加法器，并根据脉冲的延迟时间实现了多比特数加法的时域计算，使得多位二进制数加法的运算可以通过串行光路实现，显著降低了光学多比特加法器光路以及接收电路设计的复杂度。
具体的，请继续参照图2，图2详细展示了每回合的计算在电计算和时域光计算上的拆分，其中，部分和运算是通过电计算来实现，图2中第一列是代表分级，第二列为部分和运算的结果，可以看出，#1(第一级)生成a0+b0，#2生成a1+b1，#3生成a2+b2，#15生成a14+b14。在部分和运算完成以后，它们的串行累加运算是通过时域光计算来实现的，第3列是累加运算的值，#1为20(a0+b0)，#2为21(a1+b1)，#3为22(a2+b2)，#15为214(a14+b14)。其余回合的部分和运算和累加运算的值，如第4回合和第16回合等，类似，在此不做赘述。在完成部分和的累加运算之后，由运算处理模块500输出计算结果，第三列即为输出结果(每一级的输出为之前所有级的串行累加计算的值的和)，可以看出，#1为20(a0+b0)，#2为20(a0+b0)+21(a1+b1)，#3为20(a0+b0)+21(a1+b1)+22(a2+b2)，#15为20(a0+b0)+21(a1+b1)+……+214(a14+b14)。
请参照图3，一个具体的实施方法为：首先，使能模块输出电脉冲激励信号到激光光源，发射START信号给计数器510开始计数(电路完成)，同时光路中产生光脉冲(光路完成)；接着，二进制A与B的一比特数分别输入到对应的电驱动单元(电路完成)；接着，根据输入值结果控制光开关220选择延时路径(光路完成)；接着，时域加法模块300将加法运算结果转化为光脉冲延时，在光链路上传播(光路完成)；接着，光脉冲经过多级光延时单元310到达光电转化模块(光路完成)；接着，光电转换模块400将光脉冲信号转化为电信号，并发射END信号给计数器510(电路完成)；最后，计数器510停止计数，并将结果输出给译码器520(电路完成)。
在本发明实施例中，整个加法器还包含7个端口，分别是复位信号、使能信号、回合时钟、计数时钟、一比特加数A数、一比特加数B和串行加法和这七个端口。除串行加法和为输出端口外，其余均为输入端口。通过将累加计算结果从数字域转化到时间域，规避了串行光路对输出功率损耗大的问题，实现了光能的高效利用。而其输入输出信号波形图如图4所示。选用两回合进行举例，分别是回合1和回合2，每个回合生成一个回合时钟，该回合时钟用来生成光脉冲以完成时域的累加操作。在每回合的复位阶段，复位信号低有效，加数A和加数B在相应的输入端口准备好，每个复位阶段同步更新一比特加数，其顺序为从低位到高位。计数时钟始终在运行但回合时钟并未开始，此时一比特和输出为无效数据。在每回合的计算阶段，按照不同的二进制数位数分为不同的运算级别，每一级阶段进行一位运算，其顺序为从低位到高位。从第1级阶段开始输出有效的一比特和，并随着计算阶段级数升高自动完成累加运算。在最后一级阶段，使能信号拉低，输出最后有效累加运算的值，使整个加法运算完成。
由于单比特加法的计算结果通过导向逻辑电路同步完成，且同步加载到每个延时单元上，解决了串行加法器延迟大的问题，实现了较高的运算速度。由于单个延时单元对应的输出结果为若干选定值，因此对计数器510的线性度要求显著放宽，使器件的性能更加稳定。延时单元间结构无异，光路与电路重复性高，可以大大简化器件的设计。在计算更高位数的进位加法运算时，仅需将结构进行并联，拓展性强且复用度高。
综上，在本发明实施例提供的光电混合的加法器中，使用电器件实现操作数的加法计算，使用光器件实现多位操作数同时相加的功能，光器件和电器件结合达到低延迟，复杂度低，提高功耗的功能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种光电混合的加法器，其特征在于，包括：
比特操作模块，用于进行加法计算，并且输出计算结果；
脉冲产生模块，用于产生光脉冲；
时域加法模块，接收所述计算结果，同时接收所述脉冲产生模块产生的光脉冲，所述计算结果作为控制信号，所述时域加法模块根据所述控制信号决定是否对所述光脉冲进行延时，以及根据所述控制信号决定延时时间，并输出光脉冲；
光电转换模块，接收所述时域加法模块输出的光脉冲，并将所述光脉冲转换为电脉冲；以及
运算处理模块，接收所述电脉冲，根据所述电脉冲到达的时间判断所述光脉冲延时的个数以得到累加运算结果；
其中：所述脉冲产生模块、所述时域加法模块和光电转换模块均为光器件，所述比特操作模块和运算处理模块均为电器件。
2.如权利要求1所述的光电混合的加法器，其特征在于，所述脉冲产生模块包括：
激光器，用于发射连续光；以及
光开关，用于接收所述连续光，并将其转换为光脉冲。
3.如权利要求1所述的光电混合的加法器，其特征在于，所述时域加法模块包括多个串行连接的光延时单元，多个所述光延时单元依次根据所述控制信号对所述脉冲产生模块产生的光脉冲进行延时。
4.如权利要求3所述的光电混合的加法器，其特征在于，多个所述光延时单元延时的时间不同。
5.如权利要求3所述的光电混合的加法器，其特征在于，所述光延时单元包括：
可选择光开关，用于将从脉冲产生模块所述接收到的所述光脉冲进入到延时光路；以及
光延时线，用于将接收到的所述光脉冲进行延时。
6.如权利要求1所述的光电混合的加法器，其特征在于，所述光电转换模块包括：
光电探测器，用于将接收到的所述光脉冲转换为电流信号；以及
跨阻放大器，用于将所述电流信号放大并转换为电压信号，以电压脉冲的形式输出。
7.如权利要求6所述的光电混合的加法器，其特征在于，所述运算处理模块包括：
计数器，在所述脉冲产生模块产生光脉冲的同时开始计数，在接收到所述跨阻放大器发送的电压脉冲之后停止计数；以及
译码器，根据所述计数器的值生成本回合的运算结果，即加法运算结果。
8.如权利要求7所述的光电混合的加法器，其特征在于，所述可选择光开关包括微环光开关、光开关或者电驱动光开关。
9.如权利要求1所述的光电混合的加法器，其特征在于，所述比特操作模块包括电驱动器。
10.如权利要求1所述的光电混合的加法器，其特征在于，所述控制信号为高电平，则所述时域加法模块对接收的所述脉冲产生模块产生的光脉冲进行延时，所述控制信号为低电平，则所述时域加法模块对接收的所述脉冲产生模块产生的光脉冲不进行延时。
CN202110866386.4A 2021-07-29 2021-07-29 光电混合的加法器 Active CN113568471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110866386.4A CN113568471B (zh) 2021-07-29 2021-07-29 光电混合的加法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110866386.4A CN113568471B (zh) 2021-07-29 2021-07-29 光电混合的加法器

Publications (2)

Publication Number Publication Date
CN113568471A true CN113568471A (zh) 2021-10-29
CN113568471B CN113568471B (zh) 2024-03-15

Family

ID=78169161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110866386.4A Active CN113568471B (zh) 2021-07-29 2021-07-29 光电混合的加法器

Country Status (1)

Country Link
CN (1) CN113568471B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170344341A1 (en) * 2016-05-27 2017-11-30 Raytheon Company Rate domain numerical processing circuit and method
CN210725412U (zh) * 2019-03-26 2020-06-09 杭州士兰微电子股份有限公司 环路控制电路和驱动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170344341A1 (en) * 2016-05-27 2017-11-30 Raytheon Company Rate domain numerical processing circuit and method
CN210725412U (zh) * 2019-03-26 2020-06-09 杭州士兰微电子股份有限公司 环路控制电路和驱动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何丽明, 孙德贵, 王纳新: "二进制全加器的光电互连实现", 吉林工业大学学报, 1 October 1993 (1993-10-01) *

Also Published As

Publication number Publication date
CN113568471B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
CN103678258B (zh) 一种提高硅基光学矩阵处理器数据分辨率的方法
CN116432726B (zh) 一种光电混合的深度神经网络运算装置和运算方法
CN108254087B (zh) 一种单光子探测器系统及控制方法
CN117077750B (zh) 一种并行光子卷积运算芯片及系统
CN111899147B (zh) 一种卷积核计算加速器及卷积核计算方法
CN113568471B (zh) 光电混合的加法器
Dutta et al. Mach-Zehnder interferometer based all optical reversible carry-lookahead adder
CN113312023A (zh) 光电混合乘法器
US4963869A (en) Parallel residue to mixed base converter
Fitsios et al. All-optical 3-bit counter using two cascaded stages of SOA-MZI-based T-flip-flops
Sokolov et al. Synthesis of Waveguide-Optical Analog-to-Digital Converter for Ultra-High Speed Systems of Information Processing
CN113220268B (zh) 光电混合乘累加计算结构
WO2022157853A1 (ja) 光電子融合型コンピュータ
JP6536959B2 (ja) 光論理回路および加算器
JP6707752B2 (ja) 光乗算器および光乗算方法
CN117270625A (zh) 一种位宽可拓展的光学数字乘法器
JP6699826B2 (ja) 光論理回路
RU2807001C1 (ru) Оптоэлектронный преобразователь кода
CN102394652A (zh) 电流型数模转换器
RU2745592C1 (ru) Оптический аналого-цифровой преобразователь
SU796845A1 (ru) Оптоэлектронный дес тичный сумматор
Marx et al. Modulo (6+-5i) Inner Product Computer
SU809178A1 (ru) Ячейка оптоэлектронного сумматора
SU742936A1 (ru) Оптоэлектронный сумматор
SU1727122A1 (ru) Интегрирующее устройство

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant