CN113544973A - 自适应斜坡信号生成 - Google Patents

自适应斜坡信号生成 Download PDF

Info

Publication number
CN113544973A
CN113544973A CN202080019524.9A CN202080019524A CN113544973A CN 113544973 A CN113544973 A CN 113544973A CN 202080019524 A CN202080019524 A CN 202080019524A CN 113544973 A CN113544973 A CN 113544973A
Authority
CN
China
Prior art keywords
node
coupled
terminal coupled
capacitor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080019524.9A
Other languages
English (en)
Inventor
赵炜
J·谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN113544973A publication Critical patent/CN113544973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

在一些示例中，一种电路(600)包括第一充电路径，该第一充电路径包括耦合到第一输出节点(646)的第一电容器(604)。第二充电路径包括第一开关(614)和第二电容器(620)。第三充电路径包括第二开关(636)和第三电容器(634)。第一放电路径包括第二电容器(620)、耦合在第二充电路径和第二输出节点(656)之间的第三开关(624)以及耦合在第二充电路径和第四节点(654)之间的第四开关(616)。第二放电路径包括第三电容器(634)、耦合在第三充电路径和第二输出节点(656)之间的第五开关(630)以及耦合在第三节点和第四节点(654)之间的第六开关(638)。

Description

自适应斜坡信号生成
背景技术
开关模式电源(SMPS)通过对通过开关节点/端子耦合到能量存储元件(诸如电感器/变压器和/或电容器)(该能量存储元件能够耦合到负载)的一个或多个功率晶体管进行开关，将功率从输入电源传输到负载。功率晶体管可以被包括在功率转换器中，该功率转换器包括或能够耦合到能量存储元件。SMPS可以包括SMPS控制器以向(一个或多个)功率晶体管提供一个或多个栅极控制信号。栅极控制信号的生成可以至少部分地由一个或多个斜坡信号控制。
发明内容
在至少一些示例中，一种电路包括第一充电路径，该第一充电路径包括耦合到第一输出节点的第一电容器。该电路还包括第二充电路径，该第二充电路径包括第一开关和第二电容器。该电路还包括第三充电路径，该第三充电路径包括第二开关和第三电容器。该电路还包括第一放电路径，该第一放电路径包括第二电容器、耦合在第二充电路径和第二输出节点之间的第三开关，以及耦合在第二充电路径和第四节点之间的第四开关。该电路还包括第二放电路径，该第二放电路径包括第三电容器、耦合在第三充电路径和第二输出节点之间的第五开关，以及耦合在第三节点和第四节点之间的第六开关。
在至少一些示例中，一种电路包括电流信号生成电路，其被配置为基于输入电压值、输出电压值和操作频率生成电流信号。该电路还包括斜坡信号生成电路，其耦合到电流信号生成电路并且被配置为通过基于电流信号对第一电容器充电来生成第一斜坡信号，其中第一电容器在充电时的电压为第一斜坡信号。斜坡信号生成电路还被配置为通过基于电流信号的缩放版本对第二电容器和第三电容器充电来生成第二斜坡信号。第二电容器在放电时的电压为第一时段期间的第二斜坡信号。第三电容器在放电时的电压为第二时段期间的第二斜坡信号。以这种方式，第二斜坡信号可以被称为连续斜坡信号，因为它从(例如，第二电容器的)一个下降信号转变为(例如，第三电容器的)另一个下降信号，其中该转变基本上没有延迟(例如，对第二电容器或第三电容器再充电没有延迟)。
在至少一些示例中，一种系统包括功率转换器和耦合到功率转换器的控制器。控制器包括电流信号生成电路，其被配置为基于功率转换器的输入电压值、功率转换器的输出电压值和功率转换器的开关频率来生成电流信号。控制器还包括斜坡信号生成电路，其被配置为通过基于电流信号对第一电容器充电来生成第一斜坡信号，其中第一电容器在充电时的电压为第一斜坡信号。斜坡信号生成电路还被配置为通过基于电流信号的缩放版本对第二电容器和第三电容器充电来生成第二斜坡信号。第二电容器在放电时的电压为第一时段期间的第二斜坡信号。第三电容器在放电时的电压为第二时段期间的第二斜坡信号。控制器还包括比较器，其被配置为将第一斜坡信号或第二斜坡信号与至少部分地根据功率转换器的输出电流确定的误差信号进行比较。比较器还被配置为基于比较生成脉宽调制信号以指定功率转换器的占空比。
附图说明
图1示出了根据各种示例的说明性功率输送系统的框图。
图2示出了根据各种示例的说明性功率转换器信号波形的图形。
图3示出了根据各种示例的说明性功率转换器信号波形的图形。
图4示出了根据各种示例的说明性功率转换器信号波形的图形。
图5示出了根据各种示例的说明性电流信号生成电路的示意图。
图6示出了根据各种示例的说明性斜坡信号生成电路的示意图。
图7示出了根据各种示例的说明性斜坡和定时信号波形的图形。
图8示出了根据各种示例的斜坡信号生成的说明性方法的流程图。
图9示出了根据各种示例的功率输送状态机的说明性操作的图形。
具体实施方式
至少一些功率转换器在控制功率转换器的开关的占空比时使用斜坡信号。例如，误差放大器可以输出与斜坡信号进行比较的误差信号。误差信号可以指示功率转换器的实际输出与功率转换器的输出的期望值的偏差、与该偏差成比例或具有另一种关系。基于误差信号和斜坡信号之间的关系，可以控制功率转换器以某种方式操作。例如，在降压功率转换器中，斜坡信号可以具有正斜率。当斜坡信号的值达到误差信号的值时，控制功率转换器的高侧晶体管导通或导电。当高侧晶体管导通时，降压功率转换器被称为处于降压通电(energize)阶段。类似地，在升压功率转换器中，斜坡信号可以具有负斜率。当斜坡信号的值达到误差信号的值时，控制功率转换器的高侧晶体管导通。当高侧晶体管导通时，高侧晶体管导电，并且升压功率转换器被称为处于升压断电(de-energize)阶段。功率转换器的给定开关循环中高侧晶体管导通的时间量或时间百分比是高侧晶体管的占空比。此外，在至少一些示例中，高侧晶体管的占空比与功率转换器的输出具有比例关系。例如，增加高侧晶体管的占空比会增加功率转换器的输出值，并且降低高侧晶体管的占空比会降低功率转换器的输出值。
在一些功率转换器中，诸如降压-升压功率转换器，这种功能是结合在一起的。例如，降压斜坡信号和升压斜坡信号都被生成并与误差信号进行比较以确定高侧晶体管的占空比。为了提供功率转换器的优化操作，降压斜坡和升压斜坡的幅度可以被控制。在至少一些示例中，功率转换器的优化操作意味着功率转换器具有稳定的开关行为和对瞬态信号变化的最快可能响应时间。例如，对于被配置为针对特定输入电压(VIN)、输出电压(VOUT)或开关频率(SW_FREQ)进行操作的功率转换器，降压斜坡和升压斜坡可以具有某个固定斜率值(例如，预先配置的值)、某个幅度等。然而，降压斜坡和升压斜坡的相同斜率值、幅度或其他特性可能无法为VIN、VOUT和SW_FREQ值的另一种组合提供功率转换器的优选性能。因此，功率转换器在VIN、VOUT和SW_FREQ的特定范围之外的情况下可能具有有限的效率。例如，降压斜坡或升压斜坡达到误差信号值所需的时间量可能比优选值更长，导致更大值的电压过冲和/或下冲，并且因此导致更大的幅度纹波。因此，对于设计为具有宽操作范围的一些功率转换器，具有固定斜率或幅度的降压斜坡和升压斜坡可能无法在整个宽操作范围内提供优选性能。例如，在适用于约2.7伏(V)至36V的VIN范围、约0.8V至21.26V的VOUT范围和约200千赫兹至约2.2兆赫兹的SW_FREQ范围的功率转换器中，具有固定斜率或幅度的降压斜坡和升压斜坡可能无法在整个宽操作范围内提供优选性能。
在一些示例中，斜坡信号生成电路生成单个斜坡信号(例如，降压斜坡信号或升压斜坡信号)。在其他示例中，斜坡信号生成电路生成多个斜坡信号(例如，一个或多个降压斜坡信号和一个或多个升压斜坡信号)。在至少一些示例中，斜坡信号至少部分地根据VIN、VOUT和SW_FREQ动态生成。这样，当VIN、VOUT和/或SW_FREQ变化时，斜坡信号可以补偿该变化。例如，斜坡电流(IRAMP)是基于VIN或VOUT的最小值和包括指示SW_FREQ的信息的信号生成的。随后，IRAMP由根据多个时钟信号控制的一个或多个开关切换以对多个电容器充电。在一些示例中通过开关耦合到电容器的顶板的节点处存在的信号是斜坡信号。这样，斜坡信号随着VIN、VOUT和/或SW_FREQ的变化而变化，以提供针对VIN、VOUT和SW_FREQ的特定组合优化的斜坡斜率和/或幅度。
图1示出说明性功率输送系统100的框图。在至少一些示例中，系统100表示消费者电子设备，诸如膝上型计算机、平板设备、智能电话、可穿戴设备等。在其他示例中，系统100表示企业电子设备，诸如服务器、网络设施等。在其他示例中，系统100表示汽车。通常，系统100表示包括接收VIN并生成VOUT以提供给负载的开关模式电源的任何系统。
在至少一个示例中，系统100包括控制器102、功率转换器104和负载106。功率转换器104被配置为调节来自电源108的功率输送，该电源108将VIN作为VOUT提供给负载106。在一些示例中，电源108是电池，而在其他示例中，电源108是主电源的形式，其本身可以是转换器或调节器的输出。此外，在一些示例中，负载106是可充电电池，而在其他示例中，负载106是一个或多个部件、电路、子系统等，这些部件、电路、子系统还可以包括或不包括可充电电池。
在至少一些示例中，控制器102包括振荡器110、斜坡信号生成电路112、比较器114、误差放大器116、误差放大器118和逻辑电路120。在一些示例中，比较器114包括输出端子和三个输入端子，使得比较器114将第一输入端子处的信号与第三输入端子处的信号进行比较或将第二输入端子处的信号与第三输入端子处的信号进行比较。在一些示例中，比较器114包括用于在第一输入端子或第二输入端子之间进行选择以与第三输入端子进行比较的多路复用器。在其他示例中，比较器114表示两个单独的比较器。在这样的示例中，比较器中的第一个在负或反相输入端子处接收RAMP_BU并且在正或非反相输入端子处接收CC。比较器中的第二个在负或反相输入端子处接收RAMP_BO并在正或非反相输入端子接收CC。每个比较器可以向逻辑电路120提供输出信号，或者比较器的输出信号可以在被逻辑电路120接收之前(例如，诸如经由“逻辑或”电路)被处理。为了说明清楚，因为RAMP_BO和RAMP_BU二者都与CC进行比较，所以比较器114被图示为在同一端子处接收RAMP_BO和RAMP_BU两者，但实际上可以根据本说明书进行修改。
在一些示例中，控制器102还包括电阻器122、电容器124、电阻器126、电容器128和电流感测电路130。在至少一些示例中，控制器102还包括频率电路146。系统100的至少一个示例包括在同一半导体管芯上和/或在同一部件封装中的控制器102和功率转换器104的至少一些方面，而在其他示例中控制器102和功率转换器104可以分开制造并且被配置为耦合在一起。此外，控制器102的至少一些方面可以分开制造并耦合在一起。在一些示例中，系统100还包括驱动器103。在一些实施方式中，驱动器103可以是控制器102的部件，而在其他实施方式中，控制器102不包括驱动器103而是被配置为耦合到驱动器103。在一些示例中，功率转换器104包括晶体管132、晶体管134、晶体管136、晶体管138和电感器140。在至少一些示例中，功率转换器104还包括电容器142。在各种示例中，逻辑电路120实施状态机或其他控制方法或算法来控制用于控制驱动器103的控制信号的生成，该驱动器103用于生成用于控制晶体管132、晶体管134、晶体管136和/或晶体管138的栅极控制信号。在至少一个实施方式中，由逻辑电路120实施的状态机基本上类似于下面关于图9描述的状态机。逻辑电路120至少部分地基于CLK、比较器114的输出和用于以期望的操作模式操作功率转换器104的控制方案来执行控制。逻辑电路120的具体架构在本文中不作限制。
在至少一个示例架构中，频率电路146具有被配置为通过电阻器150耦合到接地节点152的输入端子，以及耦合到节点156的输出端子。振荡器110具有耦合到节点156的输入端子和耦合到节点154的输出端子。斜坡信号生成电路112具有耦合到节点154的第一输入端子、耦合到电源108的第二输入端子和耦合到节点158的第三输入端子。斜坡信号生成电路还具有第一输出端子和第二输出端子，每个输出端子都耦合到比较器114的第一输入端子(例如，负或反相输入端子)。比较器114还具有耦合到节点160的第二输入端子(例如，正或非反相输入端子)和耦合到逻辑电路120的输入端子的输出端子。
误差放大器116具有耦合到节点162的第一输入端子(例如，正或非反相输入)、耦合到节点164的第二输入端子(例如，负或反相输入端子)，以及耦合到节点166的输出端子。在至少一些示例中，节点162被配置为接收参考电压(VREF)并且节点164被配置为接收反馈信号(FB)。在一些示例中，FB由反馈电路(未示出)输出。在至少一个示例中，反馈电路是耦合在节点158和接地节点152之间并且在节点164处具有输出的分压器(未示出)。在至少一些示例中，电容器124的顶板通过电阻器122耦合到节点166并且电容器124的底板耦合到接地节点152。误差放大器118具有耦合到节点166的第一输入端子(例如，正或非反相输入)、耦合到电流感测电路130的输出端子的第二输入端子(例如，负或反相输入端子)，以及耦合到节点160的输出端子。在至少一些示例中，电容器128的顶板通过电阻器126耦合到节点160并且电容器128的底板耦合到接地节点152。在一些示例中，逻辑电路120具有耦合到节点154的另一输入端子以及一个或多个输出端子。每个输出端子被配置为耦合到驱动器103。在一些示例中，驱动器103是单一部件。在其他示例中，驱动器103表示多个驱动器，其中每个驱动器具有被配置为耦合到逻辑电路120的一个相应输出端子的输入端子。在驱动器103表示多个驱动器的至少一些示例中，各个驱动器中的每一个是逆变器(未示出)。驱动器103包括一个或多个输出端子，驱动器103的每个输出端子被配置为耦合到晶体管132、晶体管134、晶体管136和晶体管138中的一个相应晶体管的栅极端子。
晶体管132具有配置为耦合到电源108的漏极端子、耦合到节点168的源极端子以及耦合到驱动器103的输出端子的栅极端子。晶体管134具有耦合到节点168的漏极端子、耦合到接地节点152的源极端子以及耦合到驱动器103的另一输出端子的栅极端子。电感器140耦合在节点168和节点170之间。晶体管136具有耦合到节点158的漏极端子、耦合到节点170的源极端子以及耦合到驱动器103的另一输出端子的栅极端子。晶体管138具有耦合到节点170的漏极端子、耦合到接地节点152的源极端子以及耦合到驱动器103的另一输出端子的栅极端子。在至少一些示例中，电容器142耦合在节点158和接地节点152之间。此外，电流感测电路130具有耦合到节点158的输入端子并且负载106被配置为在节点158处耦合到功率转换器104。电流感测电路130的耦合仅仅是电流感测电路130的布置的示例。系统100的各种其他实施方式可以包括耦合到功率转换器104的任何其他合适的节点或部件的电流感测电路130。
在系统100的操作的至少一个示例中，控制器102控制功率转换器104以在节点158处向负载106提供VOUT。例如，FB具有与VOUT成比例的值，并且VREF指示FB的期望值。误差放大器116在节点166处输出误差信号(VC)，该误差信号具有的值基于VREF和VFB之间的差值并且由电阻器122和电容器124滤波。误差放大器118随后在节点160处输出第二误差信号(CC)，该第二误差信号具有的值基于误差信号和电流感测信号(VSENSE)之间的差值并且由电阻器126和电容器128滤波。在至少一些示例中，VSENSE是由电流感测电路130输出并且具有与功率转换器104的电感器电流(IL)成比例的电压的电压信号。
振荡器110在节点156处接收IOSC并基于IOSC生成CLK。在至少一些示例中，振荡器110还生成基于CLK的或从CLK导出的一个或多个附加信号。尽管为简单起见示出为仅具有从振荡器110到斜坡信号生成电路112的一个耦合，但在至少一些示例中，系统100包括振荡器110和斜坡信号生成电路之间的多个耦合。耦合的数量可以对应于由振荡器110提供给斜坡信号生成电路112的不同时钟信号的数量。在其他示例中，斜坡信号生成电路包括被配置为生成从如从振荡器110接收到的CLK导出的一个或多个附加时钟信号的电路系统(未示出)。在至少一些示例中，IOSC由频率电路146至少部分地基于电阻器150的值来生成。电阻器150的电阻值在此可以称为RF。例如，IOSC由频率电路146根据VREF/RF生成，其中VREF具有与在节点162处接收到的值相同的值，如图1所示。尽管未示出，但替代地，用于确定IOSC并提供给斜坡信号生成电路112的VREF可以不与在节点162处接收到的值相同，而是可以是除了在节点162处接收到的VREF值之外的任何合适的值。因此，至少在一些示例中，IOSC的值随电阻器150的电阻变化而变化。在至少一些示例中，通过利用IOSC对电容器(未示出)充电并且经由比较器(未示出)将电容器的顶板处的电压与阈值进行比较来生成CLK。当电容器的顶板处的电压超过阈值时，比较器输出具有有效(assert)或逻辑高值的CLK。当电容器的顶板处的电压未超过阈值时，比较器输出具有无效(de-assert)或逻辑低值的CLK。这样，CLK的频率至少部分地由电阻器150的电阻值控制。
至少部分地基于CLK、VIN和VOUT，斜坡信号生成电路112生成降压斜坡信号(RAMP_BU)和升压斜坡信号(RAMP_BO)。在至少一些示例中，斜坡信号生成电路112通过选择VIN或VOUT中具有最小值的一个并执行一个或多个乘法或除法运算以生成IRAMP来生成RAMP_BU和RAMP_BO。在至少一些示例中，乘法或除法由被多个电流源(未示出)供电的一个或多个晶体管(未示出)执行以生成IRAMP。随后，斜坡信号生成电路控制一个或多个开关以向多个电容器(未示出)提供IRAMP或IRAMP的缩放版本。这导致RAMP_BU存在于电容器之一的顶板处并且导致RAMP_BO存在于两个电容器的顶板之间的开关节点处。RAMP_BU和RAMP_BO均由斜坡信号生成电路112输出到比较器114。
比较器114将RAMP_BU和RAMP_BO与CC进行比较。基于比较，比较器114将比较结果输出到逻辑电路120。在至少一些示例中，比较结果是脉宽调制(PWM)信号，其中PWM信号的占空比至少部分地控制功率转换器104的操作。逻辑电路120接收来自节点154的CLK和比较器114输出的PWM信号。基于CLK和比较器114输出的PWM信号，逻辑电路120生成多个控制信号，其中每个控制信号唯一地对应于晶体管132、晶体管134、晶体管136或晶体管138中的一个。例如，在CLK的上升沿，在一个实施方式中，逻辑电路120生成多个控制信号以在特定操作模式下操作功率转换器104并继续在该操作模式下操作直到最小导通时间已经期满，CLK无效，以及PWM信号无效。
如上所述，基于从逻辑电路120接收的控制信号，驱动器103生成用于控制功率转换器104的功率晶体管的栅极控制信号。例如，驱动器103生成交替地且选择性地使晶体管132、晶体管134、晶体管136和/或晶体管138导通和截止的栅极控制信号。这种导通和截止顺序使功率转换器104的元件(诸如电感器140和/或电容器142)通电和断电。通电和断电提供功率转换器104的降压、升压和/或降压-升压功能。驱动器103根据任何合适的架构来实施，本文对其范围不作限制。
功率转换器104当被实施为降压升压功率转换器时，可以在降压操作模式或升压操作模式下操作。为了控制功率转换器104的操作模式，控制器102向晶体管132、晶体管134、晶体管136和/或晶体管138中的一个或多个提供栅极控制信号。这些栅极控制信号中的每一个的值确定接收栅极控制信号的晶体管132、晶体管134、晶体管136和/或晶体管138中的相应一个是处于导电状态(例如，导通)还是处于非导电状态(例如，截止)。为了改变功率转换器104的操作模式，控制器102修改一个或多个栅极控制信号的值以使晶体管132、晶体管134、晶体管136和/或晶体管138中的一个或多个导通或截止。此外，当保持在功率转换器104的操作模式中时，控制器102可以修改一个或多个栅极控制信号的值，诸如替代地使晶体管132、晶体管134、晶体管136和/或晶体管138中的一个或多个导通和截止。
在一个示例中，晶体管132、晶体管134、晶体管136和/或晶体管138基于在它们相应的栅极端子处接收到的信号，被控制为导通(例如，在它们相应的漏极端子和源极端子之间传导电流)和/或截止(例如，停止在它们相应的漏极端子和源极端子之间传导电流)。例如，基于从控制器102接收的栅极控制信号(例如，如在逻辑电路120的控制下由驱动器103输出的)，晶体管132、晶体管134、晶体管136和/或晶体管138中的一个或多个被控制为导通或截止。晶体管132、晶体管134、晶体管136和/或晶体管138可以基于存在于它们相应的栅极端子和/或源极端子中的一个或多个处的值或值之间的关系而导通(或截止)。
图2示出了说明性功率转换器信号波形的图形200。图形200图示了当同样是图1的功率转换器104以降压操作模式操作时，在图1的系统100的至少一些实施方式中存在的信号波形。因此，在描述图形200时参考图1的部件。图形200中图示的是IL和VOUT(例如，每个都存在于节点158处)和VIN(例如，由电源108提供)。图形200中进一步图示的是存在于节点166处的信号VC、VSENSE、RAMP_BU、RAMP_BU，以及存在于节点160处的信号CC。在至少一些示例中，CC具有根据所图示信号VC和VSENSE之间的差异确定的值。
如图形200所图示的，当功率转换器104以降压操作模式操作并且比较器114确定CC的值大于RAMP_BU时，IL和VOUT的值增加。例如，当CC的值大于RAMP_BU时，功率转换器104被控制以在降压通电阶段操作，在该阶段中晶体管132和晶体管136被控制为导通并且晶体管134和晶体管138被控制为截止。在降压通电阶段期间，电感器140被充电或通电。当功率转换器104以降压操作模式操作并且比较器114确定CC的值不大于RAMP_BU时，IL和VOUT的值减小。例如，当CC的值不大于RAMP_BU时，功率转换器104被控制以在降压断电阶段操作，在该阶段中晶体管134和晶体管136被控制为导通并且晶体管132和晶体管138被控制为截止。在降压断电阶段期间，电感器140被放电或断电。
图3示出了说明性功率转换器信号波形的图形300。图形300图示了当同样是图1的功率转换器104以升压操作模式操作时，在图1的系统100的至少一些实施方式中存在的信号波形。因此，在描述图形300时参照图1的部件。图形300中所图示的信号与图形200中的信号相同，并以相同的方式确定。因此，不再重复对信号的描述。
如图形300所示，当功率转换器104以升压操作模式操作并且比较器114确定CC的值大于RAMP_BO时，IL的值增加并且VOUT的值减小。例如，当CC的值大于RAMP_BO时，功率转换器104被控制以在升压通电阶段操作，在该阶段中晶体管132和晶体管138被控制为导通，并且晶体管134和晶体管136被控制为截止。在升压通电阶段期间，电感器140被充电或通电。当功率转换器104以升压操作模式操作并且比较器114确定CC的值不大于RAMP_BO时，IL的值减小并且VOUT的值增加。例如，当CC的值不大于RAMP_BO时，功率转换器104被控制以在升压断电阶段操作，在该阶段中晶体管132和晶体管136被控制为导通并且晶体管134和晶体管138被控制为截止。在升压断电阶段期间，电感器140被放电或断电。
图4示出了说明性功率转换器信号波形的图形400。图形400图示了当同样是图1的功率转换器104以降压-升压操作模式操作时，图1的系统100的至少一些实施方式中存在的信号波形。因此，在描述图形400时参考图1的部件。图形400中所图示的信号与图形200中的信号相同，并且以相同的方式确定。因此，不再重复对信号的描述。
如图形400所图示的，当功率转换器104以降压-升压操作模式操作时，控制器102控制功率转换器104以交错的降压和升压操作进行操作。例如，对于第一开关循环，控制器102控制功率转换器104以降压操作模式操作。在第二开关循环中，控制器102控制功率转换器104以升压操作模式操作。在降压操作模式和升压操作模式下的操作与上面分别参考图2和图3描述的基本相同。例如，当根据降压操作模式操作时发生基于RAMP_BU和CC之间的比较的控制，并且当根据升压操作模式操作时发生基于RAMP_BO和CC之间的比较的控制。因此，关于图4不再重复图2和图3的描述。
图5示出了说明性电流信号生成电路500的示意图。电路500的至少一些示例适合实施为图1的斜坡信号生成电路112的部件。因此，在描述电路500时可以参考图1的部件或信号。在一些示例中，电路500被配置为至少部分地基于VIN、VOUT和/或SW_FREQ来生成IRAMP。例如，电路500被配置为在节点536处接收信号，该信号是常数K乘以VIN或VOUT的最小值的乘积。电路500将该信号与一个或多个附加信号(至少包括IOSC)相乘和相除，以生成IRAMP。在至少一些示例中，K是由实施电路500的系统的实施方式确定的系数。在节点536处接收到的信号可以根据(一个或多个)任何合适的技术生成，本文不限制其范围。在一个示例中，第一分压器(未示出)生成K*VIN并且第二分压器(未示出)生成K*VOUT。K*VIN和K*VOUT均被馈入比较器(未示出)作为相应的输入和作为多路复用器(未示出)的相应的输入。比较器确定K*VIN或K*VOUT中的哪一个小于另一个，并将结果输出到多路复用器作为选择信号，以选择K*VIN和K*VOUT中的最小者以供多路复用器输出作为在节点536处接收的信号。
在至少一个示例中，电路500包括放大器502、场效应晶体管(FET)504、电阻器506、FET 508、FET 510、双极结型晶体管(BJT)512、FET 514、电流源516、FET 518、BJT 520、电流源522、电流源524、电流源526、BJT 528、电流源530、FET 532和BJT 534。在一些示例中，FET504和FET 514是n型FET并且FET 508、FET 510、FET 518和FET 532是p型FET。
在电路500的至少一个示例架构中，放大器502具有被配置为耦合到节点536的第一输入端子(例如，正或非反相输入端子)和耦合到节点540的第二输入端子(例如，负或反相输入端子)。放大器502的输出端子耦合到FET504的栅极端子，该FET 504具有耦合到节点538的漏极端子和耦合到节点540的源极端子。电阻器506耦合在节点540和接地节点542之间。FET 508具有耦合到节点538的漏极端子、耦合到节点545接收电源电压(其可以是VIN或可以是另一个值的电源电压)的源极端子以及耦合到节点538的栅极端子。在至少一些示例中，节点545可以耦合到系统100的节点108或者是与系统100的节点108相同的节点。FET510具有耦合到节点546的漏极端子、耦合到节点545的源极端子以及耦合到节点538的栅极端子。在至少一些示例中，FET 508和FET 510一起形成将电流从节点538镜像到节点546的电流镜。BJT 512具有耦合到节点546的集电极端子、耦合到节点542的发射极端子和耦合到节点550的基极端子。FET 514具有耦合到节点545的漏极端子、耦合到节点548的源极端子以及耦合到节点546的栅极端子。电流源516耦合在节点548和接地节点542之间并且被配置为从节点548散去(sink)电流。FET 518具有耦合到节点550的漏极端子、耦合到节点545的源极端子以及耦合到节点552的栅极端子。
BJT 520具有耦合到节点552的集电极端子、耦合到节点550的发射极端子和耦合到节点548的基极端子。电流源522耦合在节点545和节点552之间并且被配置为向节点552供应(source)电流。在至少一些示例中，供应到节点552的电流大约等于IOSC(其与VREF/RF成比例并且大约等于VREF/RF)。电流源524耦合在节点550和接地节点542之间并且被配置为从节点550散去电流。电流源526耦合在节点545和节点556之间并且被配置为向节点556供应电流。在至少一些示例中，供应到节点556的电流大约等于VREF除以电阻器506的电阻值(例如，R1)。BJT 528具有耦合到节点556的集电极端子、耦合到节点558的发射极端子和耦合到节点548的基极端子。电流源530耦合在节点558和接地节点542之间并且被配置为从节点558散去电流。FET 532具有耦合到节点558的漏极端子、耦合到节点545的源极端子和耦合到节点556的栅极端子。BJT 534具有耦合到节点560的集电极端子、耦合到接地节点542的发射极端子以及耦合到节点558的基极端子。在至少一些示例中，节点560是存在IRAMP的电路500的输出节点。
在电路500的操作的示例中，放大器502放大在节点536处接收到的信号与在节点540处存在的信号之间的差。放大器502输出该差作为用于控制FET 504的栅极控制信号。基于这种控制，大约等于K*min(VIN，VOUT)/Rl的电流(以下在描述图5时称为电流I1)流过FET504和相应的节点538。FET 508和FET 510一起将该电流从节点538镜像到节点546，以将电流注入BJT 512的集电极端子。IOSC进一步注入BJT 520的集电极端子，并且VREF/Rl注入BJT 528的集电极端子以导致IRAMP存在于节点560处。在至少一些示例中，VREF/R1根据任何合适的部件(未示出)生成并且通过用作电流源526的电流镜镜像到节点556。
在一些实施方式中，电流源516是恒定电流偏置，电流源524是散去VREF/RF的恒定电流偏置，并且电流源530是散去VREF/R1的恒定电流偏置。在一些示例中，电流源522是将来自图1的频率电路146的IOSC(其大约等于图5中所示的VREF/RF)镜像到节点552的电流镜(未示出)的支路。此外，在一些示例中，电流源524是将电流镜像到电路500以从节点550散流的另一个电流镜(未示出)的支路。在这样的示例中，节点550是电流源的支路的输入，以导致IOSC被电流源524从节点550散到接地节点542。
当电流I1注入BJT 512的集电极端子时，BJT 512在节点550处生成大约等于VT*ln(Il/IS)的基极-发射极电压(VBE1)，其中VT是电路500的BJT的热电压并且IS是电路500的BJT的饱和电流。当电流VREF/RF(在下文描述图5时称为电流I2)被注入BJT 520的集电极端子时，BJT 520生成等于VT*ln(I2/IS)的基极-发射极电压(VBE2)。因此，在节点548处的电压大约等于VBE1+VBE2，其大约等于VT*[ln(Il*I2)/IS/IS]。当电流VREF/R1(下文在描述图5时称为电流I3)注入BJT 528的集电极端子时，BJT 528生成等于VT*ln(I3/IS)的基极-发射极电压(VBE3)。这在节点558处产生大约等于VBE1+VBE2-VBE3的电压，其大约等于VT*ln(I1*I2/I3/IS)。BJT 534的基极-发射极电压为VBE4，其等于在节点558处存在的电压。BJT534的集电极电流根据VBE4确定，使得BJT 534的集电极电流大约等于IS*exp(VBE4/VT)，其等于I1*I2/I3，其等于IRAMP，如下定义。在至少一些示例中，FET 514、FET 518和FET 532为BJT 512、BJT 520、BJT 528和/或BJT 534中的至少一些的基极电流提供补偿。
尽管针对电路500和IRAMP生成示出和描述了特定架构，但在各种示例中，其他架构也是合适的。通常，生成IRAMP的电路根据以下等式1生成IRAMP。
Figure BDA0003251366970000131
各种电路实施方式(例如，架构和/或操作)可以适用于实施上述用于IRAMP生成的等式，并且本说明书不限于单个特定实施方式。相反，本说明书包含基于来自VIN、VOUT和SW_FREQ的信息生成电流信号的实施方式，如本文所述，而不管生成该电流信号的部件的特定布置如何。
如电路500所实施的，根据以下等式2生成IRAMP，其中电路500的部件的特定布置执行电流乘法和/或除法以生成IRAMP。
Figure BDA0003251366970000132
图6示出了说明性斜坡信号生成电路600的示意图。电路600的至少一些示例适用于实施为图1的斜坡信号生成电路112的部件。例如，斜坡信号生成电路112的至少一些实施方式包括图5的电路500和电路600。因此，在描述电路600时可以参考图1和/或图5的部件或信号。例如，电路600的至少一些实施方式从电路500接收一个或多个信号，使得电路500和电路600一起执行归于斜坡信号生成电路112的功能。在电路500和电路600一起形成斜坡信号生成电路112的这种示例中，电路500接收VIN和VOUT两者。电路600还接收IOSC和VREF并输出IRAMP(其是电路112内部的信号并且不是由斜坡信号生成电路112输出)。电路600接收VIN和IRAMP，以及一个或多个时钟信号(CLK或从CLK导出的多个时钟信号)并输出RAMP_BU和RAMP_BO两者。
在一些示例中，电路600被配置为基于IRAMP和一个或多个时钟信号生成RAMP_BU和RAMP_BO。例如，电路600被配置为根据一个或多个时钟信号对多个开关进行开关以对一个或多个电容器充电，其中在这些电容器中的至少一些电容器的顶板处存在的电压为RAMP_BU或RAMP_BO。在至少一些示例中，一个或多个时钟信号包括CLK和从CLK导出的或者至少部分地基于CLK生成的一个或多个附加时钟信号。一个或多个附加时钟信号的生成是根据(一个或多个)任何合适的技术并使用任何合适的部件(未示出)(诸如数字逻辑门、锁存器、延迟电路等，本文不限制其范围)来执行的。
如本说明书中所图示的，除CLK之外的一个或多个时钟信号包括CLK1、CLK2、CLKS、CLKR和CLK2R。在一些示例中，CLK1具有大约为CLK的二分之一的频率，使得CLK1的宽度或占空比等于CLK的周期。CLK2是CLK1的反相。此外，在一些示例中，CLKR具有与CLK大约相同的频率以及足以导通开关622和开关632以分别使电容器620和电容器634完全放电的最小宽度或占空比。在至少一个示例中，宽度大约为20纳秒(ns)。在其他示例中，CLKR具有适用于电路600的特定实施方式和/或电路600的期望操作的另一宽度或占空比。CLK1R具有约为CLKR的二分之一的频率，并且CLK2R具有约为CLKR的二分之一的频率，并且相移大约90度。在至少一些示例中，CLK1R被生成为CLK1和CLKR之间的“逻辑与”运算的输出并且CLK2R被生成为CLKS和CLK2R的“逻辑与”运算的输出。在一些示例中，CLKS具有与CLK大约相同的频率以及足以导通开关608和开关626以分别对电容器610和电容器628完全充电的最小宽度或占空比。在一些示例中，CLKS的下降沿在时间上与CLK的上升沿对齐。此外，在至少一个示例中，宽度大约为20ns。在其他示例中，CLKS具有适用于电路600的特定实施方式和/或电路600的期望操作的另一宽度或占空比。
在至少一些示例中，电路600包括电流源602、电容器604、开关606、开关608、电容器610、电流源612、开关614、开关616、电流源618、电容器620、开关622、开关624、开关626、电容器628、开关630、开关632、电容器634、开关636、开关638和放大器640。在至少一些示例中，电流源602是被配置为将IRAMP从图5的电路500的节点560镜像到节点646的电流镜。类似地，在至少一些示例中，电流源612是被配置为将IRAMP从电路500的节点560镜像到节点650并且对IRAMP加倍的另一个电流镜。此外，在至少一些示例中，电流源618是被配置为将IRAMP从电路500的节点560镜像的电流镜，其中电流镜的源是节点654。替代地，电流源618是被配置为将IRAMP从中间节点镜像的电流镜，IRAMP从电路500的节点560镜像到该中间节点，以导致电流源618从节点654散去IRAMP。此外，在至少一些示例中，节点642是存在电源电压(其可以是VIN或可以是另一值的电源电压)的电源节点。在至少一些示例中，节点642可以耦合到系统100的节点108或者是与系统100的节点108相同的节点。此外，电路600的每个开关可以根据任何合适的技术来实施。例如，开关可以被实施为机械设备或固态设备(例如，诸如晶体管)，它们可以各自接收一个或多个时钟信号中的一个相应时钟信号并由其控制。例如，当时钟信号有效时，接收该时钟信号的开关可以闭合或者在开关耦合到的节点之间导电。当时钟信号无效时，接收该时钟信号的开关可以断开或者在开关耦合到的节点之间不导电。在至少一些其他示例中，开关的行为可以颠倒(例如，当时钟信号无效时导电，并且当时钟信号有效时不导电)。
在电路600的至少一个示例架构中，电流源602耦合在节点642和节点646之间并且被配置为(诸如通过电流镜像技术)向节点646供应IRAMP(例如，在大小上大约等于IRAMP的信号，如由图5的晶体管534所散去的)。电容器604耦合在节点646和接地节点644之间。开关606耦合在节点646和接地节点644之间。开关608耦合在节点646和节点648之间。电容器610耦合在节点648和接地节点644之间。电流源612耦合在节点642和节点650之间并且被配置为(诸如通过电流镜像技术)向节点650供应2*IRAMP。开关614耦合在节点650和节点652之间。开关616耦合在节点652和节点654之间。电流源618耦合在节点654和接地节点644之间并且被配置为从节点654散去IRAMP。电容器620和开关622均耦合在节点652和接地节点644之间。开关624耦合在节点652和节点656之间。开关626耦合在节点656和节点658之间。电容器628耦合在节点658和接地节点644之间。开关630耦合在节点656和节点660之间。开关632和电容器634均耦合在节点660和接地节点644之间。开关636耦合在节点660和节点650之间。开关638耦合在节点660和节点654之间。放大器640具有耦合到节点658的第一输入端子(例如，正或非反相输入端子)、耦合到节点648的第二输入端子(例如，负或反相输入端子)以及耦合到节点654的输出端子。
通过同时参考图7可以增强对电路600的理解。图7是说明电路600的斜坡和定时信号波形的图形700。例如，图形700图示了RAMP_BU、RAMP_BO、RAMP_BO1(例如，存在于节点660处的电压)和RAMP_BO2(例如，存在于节点652处的电压)。图形700进一步图示了由开关614、开关626和开关630接收并控制其操作的CLK、CLK1，以及由开关616、开关624和开关636接收并控制其操作的CLK2。图形700进一步图示了由开关622接收并控制其操作的CLK1R和由开关632接收并控制其操作的CLK2R。图形700进一步图示了由开关606接收并控制其操作的CLKR和由开关608和开关626接收并控制其操作的CLKS。
在电路600的操作示例中，RAMP_BU存在于节点646处。此外，RAMP_BO存在于节点656处，其交替地在节点652和节点660之间切换以导致RAMP_BO包括RAMP_BO1的下降部分，随后是RAMP_BO2的下降部分。基于在节点646处接收到的IRAMP，并且当CLKR无效时，电容器604充电以在节点646处生成电压，其中该电压为RAMP_BU。当CLKR有效时，并且直到CLKR再次无效，开关606闭合以将电容器604放电到接地节点644。对电容器604放电使电容器604复位并生成RAMP_BU的新循环。
当CLK1有效并且CLK2无效时，电容器620以根据2*IRAMP确定的速率充电并且电容器634向节点656和节点654放电以形成RAMP_BO的第一部分。例如，当CLK1有效时，并且直到CLK1再次无效，开关614闭合以对电容器620充电。此外，当CLK1有效时，并且直到CLK再次无效，开关630和开关638闭合以将电容器634分别放电到节点656和节点654。在至少一些示例中，电容器634的放电的速率根据如由电流源618散去的IRAMP来确定。当CLK1无效并且CLK2有效时，电容器634以根据2*IRAMP确定的速率充电，并且电容器620向节点656和节点654放电以形成RAMP_BO的第二部分。例如，当CLK2有效时，并且直到CLK2再次无效，开关636闭合以对电容器634充电。此外，当CLK2有效时，并且直到CLK2再次无效，开关624和开关616闭合以将电容器620分别放电到节点656和节点654。在至少一些示例中，电容器620的放电的速率根据如由电流源618散去的IRAMP来确定。在至少一些示例中，刚好在CLK1有效以重置电容器620(例如，放电到地)之前CLK1R有效，并且刚好在CLK2有效以重置电容器634之前CLK2R有效。例如，当CLK1R有效时，并且直到CLK1R再次无效，开关622闭合以将电容器620放电到接地节点644。对电容器620放电使电容器620复位并生成RAMP_BO2的新生成循环。此外，当CLK2R有效时，并且直到CLK2R再次无效，开关632闭合以将电容器634放电到接地节点644。对电容器634放电使电容器634复位并生成RAMP_BO1的新生成循环。
在至少一些示例中，根据CLKS对RAMP_BU的峰值和RAMP_BO的最小值采样。例如，当CLKS有效时，电容器610基于RAMP_BU充电并且电容器628基于RAMP_BO充电。为了对RAMP_BU采样，当CLKS有效时，并且直到CLKS再次无效，开关608闭合以根据RAMP_BU对电容器610充电。为了对RAMP_BO采样，开关626闭合以根据RAMP_BO对电容器628充电。放大器640接收来自电容器628的RAMP_BO的样本和来自电容器610的RAMP_BU的样本，并基于RAMP_BO的采样本和RAMP_BU的样本之间的差生成误差电流信号(IADJ)。基于RAMP_BO的样本和RAMP_BU的样本之间的差将IADJ添加到节点654(例如，供应到节点654或从节点654散去)以维持RAMP_BU的峰或RAMP_BO的谷。在至少一些示例中，IADJ的这种生成和向节点654提供IADJ有助于功率转换器104的操作模式之间(例如，降压操作模式和升压操作模式之间)的平滑转变。例如，如果RAMP_BU和RAMP_BO在它们相应的最大值和最小值之间具有一些间隙，则当CC的值在该间隙内时可以影响功率转换器104的控制。在至少一些示例中，IADJ减轻了在功率转换器104的控制中的这种影响的可能性。
在至少一些示例中，可以说电路600包括第一充电路径、第二充电路径、第三充电路径、第一放电路径和第二放电路径，每个都未在图6中示出，而是通过参考它们分别包括的部件来理解。第一充电路径包括电容器604，其在第一电容器604充电时生成RAMP_BU。第二充电路径包括开关614和电容器620。第三充电路径包括开关636和电容器634。第一放电路径包括开关524、电容器620和开关616。第二放电路径包括开关630、电容器634和开关638。电容器620基于存在于节点650处的信号经由第一充电路径充电，并且电容器634基于存在于节点650处的信号经由第二充电路径充电。电容器620基于通过节点654散去的电流经由第一放电路径放电，在节点656处产生RAMP_BO2(用作一个时间段期间的RAMP_BO)。电容器634基于通过节点654散去的电流经由第二放电路径放电，在节点656处产生RAMP_BO1(用作另一时间段期间的RAMP_BO)。
图8示出了斜坡信号生成的方法800的说明性流程图。在至少一些示例中，方法800由诸如图1的斜坡信号生成电路112的电路实施。因此，在描述方法800时可以参考图1的部件或信号。在至少一个示例中，方法800被实施以生成斜坡信号。斜坡信号可以用于控制功率转换器，作为补偿信号(例如，斜率补偿)，或用于斜坡信号对其有用的任何其他合适目的。在至少一些示例中，斜坡信号具有随输入变量而变化的可变斜率。例如，方法800不是生成在宽操作范围(诸如，VIN、VOUT和/或SW_FREQ范围)上具有相同斜率的斜坡信号，而是生成具有至少部分地根据VIN、VOUT和/或SW_FREQ的当前或目前值确定的斜率的斜坡信号。
在操作802处，接收多个信号。信号包括至少一些信号或关于一些信号的信息，斜坡信号将基于这些信号。例如，在至少一个实施方式中，接收VIN或VOUT的最小值乘以常数。此外，接收与SW_FREQ成比例的电流。
在操作804处，接收到的多个信号被操纵以生成IRAMP。在至少一些示例中，多个信号由包括多个晶体管和电流源的电路操纵。例如，多个信号可以由耦合在被配置为执行接受电流信号作为输入的乘法和/或除法运算的架构中的多个晶体管操纵。在其他示例中，多个信号由任何合适的部件操纵，包括处理器或实施软件以执行至少一些操纵的其他逻辑设备。操纵多个信号以生成IRAMP，如上文在等式1中定义的。
在操作806处，生成RAMP_BU。在至少一些示例中，通过用IRAMP对电容器充电来生成RAMP_BU，其中存在于电容器的顶板处的电压为RAMP_BU。电容器的顶板可以切换到地，以实现电容器的周期性复位。
在操作808处，生成RAMP_BO。在至少一些示例中，通过对多个电容器充电来生成RAMP_BO，其中RAMP_BO由在电容器放电时存在于电容器的顶板处的电压交替形成。例如，当第一电容器正在充电时，第二电容器正在放电并且存在于第二电容器的顶板处的电压用作RAMP_BO。随后，当第二电容器正在再充电时，第一电容器正在放电并且存在于第一电容器的顶板处的电压用作RAMP_BO。在至少一些示例中，该交替模式通过交替地将第一电容器和第二电容器的顶板切换到存在RAMP_BO的共用节点来实施。第一电容器和第二电容器的顶板可以各自被切换到地以分别启用第一电容器和第二电容器的周期性复位。
虽然方法800的操作被描述并标有附图标记，但在各种示例中，方法800包括本文中未列举的附加操作。在一些示例中，本文所列举的任何一个或多个操作包括一个或多个子操作(例如，诸如中间比较、逻辑操作、诸如经由多路复用器的输出选择、格式转换、确定等)。在一些示例中，本文列举的任何一个或多个操作被省略。在一些示例中，以不同于本文呈现的顺序(例如，以相反的顺序、基本上同时、重叠等)执行本文所列举的任何一个或多个操作。这些替代方案中的每一个都落入本说明书的范围内。
图9示出了功率输送状态机的操作的说明性图形900。在至少一些示例中，图形900表示由图1中的控制器102在控制图1中的功率转换器104时所执行的至少一些动作。因此，在描述图形900时可以参考图1的部件或信号。
图形900以状态902开始，在至少一些示例中，状态902是系统100的启动。在启动时，相对于VOUT的期望值确定VIN的值。当VIN小于VOUT的期望值时，状态机进行到状态904，在该状态下功率转换器104由控制器102控制以在升压操作模式下操作。当VIN大于VOUT的期望值时，状态机进行到状态906，在该状态下功率转换器104由控制器102控制以在降压操作模式下操作。
状态机保持在状态904中，控制功率转换器104以升压操作模式操作，直到系统100掉电或满足转变条件。例如，如果VIN变得大于VOUT乘以预定义常数(例如，诸如约1.3)，则状态机从状态904转变到状态906。此外，当功率转换器104的晶体管的栅极控制信号的周期小于预定义时间达预定义数量的开关循环时，状态机从状态904转变到状态908。例如，当晶体管138接收的栅极控制信号的周期小于约25纳秒(ns)达约7个开关循环时，状态机从状态904转变到状态908。
状态机保持在状态906中，控制功率转换器104以降压操作模式操作，直到系统100掉电或满足转变条件。例如，如果VIN变得小于VOUT除以预定义常数(例如，诸如约1.3)，则状态机从状态906转变到状态904。此外，当功率转换器104的晶体管的栅极控制信号的周期小于预定义时间达预定义数量的开关循环时，状态机从状态906转变到状态908。例如，当晶体管134接收的栅极控制信号的周期小于约25ns达约7个开关循环时，状态机从状态906转变到状态908。
状态机保持在状态908中，控制功率转换器104以降压-升压操作模式操作，直到系统100掉电或满足转变条件。例如，如果功率转换器104的第一晶体管的栅极控制信号的周期大于预定义时间达预定义数量的开关循环并且功率转换器104的第二晶体管的另一个栅极控制信号的周期小于预定义时间达预定义数量的开关循环，则状态机从状态908转变到状态904。例如，当晶体管138接收的栅极控制信号的周期大于约300ns达约7个开关循环并且晶体管134接收的栅极控制信号的周期小于约25ns达约7个开关循环时，状态机从状态908转变到状态904。替代地，如果VIN变得小于VOUT除以预定义常数(例如，诸如约1.3)，则状态机从状态908转变到状态904。
此外，当晶体管134接收的栅极控制信号的周期大于约300ns达约7个开关循环并且晶体管138接收的栅极控制信号的周期小于约25ns达约7个开关循环时，状态机器从状态908转变到状态906。替代地，如果VIN变得大于VOUT乘以预定义常数(例如，诸如约1.3)，则状态机从状态908转变到状态906。
在本说明书中，术语“耦合”可以涵盖实现与本说明书一致的功能关系的连接、通信或信号路径。例如，如果设备A生成信号以控制设备B执行动作，则在第一示例中，设备A耦合到设备B，或者在第二示例中，如果中间部件C基本上不会改变设备A和设备B之间的功能关系，则设备A通过中间部件C耦合到设备B，使得设备B经由设备A生成的控制信号由设备A控制。“被配置为”执行任务或功能的设备可以被配置(例如、编程和/或硬连线)为在由制造商制造时执行该功能和/或在制造后可由用户配置(或可重新配置)以执行该功能和/或其他附加或替代功能。配置可以通过设备的固件和/或软件编程、通过设备的硬件部件和互连的构造和/或布局、或它们的组合。此外，被描述为包括某些部件的电路或设备可以替代地被配置为耦合到那些部件以形成所描述的电路系统或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(诸如电压源和/或电流源)的结构可以替代地仅包括单个物理设备(例如，半导体管芯和/或集成电路(IC)封装)内的半导体元件并且可以被配置为耦合到至少一些无源元件和/或源以在诸如由终端用户和/或第三方制造时或制造后形成所描述的结构。
虽然本文中将某些部件描述为具有特定工艺技术(例如，FET、金属氧化物半导体FET(MOSFET)、n型、p型等)，但这些部件可以交换为其他工艺技术的部件(例如，用BJT替换FET和/或MOSFET，用p型替换n型或反之亦然等)，并且重新配置包括替换部件的电路可以提供至少部分类似于在部件替换之前可用的功能的期望功能。除非另有说明，否则被图示为电阻器的部件通常表示串联和/或并联耦合以提供由图示电阻器表示的阻抗量的任何一个或多个元件。此外，在本说明书中，短语“接地电压电位”包括底盘接地、大地接地、浮置接地、虚拟接地、数字接地、共用接地和/或适于或适用于本说明书的教导的任何其他形式的接地连接。除非另有说明，值前面的“约”、“大约”或“基本上”表示所述值的+/-10％。
在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例是可能的。

Claims (34)

1.一种电路，包括：
第一充电路径，其包括耦合到第一输出节点的第一电容器；
第二充电路径，其包括第一开关和第二电容器；
第三充电路径，其包括第二开关和第三电容器；
第一放电路径，其包括所述第二电容器、耦合在所述第二充电路径和第二输出节点之间的第三开关，以及耦合在所述第二充电路径和第四节点之间的第四开关；以及
第二放电路径，其包括第三电容器、耦合在所述第三充电路径和所述第二输出节点之间的第五开关，以及耦合在所述第三节点和所述第四节点之间的第六开关。
2.根据权利要求1所述的电路，其中所述第一电容器耦合在所述第一输出节点和接地节点之间，并且其中所述电路还包括耦合在所述第一输出节点和所述接地节点之间的第七开关。
3.根据权利要求1所述的电路，其中所述第一开关耦合在第一节点和第二节点之间，其中所述第二电容器耦合在所述第二节点和所述接地节点之间，并且其中所述第三开关耦合在所述第二节点和所述第二输出节点之间。
4.根据权利要求3所述的电路，其中所述第二开关耦合在第一节点和第三节点之间，其中所述第三电容器耦合在所述第三节点和所述接地节点之间，并且其中所述第四开关耦合在所述第三节点和所述第二输出节点之间。
5.根据权利要求3所述的电路，还包括：
第八开关，其耦合在所述第二节点和所述接地节点之间；以及
第九开关，其耦合在所述第三节点和所述接地节点之间。
6.根据权利要求1所述的电路，还包括：
第十开关，其耦合在所述第二输出节点和第五节点之间；
第四电容器，其耦合在所述第五节点和所述接地节点之间；
第十一开关，其耦合在所述第一输出节点和第六节点之间；
第五电容器，其耦合在所述第六节点和所述接地节点之间；以及
放大器，其包括耦合到所述第五节点的第一输入端子、耦合到所述第六节点的第二输入端子以及耦合到所述第四节点的输出端子。
7.根据权利要求1所述的电路，其中第一电流源向所述第一输出节点供应电流量以经由所述第一充电路径对所述第一电容器充电，其中第二电流源向所述第一节点供应两倍的所述第一电流量以经由所述第二充电路径对所述第二电容器充电并且经由所述第三充电路径对所述第三电容器充电，并且其中第三电流源从所述第四节点散去所述第一电流量以促进经由所述第一放电路径对所述第二电容器放电并且经由所述第二放电路径对所述第三电容器放电。
8.根据权利要求7所述的电路，其中所述第三电流源基于放大器的输出修改从所述第四节点散去的电流量，所述放大器生成电流信号，所述电流信号基于存在于第五节点的电流和存在于第六节点的电流之间的差。
9.根据权利要求7所述的电路，其中所述第一放电路径将所述第二电容器放电到所述第二输出节点以生成连续斜坡信号的第一下降沿，并且所述第二放电路径将所述第三电容器放电到所述第二输出节点以生成所述连续斜坡信号的第二下降沿。
10.根据权利要求1所述的电路，还包括：
第一晶体管，其包括耦合到第七节点的集电极端子、耦合到接地节点的发射极端子，以及耦合到第八节点的基极端子；
第二晶体管，其包括耦合到第九节点的集电极端子、耦合到第十节点的发射极端子，以及耦合到第十一节点的基极端子；
第三晶体管，其包括耦合到第十二节点的集电极端子、耦合到第十三节点的发射极端子，以及耦合到所述第十一节点的基极端子；以及
第四晶体管，其包括耦合到第十四节点的集电极端子、耦合到所述接地节点的发射极端子，以及耦合到所述第十三节点的基极端子。
11.根据权利要求10所述的电路，还包括：
第二放大器，其包括耦合到第十五节点的第一输入端子、耦合到第十六节点的第二输入端子，以及输出端子；
第五晶体管，其包括耦合到第十七节点的漏极端子，耦合到所述第十六节点的源极端子，以及耦合到所述第二放大器的所述输出端子的栅极端子；
电阻器，其耦合在所述第十六节点和所述接地节点之间；
第六晶体管，其包括耦合到所述第十七节点的漏极端子、耦合到第十八节点源极端子，以及耦合到所述第十七节点的栅极端子；以及
第七晶体管，其包括耦合到所述第七节点的漏极端子、耦合到所述第十八节点的源极端子，以及耦合到所述第十七节点的栅极端子。
12.根据权利要求11所述的电路，还包括：
第八晶体管，其包括耦合到所述第十八节点的漏极端子、耦合到所述第十一节点的源极端子，以及耦合到所述第七节点的栅极端子；
第九晶体管，其包括耦合到所述第八节点的漏极端子、耦合到所述第十八节点的源极端子，以及耦合到所述第九节点的栅极端子；以及
第十晶体管，其包括耦合到所述第十三节点的漏极端子、耦合到所述第十八节点的源极端子，以及耦合到所述第十二节点的栅极端子。
13.根据权利要求12所述的电路，其中第一电流源向所述第一输出节点供应大约等于流经所述第十四节点的电流的电流量，其中第二电流源向所述第一节点供应大约等于流经所述第十四节点的所述电流的两倍的电流量，并且其中第三电流源从所述第四节点散去大约等于流经所述第十四节点的所述电流的电流量。
14.一种电路，包括：
电流信号生成电路，其被配置为基于输入电压值、输出电压值和操作频率生成电流信号；以及
斜坡信号生成电路，其耦合到所述电流信号生成电路并且被配置为：
通过基于所述电流信号对第一电容器充电来生成第一斜坡信号，其中所述第一电容器在充电时的电压为所述第一斜坡信号；并且
通过基于所述电流信号的缩放版本对第二电容器和第三电容器充电来生成第二斜坡信号，其中所述第二电容器在放电时的电压为第一时段期间的所述第二斜坡信号，并且其中所述第三电容器在放电时的电压为第二时段期间的所述第二斜坡信号。
15.根据权利要求14所述的电路，其中所述斜坡信号生成电路包括：
第一充电路径，其包括耦合到第一输出节点的第一电容器；
第二充电路径，其包括第一开关和第二电容器；
第三充电路径，其包括第二开关和第三电容器；
第一放电路径，其包括所述第二电容器、耦合在所述第二充电路径和第二输出节点之间的第三开关，以及耦合在所述第二充电路径和第四节点之间的第四开关；以及
第二放电路径，其包括所述第三电容器、耦合在所述第三充电路径和所述第二输出节点之间的第五开关，以及耦合在所述第三节点和所述第四节点之间的第六开关。
16.根据权利要求15所述的电路，其中所述第一电容器耦合在所述第一输出节点和接地节点之间，其中所述电路还包括耦合在所述第一输出节点和所述接地节点之间的第七开关，其中所述第一开关耦合在第一节点和第二节点之间，其中所述第二电容器耦合在所述第二节点和所述接地节点之间，其中所述第三开关耦合在所述第二节点和所述第二输出节点之间，其中所述第二开关耦合在所述第一节点和第三节点之间，其中所述第三电容器耦合在所述第三节点和所述接地节点之间，并且其中所述第四开关耦合在所述第三节点和所述第二输出节点之间。
17.根据权利要求16所述的电路，还包括：
第八开关，其耦合在所述第二节点和所述接地节点之间；
第九开关，其耦合在所述第三节点和所述接地节点之间；
第十开关，其耦合在所述第二输出节点和第五节点之间；
第四电容器，其耦合在所述第五节点和所述接地节点之间；
第十一开关，其耦合在所述第一输出节点和第六节点之间；
第五电容器，其耦合在所述第六节点和所述接地节点之间；以及
放大器，其包括耦合到所述第五节点的第一输入端子、耦合到所述第六节点的第二输入端子，以及耦合到所述第四节点的输出端子。
18.根据权利要求15所述的电路，其中所述电流信号生成电路包括：
第一晶体管，其包括耦合到第七节点的集电极端子、耦合到接地节点的发射极端子，以及耦合到第八节点的基极端子；
第二晶体管，其包括耦合到第九节点的集电极端子、耦合到第十节点的发射极端子，以及耦合到第十一节点的基极端子；
第三晶体管，其包括耦合到第十二节点的集电极端子、耦合到第十三节点的发射极端子，以及耦合到所述第十一节点的基极端子；以及
第四晶体管，其包括耦合到第十四节点的集电极端子、耦合到所述接地节点的发射极端子，以及耦合到所述第十三节点的基极端子。
19.根据权利要求18所述的电路，其中所述电流信号生成电路还包括：
第二放大器，其包括耦合到第十五节点的第一输入端子、耦合到第十六节点的第二输入端子，以及输出端子；
第五晶体管，其包括耦合到第十七节点的漏极端子、耦合到所述第十六节点的源极端子，以及耦合到所述第二放大器的所述输出端子的栅极端子；
电阻器，其耦合在所述第十六节点和所述接地节点之间；
第六晶体管，其包括耦合到所述第十七节点的漏极端子、耦合到第十八节点的源极端子，以及耦合到所述第十七节点的栅极端子；
第七晶体管，其包括耦合到所述第七节点的漏极端子、耦合到所述第十八节点的源极端子，以及耦合到所述第十七节点的栅极端子；
第八晶体管，其包括耦合到所述第十八节点的漏极端子、耦合到所述第十一节点的源极端子，以及耦合到所述第七节点的栅极端子；
第九晶体管，其包括耦合到所述第八节点的漏极端子、耦合到所述第十八节点的源极端子，以及耦合到所述第九节点的栅极端子，以及
第十晶体管，其包括耦合到所述第十三节点的漏极端子、耦合到所述第十八节点的源极端子，以及耦合到所述第十二节点的栅极端子。
20.根据权利要求19所述的电路，其中所述电流信号是根据
Figure FDA0003251366960000051
确定的，其中k为常数，VIN为所述输入电压值，VOUT为所述输出电压值，VREF为参考电压，RF为指定所述操作频率的电阻值，并且R1为所述电阻器的电阻值。
21.根据权利要求18所述的电路，其中所述第十四节点耦合到所述斜坡信号生成电路并且被配置为向所述斜坡信号生成电路提供所述电流信号。
22.根据权利要求15所述的电路，其中向所述第一输出节点供应的电流的值等于所述电流信号的值，其中向所述第一节点供应的电流的值等于所述电流信号的值的两倍，并且其中从所述第四节点散去的电流的值等于所述电流信号的值。
23.根据权利要求14所述的电路，其中所述电流信号是根据
Figure FDA0003251366960000061
确定的，其中k为常数，VIN为所述输入电压值，VOUT为所述输出电压值，并且RF为指定所述操作频率的电阻器的电阻值。
24.一种系统，包括：
功率转换器；以及
控制器，其耦合到所述功率转换器并且包括：
电流信号生成电路，其被配置为基于所述功率转换器的输入电压值、所述功率转换器的输出电压值以及所述功率转换器的开关频率来生成电流信号；
斜坡信号生成电路，其被配置为：
通过基于所述电流信号对第一电容器充电来生成第一斜坡信号，其中所述第一电容器在充电时的电压为第一斜坡信号；并且
通过基于所述电流信号的缩放版本对第二电容器和第三电容器充电来生成第二斜坡信号，其中所述第二电容器在放电时的电压为第一时段期间的所述第二斜坡信号，并且其中所述第三电容器在放电时的电压为第二时段期间的所述第二斜坡信号；以及
比较器，其被配置为：
将所述第一斜坡信号或所述第二斜坡信号与至少部分地根据所述功率转换器的输出电流确定的误差信号进行比较；并且
基于所述比较生成脉宽调制信号，以指定所述功率转换器的占空比。
25.根据权利要求24所述的系统，其中所述斜坡信号生成电路包括：
第一充电路径，其包括耦合到第一输出节点的所述第一电容器；
第二充电路径，其包括第一开关和所述第二电容器；
第三充电路径，其包括第二开关和所述第三电容器；
第一放电路径，其包括所述第二电容器、耦合在所述第二充电路径和第二输出节点之间的第三开关，以及耦合在所述第二充电路径和第四节点之间的第四开关；以及
第二放电路径，其包括所述第三电容器、耦合在所述第三充电路径和所述第二输出节点之间的第五开关，以及耦合在所述第三节点和所述第四节点之间的第六开关。
26.根据权利要求25所述的系统，其中向所述第一输出节点供应的电流的值等于所述电流信号的值，其中向所述第一节点供应的电流的值等于所述电流信号的值的两倍，并且其中从所述第四节点散去的电流的值等于所述电流信号的值。
27.根据权利要求24所述的系统，其中所述电流信号生成电路包括被配置为根据
Figure FDA0003251366960000071
生成所述电流信号的部件，其中k为常数，VIN为所述功率转换器的所述输入电压值，VOUT为所述功率转换器的所述输出电压值，并且RF是指定所述功率转换器的所述开关频率的电阻器的电阻值。
28.根据权利要求24所述的系统，其中所述电流信号生成电路包括多个晶体管，所述多个晶体管被配置为根据所述功率转换器的所述输入电压值、所述功率转换器的所述输出电压值，以及设置所述功率转换器的开关频率的电阻器来执行电流乘法和电流除法以生成所述电流信号。
29.一种电路，包括：
第一晶体管，其包括耦合到第一节点的集电极端子、耦合到接地节点的发射极端子，以及耦合到第二节点的基极端子；
第二晶体管，其包括耦合到第三节点的集电极端子、耦合到第四节点的发射极端子，以及耦合到第五节点的基极端子；
第三晶体管，其包括耦合到第六节点的集电极端子、耦合到第七节点的发射极端子，以及耦合到所述第五节点的基极端子；以及
第四晶体管，其包括耦合到第八节点的集电极端子、耦合到所述接地节点的发射极端子，以及耦合到所述第七节点的基极端子。
30.根据权利要求29所述的电路，还包括：
放大器，其包括耦合到第九节点的第一输入端子、耦合到第十节点的第二输入端子，以及输出端子；
第五晶体管，其包括耦合到第十一节点的漏极端子、耦合到所述第十节点的源极端子，以及耦合到所述放大器的所述输出端子的栅极端子；
电阻器，其耦合在所述第十节点和所述接地节点之间；
第六晶体管，其包括耦合到所述第十一节点的漏极端子、耦合到第十二节点的源极端子，以及耦合到所述第十一节点的栅极端子；以及
第七晶体管，其包括耦合到所述第一节点的漏极端子、耦合到所述第十二节点的源极端子，以及耦合到所述第十一节点的栅极端子。
31.根据权利要求30所述的电路，还包括：
第八晶体管，其包括耦合到所述第十二节点的漏极端子、耦合到所述第五节点的源极端子，以及耦合到所述第一节点的栅极端子；
第九晶体管，其包括耦合到所述第二节点的漏极端子、耦合到所述第十二节点的源极端子，以及耦合到所述第三节点的栅极端子；以及
第十晶体管，其包括耦合到所述第七节点的漏极端子、耦合到所述第十二节点的源极端子，以及耦合到所述第六节点的栅极端子。
32.根据权利要求31所述的电路，其中所述第四晶体管从所述第八节点散去大约等于
Figure FDA0003251366960000081
的电流量，其中k为常数，VIN为所述第十二节点处存在的输入电压值，VOUT为功率转换器的输出电压值，VREF为参考电压，RF为指定所述功率转换器的操作频率的电阻值，并且R1为所述电阻器的电阻值。
33.根据权利要求29所述的电路，还包括斜坡信号生成电路，其耦合到所述第八节点并且被配置为：
通过基于大小与由所述第四晶体管散去的电流大约相等的电流信号对第一电容器充电来生成第一斜坡信号，其中所述第一电容器在充电时的电压为所述第一斜坡信号；并且
通过基于所述电流信号的缩放版本对第二电容器和第三电容器充电来生成第二斜坡信号，其中所述第二电容器在放电时的电压为第一时段期间的所述第二斜坡信号，并且其中所述第三电容器在放电时的电压为第二时段期间的所述第二斜坡信号。
34.根据权利要求33所述的电路，其中所述斜坡信号生成电路包括：
第一充电路径，其包括耦合到第一输出节点的所述第一电容器，在所述第一输出节点处存在所述第一斜坡信号；
第二充电路径，其包括第一开关和所述第二电容器；
第三充电路径，其包括第二开关和所述第三电容器；
第一放电路径，其包括所述第二电容器、耦合在所述第二充电路径和存在所述第二斜坡信号的第二输出节点之间的第三开关，以及耦合在所述第二充电路径和第四节点之间的第四开关；以及
第二放电路径，其包括所述第三电容器、耦合在所述第三充电路径和所述第二输出节点之间的第五开关，以及耦合在所述第三节点和所述第四节点之间的第六开关。
CN202080019524.9A 2019-02-18 2020-02-18 自适应斜坡信号生成 Pending CN113544973A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962807128P 2019-02-18 2019-02-18
US62/807,128 2019-02-18
US16/711,200 US11362584B2 (en) 2019-02-18 2019-12-11 Adaptive ramp signal generation
US16/711,200 2019-12-11
PCT/US2020/018668 WO2020172182A1 (en) 2019-02-18 2020-02-18 Adaptive ramp signal generation

Publications (1)

Publication Number Publication Date
CN113544973A true CN113544973A (zh) 2021-10-22

Family

ID=72042292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080019524.9A Pending CN113544973A (zh) 2019-02-18 2020-02-18 自适应斜坡信号生成

Country Status (3)

Country Link
US (1) US11362584B2 (zh)
CN (1) CN113544973A (zh)
WO (1) WO2020172182A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11463005B2 (en) * 2020-04-27 2022-10-04 Texas Instruments Incorporated Ramp generator for buck/boost converters
US11804769B2 (en) * 2020-12-30 2023-10-31 Texas Instruments Incorporated Power converter control
US11764767B1 (en) * 2022-12-22 2023-09-19 Texas Instruments Incorporated Operating mode transition options for boost converter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2028752B1 (en) * 2007-08-20 2011-03-09 austriamicrosystems AG DC/DC converter arrangement and method for DC/DC conversion
US9614380B2 (en) 2014-10-10 2017-04-04 Intersil Americas LLC Hysteretic current mode buck-boost control architecture
CN106026653B (zh) 2016-05-26 2018-11-13 成都芯源系统有限公司 具有斜坡补偿的升降压变换器及其控制器和控制方法
US10637356B2 (en) * 2017-04-03 2020-04-28 Integrated Device Technology, Inc. Multiple-level buck boost converter control

Also Published As

Publication number Publication date
WO2020172182A1 (en) 2020-08-27
US20200266702A1 (en) 2020-08-20
US11362584B2 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
US20200373841A1 (en) Wide switching frequency range switched mode power supply control topology
US9300212B2 (en) DC-DC converters operable in a discontinuous switching mode
US8810227B2 (en) System and method for controlling a switched-mode power supply
Huang et al. Hybrid buck–boost feedforward and reduced average inductor current techniques in fast line transient and high-efficiency buck–boost converter
US10845833B1 (en) Method and system for buck converter current re-use for minimum switching frequency pulse-skip operation
KR101443583B1 (ko) 출력 전압을 조절하는 방법
CN113544973A (zh) 自适应斜坡信号生成
EP2973972A1 (en) Duty-cycle dependent slope compensation for a current mode switching regulator
JP2018521622A (ja) インダクタ電流に基づいてブーストスイッチングレギュレータを制御するための回路および方法
CN111092538A (zh) 对多个功率转换器操作模式的共同控制
CN115053442A (zh) 升压转换器的电流限制
US10038381B2 (en) Area-friendly method for providing duty cycle inverse to supply voltage
Cassidy et al. Constant ON-time 3-level buck converter for low power applications
US11569743B2 (en) DC-DC converter with pulse modulation control circuit
CN213305259U (zh) 控制电路、多相转换器设备及多相转换器电路
US20240030812A1 (en) Bootstrap circuitry for driving a high-side switch of a switching converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination