CN113544861A - 用于生产光电半导体器件的方法以及光电半导体器件 - Google Patents

用于生产光电半导体器件的方法以及光电半导体器件 Download PDF

Info

Publication number
CN113544861A
CN113544861A CN201980093797.5A CN201980093797A CN113544861A CN 113544861 A CN113544861 A CN 113544861A CN 201980093797 A CN201980093797 A CN 201980093797A CN 113544861 A CN113544861 A CN 113544861A
Authority
CN
China
Prior art keywords
optoelectronic semiconductor
semiconductor chip
method step
gap
reflector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980093797.5A
Other languages
English (en)
Other versions
CN113544861B (zh
Inventor
C·K·林
X·F·胡
W·L·林
A·C·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN113544861A publication Critical patent/CN113544861A/zh
Application granted granted Critical
Publication of CN113544861B publication Critical patent/CN113544861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

在一个实施例中，该方法用于生产光电半导体器件（1），并且包括以下步骤：A）提供光电半导体芯片（2），B）施加临时间隔物（3）以保护光电半导体芯片（2）的光出射面（20），C）直接在光电半导体芯片（2）周围和临时间隔物（3）周围在横向方向上形成反射器（4），D）随后去除临时间隔物（3），使得反射器（4）超越光出射面（20），以及E）将光学元件（5）施加到反射器（4）上，使得光学元件（5）的光出射面（20）和光入射面（50）之间存在间隙（42）。

Description

用于生产光电半导体器件的方法以及光电半导体器件
提供了一种用于生产光电半导体器件的方法。另外，提供了一种光电半导体器件。
要实现的目的是提供一种包括高效且节省空间的光学元件的光电半导体器件。
该目的尤其通过用于生产光电半导体器件的方法和通过具有独立权利要求的特征的光电半导体器件来实现。优选的进一步发展构成从属权利要求的主题。
根据至少一个实施例，该方法用于生产光电半导体器件。该光电半导体器件特别是被配置成在操作中发射可见光的发光二极管。作为替代或附加地，近紫外辐射和/或近红外辐射可以由光电半导体器件发射。另外，该光电半导体器件可以是激光器件。此外，光电半导体器件是光电探测器或组合的发光和光接收元件（比如光传感器），这是可能的。
根据至少一个实施例，该方法包括提供至少一个光电半导体芯片的步骤。一个或多个半导体芯片是发光二极管芯片、激光二极管芯片或光电探测器芯片。如果存在多个半导体芯片，则所有的半导体芯片都可以具有相同的结构，或者可以组合不同种类的半导体芯片。
根据至少一个实施例，该方法包括施加至少一个临时间隔物的步骤。间隔物被配置成暂时保护对应光电半导体芯片的光出射面（light-exit face）。例如，间隔物由光致抗蚀剂（photo resist）制成。在完成的光电半导体器件中，间隔物不再存在。
根据至少一个实施例，该方法包括形成反射器的步骤。优选地，反射器在横向方向上直接邻接光电半导体芯片和/或临时间隔物。特别地，反射器被直接形成在光电半导体芯片和临时间隔物的侧面上。优选地，当在俯视图中观察时，特别是看到光出射面上时，反射器完全地和/或直接地围绕光电半导体芯片和临时间隔物。
根据至少一个实施例，该方法包括去除临时间隔物的步骤。该方法步骤在已经形成反射器之后完成。因此，在去除间隔物之后，反射器超越（proceed beyond）光出射面。因此，反射器的高度可以超过光电半导体芯片的高度。
根据至少一个实施例，该方法包括将光学元件施加到反射器上的步骤。因此，在光电半导体芯片的光出射面和光学元件的光入射面之间产生间隙。优选地，光学元件完全覆盖光电半导体芯片的光出射面。
在至少一个实施例中，该方法用于生产光电半导体器件，并且包括以下步骤：
A） 提供光电半导体芯片，
B） 施加临时间隔物以保护光电半导体芯片的光出射面，
C） 直接在光电半导体芯片周围和临时间隔物周围在横向方向上形成反射器，
D） 随后去除临时间隔物，使得反射器超越光出射面，以及
E） 将光学元件施加到反射器上，使得光电半导体芯片的光出射面和光学元件的光入射面之间存在间隙。
通常，磷光体层被施加到LED芯片的光出射面，并且反射器框架被形成在LED芯片周围，磷光体覆盖反射器框架。为了实现期望的光学特性，需要在这样的LED器件上方放置相当地（comparably）大的外部透镜。
利用本文中描述的方法，例如，可以在反射器顶部的光出射面附近形成节省空间的超透镜（meta lens）或微透镜。因此，可以以节省空间的方式将光学元件集成在光电半导体器件中。
因此，具有超透镜和/或微透镜的CSP的小型化是可能的。CSP代表“芯片级封装”。
此外，比如超透镜、微透镜或菲涅耳透镜之类的光学元件可以被用于使得能够实现光电半导体器件的应用，比如地板照明（floor illumination）或飞行时间应用（简称ToF）。间隙的高度可以通过使用不同厚度的临时间隔物来调整，以便适应先进光学器件所需的距离。另外，使得能够实现简化的制造工艺，特别是在面板中制造光电半导体器件是可能的。因此，制造可以更便宜和更快。倒装芯片（flip chips）可以被用作光电半导体芯片。
根据至少一个实施例，光学元件是超透镜。超透镜是由超材料（meta material）制成的透镜。超材料包括比如天线、电容器和/或线圈或类似元件之类的结构，其具有小于光学元件被设计成用于的波长的几何尺寸。例如，利用这样的超材料可以实现负折射率。例如，超材料以及因此超透镜包括安装在互锁片上的裂环谐振器（split-ring resonator）和线。
根据至少一个实施例，光学元件是微透镜或微透镜阵列。也就是说，光学元件可以由多个微透镜构成。例如，个体微透镜可以被形成为凸透镜或者也可以被形成为凹透镜。微透镜可以是自由曲面透镜（free form lens）。微透镜的形状优选地是圆顶状，但是也可以使用圆柱微透镜。当在俯视图中看到半导体器件的顶面上时，微透镜的平均直径是例如至少10μm或至少50μm和/或至多500μm或至多200μm或至多100μm。例如，光学元件中的微透镜的数量至少为9个或16个或25个，和/或至多100000个或至多10000个或至多1000个或至多100个。
根据至少一个实施例，当在横截面中看时，光学元件由微棱镜构成。因此，光学元件可以是菲涅耳透镜或类似于菲涅耳透镜。当在横截面中看时，棱镜的平均宽度和/或高度例如是至少10μm或至少50μm和/或至多500μm或至多200μm或至多100μm。
根据至少一个实施例，光学元件是扁平的。也就是说，光学元件可以近似为平面平行小板。与横向尺寸相比，光学元件可以相当地薄。例如，光学元件的平均直径与光学元件的厚度的商为至少3或至少5或至少10。作为替代或附加地，该商为至多1000或至多100或至多20。
根据至少一个实施例，反射器通过模制来生产。优选地，反射器包括透明基质材料，比如硅树脂，并且还包括反射颗粒，例如金属氧化物（比如二氧化钛）的反射颗粒。反射器是漫反射的和/或是白色的，这是可能的。作为替代，反射器可以基于至少一种金属或布拉格反射器，并且可以是镜面反射的。镜面反射和漫反射组件的组合也是可能的。
根据至少一个实施例，间隙填充有气体。例如，间隙填充有保护气体，比如氮气或氩气。然而，优选地，间隙填充有空气。作为替代，间隙可以是真空（evacuated）区域。
根据至少一个实施例，方法步骤B）在方法步骤A）之前执行。也就是说，在提供光电半导体芯片之前制造临时间隔物。因此，光电半导体芯片可以被放置到相应的临时间隔物上。
根据至少一个实施例，在方法步骤B）中提供第一载体。间隔物的原材料被施加到第一载体。例如，原材料是光致抗蚀剂。第一载体可以包括第一剥离带（release tape）。
根据至少一个实施例，步骤B）包括使光致抗蚀剂就地显影以便于限定临时间隔物的形状的子步骤。然后可以去除间隔物的多余原材料。
根据至少一个实施例，在方法步骤A）中，光电半导体芯片被安装在临时间隔物的背离第一载体的一侧上。光电半导体芯片的安装可以通过将半导体芯片粘性地结合到相应的间隔物上来实现。因此，胶水可以位于间隔物与光电半导体芯片之间。作为替代，间隔物本身可能是粘性的，使得光电半导体芯片可以被放置和暂时结合到间隔物上而无需单独的粘合材料的帮助。
根据至少一个实施例，方法步骤B）包括两个子步骤B1）和B2）。特别地，方法步骤A）在方法步骤B1）之后但在方法步骤B2）之前执行。
根据至少一个实施例，在方法步骤B1）中提供第一载体，在第一载体上施加光致抗蚀剂。随后，光致抗蚀剂就地显影，并且形成临时间隔物的第一部分。间隔物的第一部分可以与随后安装到所述第一部分上的光电半导体芯片相同（congruent）或近似相同。
根据至少一个实施例，在方法步骤B2）中，另外的光致抗蚀剂被施加在第一部分周围，特别是通过分配来施加。另外的光致抗蚀剂优选地至少润湿第一部分的侧面。可选地，另外的光致抗蚀剂完全地或优选地仅部分地润湿光电半导体芯片的侧面。
根据至少一个实施例，在方法步骤B2）中，另外的光致抗蚀剂至少就地显影以形成临时间隔物的第二部分。因此，当在俯视图中看时，间隔物的第二部分可以位于半导体芯片旁边。当在横截面中看时，间隔物的第二部分可以具有三角形或凹形形状。因此，第二部分可以被成形（shape）得像弯月面。
根据至少一个实施例，在方法步骤C）之前，将第二载体施加到光电半导体芯片的底侧。第二载体可以包括第二剥离带。底侧与光出射面相对。在底侧处存在电接触表面是可能的。该电接触表面可以是一种或多种金属的。接触表面可以被压入到第二载体中，特别是被压入到第二剥离带中。
根据至少一个实施例，在施加第二载体之后，去除第一载体。该步骤优选地在方法步骤C）之前进行。
根据至少一个实施例，至少在光出射面顶上的区域中，间隙被成形得像截头棱锥或像截头圆锥或被成形为截头棱锥与截头圆锥之间的中间体。否则，间隙可以被成形为长方体或被成形为两个或多于两个长方体的组合。
根据至少一个实施例，在方法步骤A）中提供多个光电半导体芯片。在方法步骤C）中，优选地形成用于所有反射器的恰好一个模具主体，使得所有光电半导体芯片在所述模具主体中被机械地集成或连接。
根据一个实施例，在方法步骤E）之后的另外的方法步骤F）中，模具主体被单颗化（singulate）成个体反射器。因此，反射器和光电半导体器件通过单颗化来形成。例如，通过锯切或激光切割来完成单颗化。
根据至少一个实施例，在方法步骤E）中，光学元件被应用为光学片。优选地，光学片是在方法步骤F）之前覆盖所有光电半导体芯片的连续和邻近层。此外，模具主体也可以部分或完全地覆盖有光学片。
根据至少一个实施例，在方法步骤F）中，光学片被单颗化成光学元件。光学片以及模具主体可以以同时的方法或作为替代在两个连续的方法步骤中被单颗化。
根据至少一个实施例，间隙在横向方向上完全继续通过反射器。因此，形成至少一个通风口开口。通过通风口开口，比如空气之类的气体可以进入到间隙中并从间隙中排出。
根据至少一个实施例，至少一个通风口开口的形状由临时间隔物的形状限定。也就是说，反射器被形成在临时间隔物周围，并且临时间隔物可以具有对应于通风口开口的负形状的翼。因此，在去除临时间隔物之后，产生间隙以及通风口开口。
根据至少一个实施例，每个间隙和每个半导体芯片形成至少两个通风口开口。当在俯视图中看到光出射面上时，两个通风口开口或通风口开口中的至少两个可以被对称布置。可以有对称的轴，或者可以有关于通风口开口的点对称。
根据至少一个实施例，反射器和光学元件在完成的半导体器件四周围、特别是在横向方向上彼此齐平地终止。因此，光电半导体器件可以具有由反射器以及由光学元件、以及作为附加选项在反射器与光学元件之间的粘合剂组成的平坦侧面。因此，光学半导体器件的顶面可以仅由光学元件形成。
根据至少一个实施例，间隙的厚度超过光电半导体芯片的厚度。在这种情况下，间隙的厚度优选地为至少0.2 mm或0.4 mm和/或至多2 mm或至多0.7 mm。因此，间隙的厚度相当地大。
根据至少一个实施例，间隙的厚度相当地小。特别地，光电半导体芯片的厚度于是超过间隙的厚度。在这种情况下，间隙的厚度可以为至多30μm或至多50μm或至多100μm。作为替代或附加地，间隙的厚度为至少2μm或至少5μm或至少10μm。
根据至少一个实施例，光电半导体芯片被配备有或包括至少一个磷光体。该至少一个磷光体被配置成将由发光半导体芯片发射的辐射转换成具有另一波长、特别是具有更长波长的辐射。可以存在借助于至少一个磷光体的部分或完全的波长转换。例如，混合的白光由来自光电半导体芯片的蓝光和由来自磷光体的黄光产生。
根据至少一个实施例，当在俯视图中看到光出射面上时，反射器在横向方向上完全且直接地围绕磷光体，优选地在磷光体四周围。优选地，反射器在远离光电半导体芯片的底侧的方向上突出超过磷光体。因此，间隙优选地位于磷光体与光学元件之间。
此外，提供了一种光电半导体器件。该光电半导体器件可以通过如在上述示例性实施例中的一个或多个中所解释的方法来制造。因此，对于该方法也公开了光电半导体器件的特征，以及反之亦然。
在至少一个实施例中，光电半导体器件包括光电半导体芯片，该光电半导体芯片具有光出射面，或者作为替代，具有光入射面。反射器超越光出射面或光入射面，并且在横向方向上直接围绕光电半导体芯片。将光学元件安装到反射器上，使得在光学元件的光出射面或光入射面与光入射面之间存在间隙。
下面参考附图通过示例性实施例更详细地解释本文中描述的方法和光电半导体器件。
各个图中相同的元件用相同的参考符号来指示。然而，元件之间的关系并未按比例示出，而是各个元件可能被示出为夸张地大以辅助理解。
在图中：
图1至图13示出了本文中描述的方法的示例性实施例的方法步骤的截面视图；
图14至图18示出了本文中描述的方法的示例性实施例的方法步骤的截面视图；
图19至图31示出了本文中描述的方法的示例性实施例的方法步骤的截面视图；
图32至图44示出了本文中描述的方法的示例性实施例的方法步骤，其中，图36和图42是俯视图，并且其余图32至图35、图37至图41、图43和图44是截面视图；
图45和图46示出了用于本文中描述的光电半导体器件的光学元件的示例性实施例的示意性俯视图；
图47示出了用于本文中描述的光电半导体器件的光电半导体芯片的截面视图；以及
图48示出了光电半导体器件的改型（modification）。
在图1至图13中，图示了用于生产光电半导体器件1的方法的示例性实施例。根据图1，提供了第一载体61。第一载体61可以是刚性体或者可以是柔性箔。
根据图2，第一剥离带71被施加到载体61。例如，剥离带71是热剥离带。否则，剥离带71可以是辐射敏感剥离带。也就是说，借助于热和/或辐射，可以降低剥离带71的粘合属性。
在图3的方法步骤中，光致抗蚀剂33被直接施加到第一剥离带71。光致抗蚀剂33可以限于第一剥离带71。光致抗蚀剂33可以是负性光致抗蚀剂，或者也可以是正性光致抗蚀剂。
根据图4，例如，借助于未示出的掩蔽技术和照明技术来结构化光致抗蚀剂33。因此，产生了临时间隔物3。间隔物3特别地是光致抗蚀剂33的硬化部分。
在图5中，示出了光致抗蚀剂33的未硬化部分被去除，使得仅临时间隔物3保留在第一剥离带71上。
在图6的方法步骤中，光电半导体芯片2被施加到远离第一剥离带71的间隔物3的侧面。半导体芯片3例如是发光二极管芯片。半导体芯片的光出射面20面向第一剥离带71。底侧21背离第一剥离带71。
在底侧21处，半导体芯片2可以包括电接触表面26。也就是说，半导体芯片2可以是在相应底侧21上具有所有电接触表面26的倒装芯片。
在图7的方法步骤中，具有第二剥离带72的第二载体62被提供到半导体芯片2的底侧21。第二载体62可以是刚性体或者可以是柔性箔。第二剥离带72可以以与第一剥离带71相同的方式具有粘合属性。因此，第二剥离带可以是热剥离带或辐射敏感剥离带，使得第二剥离带72的粘合属性可以通过热和/或辐射、特别是通过紫外线辐射而关闭。
如在所有其他示例性实施例中那样，电接触表面26可以接触第二剥离带72。作为替代，接触表面26可以被完全或部分地压入到第二剥离带72中。因此，当电接触表面26被完全压入到第二剥离带72中时，半导体芯片2的底侧21可以与第二剥离带72齐平地终止。作为替代，半导体芯片2本身可以被部分地压入到第二剥离带72中。
在图8中，图示了第一载体61和第二载体62已经被去除。因此，具有间隔物3的半导体芯片2位于具有第二剥离带62的第二载体62上。
在图9的方法步骤中，形成模具主体40。模具主体40在侧面22处直接邻接半导体芯片2，以及还有间隔物3。模具主体40被直接施加在第二剥离带72上。取决于半导体芯片被压入到第二剥离带72中多远，模具主体40可能接触电接触表面26，或者可以远离接触表面26而终止。
例如，模具主体40通过铸造形成。作为替代，模具主体40可以通过模制（比如膜辅助模制，简称FAM）来产生。
优选地，模具主体40呈现白色。因此，模具主体40例如是硅树脂的，反射性二氧化钛颗粒已经被嵌入到其中。在远离第二剥离带72的方向上和/或在远离第二载体62的方向上，模具主体40可以与间隔物3齐平地终止。
在图10的方法步骤中，间隔物3已经被去除。因此，在光出射面20上方产生间隙42。在横向方向上，间隙42可以与相应半导体芯片2的侧面22齐平地终止。
根据图11，连续的光学片55被提供在模具主体40的顶上。光学片55包括多个光学元件5。因此，间隙42被光学元件5完全覆盖。光学元件5的光入射面50面向相应半导体芯片2，并且发光表面51背离半导体芯片2。
光学片55可以被直接施加到模具主体40。作为替代，在光学片55与模具主体40之间可以存在未示出的粘合层。
在图12中，示出了模具主体40和光学片55例如借助于锯切被单颗化。第二载体62和作为选项的第二剥离带72不受单颗化步骤的影响是可能的。因此，借助于所述单颗化，个体反射器4和个体光学元件5从模具主体40和从光学片55产生。
在图12中，还图示了间隙42具有相当地小厚度T。例如，厚度T为50μm左右。与此相比，半导体芯片2的厚度C相当地大，并且可能为0.2 mm左右。
在图13中，图示了完成的光电半导体器件1。因此，第二剥离带72和第二载体62已经被去除。
在图14至图18中，图示了该方法的另一个示例性实施例。图14至图18的方法实质上对应于图1至图13的方法。
根据图14，施加了若干个光致抗蚀剂层33，例如，三个光致抗蚀剂层33。
因此，参见图15，获得了相当地厚的临时间隔物3。
根据图16，类似于图9的方法步骤生产模具主体40。
在那之后，参见图17，包括光学元件5的光学片55被附接到模具主体40。作为厚临时间隔物3的结果，产生了相当地厚的间隙42。例如，间隙的厚度T超过半导体芯片2的厚度C。例如，厚度T为1 mm左右。
在图18中，图示了具有相当地厚间隙42的所得到的光电半导体器件1。
该方法的另一个示例性实施例在图19至图31中示出。图19至图23的方法步骤实质上对应于图1至图6的方法步骤。然而，在图23中仅存在间隔物的第一部分31。图23的这些第一部分31主要对应于图6的空间3。
在如图24中所示的随后的方法步骤中，通过在第一部分31周围将另外的光致抗蚀剂34分配到第一剥离带71来产生间隔物的第二部分33。另外的光致抗蚀剂34可以部分地润湿半导体芯片2的侧面22。
所得到的间隔物3在图25中示出。也就是说，间隔物3近似具有带有圆角的截头棱锥的形状。
参见图26，在去除第一载体61和第一剥离带71之后，间隔物3背离第二载体62。在远离第二载体62的方向上，间隔物3变得更宽。
如图27中所示，产生模具主体40。因此，在模具主体40中形成间隔物3的负片（negative）。
根据图28，间隔物3被去除。因此，光出射面20完全没有模具主体40，并且侧面22部分没有模具主体40。因此，所得到的间隙42以反射器状的方式成形，并且间隙42在远离相关联的半导体芯片2的方向上变得更宽。
在图29至图31的方法步骤中，提供光学片55，执行单颗化，并且去除第二载体62。因此，图29至图31的方法步骤类似于图11至图13的方法步骤。
该方法的另一个示例性实施例在图32至图44中图示。图32至图44的方法的一般概念与图1至图13的方法中相同。因此，在下文中解释与前述方法的本质区别。
在图36中，图示了个体间隔物3的俯视图。间隔物3包括矩形基体。两个翼35在相反侧处从基体突出。例如，翼35具有矩形形状。如从图37可以看出的，翼35在横向方向上突出超过半导体芯片2。图37和随后的截面视图是通过沿着翼35的线的截面视图。
在图31和图42中，图示了在翼35先前已定位的位置处产生通风口开口44。因此，参见图44，通风口开口44在横向方向上完全穿过相关联的反射器4。因此，空气可以流入到间隙42中和流出间隙42，这取决于例如温度，并且因此取决于间隙42中的空气的密度。
当然，间隙42、通风口开口44和具有不同宽度的间隙42的不同厚度可以被组合在该方法的一个示例性实施例中。例如，图44的器件的通风口开口44可以与图31的示例性实施例的加宽间隙42组合。
在图45和图46中，示出了光学元件5的发光表面51的俯视图。根据图45，光学元件5包括多个结构元件52。借助于结构元件52，形成了超材料。结构元件52的典型横向尺寸小于要由光学元件5处理的波长。因此，结构元件52的典型尺寸可能是100 nm至500 nm左右。
根据图46，光学元件5是微透镜阵列。因此，多个微透镜52形成发光表面51。
如在所有其他示例性实施例中那样，光学元件5的光入射面50可以具有平坦形式。作为替代，光入射面50也可以被配备有结构元件、微透镜和/或菲涅耳元件。
在图47中，图示了半导体芯片2的示例性实施例。半导体芯片2包括被配置成发光的半导体层序列27。作为选项，存在衬底28。衬底28可以是针对半导体层序列27的生长衬底。取决于衬底28的电属性，半导体层序列27和衬底28的位置可以互换，使得电接触表面26可以直接位于半导体层序列27上。如提到的，可以省略衬底28以产生没有衬底的薄膜半导体芯片。
半导体层27序列优选地基于III-V化合物半导体材料。例如，半导体材料是氮化物化合物半导体材料（诸如AlnIn1-n-mGamN）或磷化合物半导体材料（诸如AlnIn1-n-mGamP）或还有砷化合物半导体材料（诸如AlnIn1-n-mGamAs），其中，在每种情况下，
Figure 61821DEST_PATH_IMAGE001
、
Figure 944326DEST_PATH_IMAGE002
和
Figure 172176DEST_PATH_IMAGE003
适用。半导体层序列可以包括掺杂剂和附加成分。然而，为简单起见，仅指示了半导体层序列的晶格的基本成分，即，Al、As、Ga、In、N或P，即使这些可以部分地被少量另外的物质替换和/或补充也是如此。半导体层序列特别优选地基于AlInGaN材料系统。
如在所有其他示例性实施例中那样，可以将磷光体层25施加到半导体层序列27和/或衬底28。因此，磷光体25可以是半导体芯片2的组成部分。作为替代，这样的磷光体25可以是未示出的光电半导体器件1内的单独组件。
磷光体25优选地是发光材料或包括以下材料中的至少一种的发光材料混合物：Eu2+掺杂的氮化物，诸如
Figure 114724DEST_PATH_IMAGE004
Figure 552659DEST_PATH_IMAGE005
Figure 848642DEST_PATH_IMAGE006
；来自一般系统的石榴石
Figure 321212DEST_PATH_IMAGE007
，其中X = 卤化物、N或二价元素，D =三价或四价元素，并且RE = 稀土金属，诸如
Figure 434661DEST_PATH_IMAGE008
，
Figure 235258DEST_PATH_IMAGE009
；Eu2+掺杂的硫化物，诸如
Figure 459566DEST_PATH_IMAGE010
Eu2+掺杂的SiON，诸如
Figure 521063DEST_PATH_IMAGE011
例如来自系统的SiAlON
Figure 680780DEST_PATH_IMAGE012
；来自系统的beta-SiAlON
Figure 93307DEST_PATH_IMAGE013
；氮正硅酸盐（nitrido-orthosilicates），诸如
Figure 121306DEST_PATH_IMAGE014
Figure 850358DEST_PATH_IMAGE015
，其中RE = 稀土金属，并且AE = 碱土金属；正硅酸盐，诸如
Figure 40031DEST_PATH_IMAGE016
；氯硅酸盐，诸如
Figure 939854DEST_PATH_IMAGE017
；氯磷酸盐，诸如
Figure 709227DEST_PATH_IMAGE018
来自
Figure 10895DEST_PATH_IMAGE019
系统的BAM发光材料，诸如
Figure 371470DEST_PATH_IMAGE020
卤代磷酸盐，诸如
Figure 633955DEST_PATH_IMAGE021
；SCAP发光材料，诸如
Figure 3756DEST_PATH_IMAGE022
；KSF发光材料，诸如
Figure 894352DEST_PATH_IMAGE023
。此外，还可以引入量子点作为发光材料。在这种情况下，优选以包含II-VI族化合物和/或III-V族化合物和/或IV-VI族化合物和/或金属纳米晶体的纳米晶体材料的形式的量子点。
图48图示了光电半导体器件的改型8。在该改型8中，半导体芯片2被反射器4横向包围。借助形成改型8的顶面10的磷光体25完全覆盖反射器4和半导体芯片2。
使用这样的改型8，需要相当地大的光学元件（未示出）来实现期望的光学属性。与此相反，利用如在本文中描述的光电半导体器件1，可以实现关于光学元件的节省空间的布置。
在这里描述的本发明不受参考示例性实施例给出的描述的限制。而是，本发明涵盖任何新颖特征和特征的任何组合，特别地包括权利要求中的特征的任何组合，即使该特征或该组合本身并未在权利要求或示例性实施例中明确指示。
参考符号的列表
1 光电半导体器件
10 顶面
2 光电半导体芯片
20 光出射面
21 底侧
22 侧面
25 磷光体
26 电接触表面
27 半导体层序列
28 衬底
3 临时间隔物
31 临时间隔物的第一部分
32 临时间隔物的第二部分
33/34 光致抗蚀剂/另外的光致抗蚀剂
35 翼
4 反射器
40 模具主体
42 间隙
44 通风口开口
5 光学元件
50 光入射面
51 发光表面
52 结构元件/微透镜
55 光学片
61 第一载体
62 第二载体
71 第一剥离带
72 第二剥离带
8 光电半导体器件的改型
C 光电半导体芯片的厚度
T 间隙的厚度

Claims (16)

1.一种用于生产光电半导体器件（1）的方法，包括：
A）提供光电半导体芯片（2），
B）施加临时间隔物（3）以保护光电半导体芯片（2）的光出射面（20），
C）直接在光电半导体芯片（2）周围和临时间隔物（3）周围在横向方向上形成反射器（4），
D）随后去除临时间隔物（3），使得反射器（4）超越光出射面（20），以及
E）将光学元件（5）施加到反射器（4）上，使得光学元件（5）的光出射面（20）和光入射面（50）之间存在间隙（42）。
2.根据前述权利要求所述的方法，其中，光学元件（5）是超透镜或微透镜阵列，
其中，反射器（4）通过模制来生产，并且是漫反射的，并且是白色的，以及
其中，间隙（42）填充有气体。
3.根据前述权利要求之一所述的方法，其中
-方法步骤B）在方法步骤A）之前执行，
-在方法步骤B）中，提供第一载体（61），在第一载体（61）上施加光致抗蚀剂（31），
-随后，光致抗蚀剂（31）就地显影，使得形成临时间隔物（3），以及
-随后，在方法步骤A）中，将光电半导体芯片（2）安装到临时间隔物（3）的背离第一载体（61）的一侧上。
4.根据权利要求1和2之一所述的方法，其中
-方法步骤B）包括两个子步骤B1）和B2），方法步骤A）在方法步骤B1）之后但在方法步骤B2）之前执行，
-在方法步骤B1）中，提供第一载体（61），在第一载体（61）上施加光致抗蚀剂（33），
-随后，光致抗蚀剂（33）就地显影，并且形成临时间隔物（3）的第一部分（31），
-然后，在方法步骤A）中，将光电半导体芯片（2）安装到第一部分（31）的背离第一载体（61）的一侧上，
-随后，在方法步骤B2）中，在第一部分（31）周围分配另外的光致抗蚀剂（34），另外的光致抗蚀剂（34）至少润湿第一部分（31）的侧面，以及
-然后，仍然在方法步骤B2）中，另外的光致抗蚀剂（34）至少就位显影以形成临时间隔物（3）的第二部分（32）。
5.根据前述权利要求所述的方法，
其中，另外的光致抗蚀剂（34）还至少部分地润湿光电半导体芯片（2）的侧面（22）。
6.根据权利要求3至5之一所述的方法，
其中
-在方法步骤C）之前，将第二载体（62）施加到光电半导体芯片（2）的底侧（21），所述底侧（21）与光出射面（20）相对，并且
-随后，但仍然在方法步骤C）之前，去除第一载体（61）。
7.根据前述权利要求之一所述的方法，其中，至少在光出射面（20）顶上的区域中，间隙（42）被成形为截头棱锥或被成形为截头圆锥或被成形为截头棱锥和截头圆锥之间的中间体。
8.根据前述权利要求之一所述的方法，其中
-在方法步骤A）中，提供多个光电半导体芯片（2），
-在方法步骤C）中，形成用于所有反射器（4）的正好一个模具主体（40），使得所有光电半导体芯片（2）被机械地集成，并且连接在所述模具主体（40）中，并且
-所述方法进一步包括在方法步骤E）之后的方法步骤F），在步骤F）中，模具主体（40）被单颗化成个体反射器（4）。
9.根据前述权利要求所述的方法，其中
-在方法步骤E）中，光学元件（5）被应用为光学片（55），所述光学片（55）是在步骤F）之前覆盖所有光电半导体芯片（2）的邻近层，以及
-在步骤F）中，光学片（55）被单颗化成光学元件（5）。
10.根据前述权利要求之一所述的方法，其中，所述间隙（42）在横向方向上完全继续通过反射器（4），使得形成至少一个通风口开口（45），
其中，至少一个通风口开口（45）的形状由临时间隔物（3）的形状限定。
11.根据前述权利要求所述的方法，其中，形成至少两个通风口开口（45），其中，当在俯视图中看到光出射面（20）上时，两个通风口开口（45）或通风口开口（45）中的两个被对称布置。
12.根据前述权利要求之一所述的方法，其中，反射器（4）和光学元件（5）在完成的光电半导体器件（1）四周围彼此齐平地终止，使得光电半导体器件（1）的顶面（10）仅由光学元件（5）形成。
13.根据前述权利要求之一所述的方法，其中，间隙（42）的厚度（T）超过所述光电半导体芯片（2）的厚度（C），
其中，间隙（42）的厚度（T）至少为0.2 mm。
14.根据权利要求1至12之一所述的方法，
其中，光电半导体芯片（2）的厚度（C）超过间隙（42）的厚度（T），
其中，间隙（42）的厚度（T）至多为50μm。
15.根据前述权利要求之一所述的方法，其中，光电半导体芯片（2）是发光二极管芯片，
其中，光电半导体芯片（2）配备有至少一种磷光体（25），以将由发光二极管芯片发射的辐射转换成具有更长波长的辐射，以及
其中，反射器（4）在横向方向上完全且直接地围绕磷光体（25）。
16.一种光电半导体器件（1），包括：
-具有光出射面（20）的光电半导体芯片（2），
-反射器（4），其超越光出射面（20）并且在横向方向上直接围绕光电半导体芯片（2），以及
-安装到反射器（4）上的光学元件（5），使得在光学元件（5）的光出射面（20）和光入射面（50）之间存在间隙（42）。
CN201980093797.5A 2019-03-08 2019-03-08 用于生产光电半导体器件的方法以及光电半导体器件 Active CN113544861B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2019/055872 WO2020182278A1 (en) 2019-03-08 2019-03-08 Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device

Publications (2)

Publication Number Publication Date
CN113544861A true CN113544861A (zh) 2021-10-22
CN113544861B CN113544861B (zh) 2024-08-27

Family

ID=65729355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093797.5A Active CN113544861B (zh) 2019-03-08 2019-03-08 用于生产光电半导体器件的方法以及光电半导体器件

Country Status (4)

Country Link
US (1) US11990574B2 (zh)
CN (1) CN113544861B (zh)
DE (1) DE112019006996T5 (zh)
WO (1) WO2020182278A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140640A1 (en) * 2008-12-08 2010-06-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20100317132A1 (en) * 2009-05-12 2010-12-16 Rogers John A Printed Assemblies of Ultrathin, Microscale Inorganic Light Emitting Diodes for Deformable and Semitransparent Displays
US20120058579A1 (en) * 2010-09-07 2012-03-08 National Cheng Kung University Method for packaging led chip modules and moving fixture thereof
US20120132947A1 (en) * 2009-07-15 2012-05-31 Osram Opto Semiconductors Gmbh Light-emitting diode and method for producing a light-emitting diode
CN107078193A (zh) * 2014-10-27 2017-08-18 皇家飞利浦有限公司 定向发光装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
US8192051B2 (en) * 2010-11-01 2012-06-05 Quarkstar Llc Bidirectional LED light sheet
WO2013112435A1 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US9269873B2 (en) * 2012-03-13 2016-02-23 Citizen Holdings Co., Ltd. Semiconductor light emitting device and method for manufacturing same
WO2013152362A1 (en) * 2012-04-07 2013-10-10 Axlen, Inc. High flux high brightness led lighting devices
DE102015107590A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur Verspiegelung von Mantelflächen von optischen Bauelementen für die Verwendung in optoelektronischen Halbleiterkörpern und oberflächenmontierbarer optoelektronischer Halbleiterkörper
US10763404B2 (en) 2015-10-05 2020-09-01 Maven Optronics Co., Ltd. Light emitting device with beveled reflector and manufacturing method of the same
WO2018133940A1 (en) * 2017-01-19 2018-07-26 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic element
US20200203567A1 (en) * 2018-12-21 2020-06-25 Lumileds Holding B.V. Led package with increased contrast ratio
GB2590744B (en) * 2020-06-03 2022-02-02 Plessey Semiconductors Ltd Spacer micro-LED architecture for microdisplay applications
US20230064207A1 (en) * 2021-02-16 2023-03-02 Samsung Electronics Co., Ltd. Hybrid element substrate and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140640A1 (en) * 2008-12-08 2010-06-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20100317132A1 (en) * 2009-05-12 2010-12-16 Rogers John A Printed Assemblies of Ultrathin, Microscale Inorganic Light Emitting Diodes for Deformable and Semitransparent Displays
US20120132947A1 (en) * 2009-07-15 2012-05-31 Osram Opto Semiconductors Gmbh Light-emitting diode and method for producing a light-emitting diode
US20120058579A1 (en) * 2010-09-07 2012-03-08 National Cheng Kung University Method for packaging led chip modules and moving fixture thereof
CN107078193A (zh) * 2014-10-27 2017-08-18 皇家飞利浦有限公司 定向发光装置及其制造方法

Also Published As

Publication number Publication date
US11990574B2 (en) 2024-05-21
DE112019006996T5 (de) 2021-11-18
CN113544861B (zh) 2024-08-27
WO2020182278A1 (en) 2020-09-17
US20220165924A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US10636764B2 (en) Light emitting device
US11201271B2 (en) Method for manufacturing light emitting device including first and second reflectors
JP6278101B2 (ja) 発光装置
EP3154095B1 (en) Light emitting device with beveled reflector and manufacturing method of the same
US10811560B2 (en) Method for manufacturing light-emitting device
US9761753B2 (en) Method for manufacturing light-emitting device
KR101501795B1 (ko) 광전 반도체 모듈 및 그 제조 방법
US9842970B2 (en) Light emitting device
US20160343917A1 (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component, and a method for producing an optoelectronic semiconductor component
JP6317464B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
CN111540821A (zh) 发光装置及其制造方法
EP3365925B1 (en) Wavelength converted light emitting device with textured substrate
US11069844B2 (en) Light emitting device and method for manufacturing light emitting device
KR20100105631A (ko) 적어도 두 개의 발광 반도체 소자를 포함한 장치 및 그러한 장치의 제조 방법
TWI420619B (zh) 用於製造複數個光電半導體元件之方法及光電半導體元件
TW201819817A (zh) 線狀發光裝置之製造方法及線狀發光裝置
CN113544861B (zh) 用于生产光电半导体器件的方法以及光电半导体器件
JP7268150B2 (ja) セラミック変換要素およびその作製方法
CN111263983B (zh) 发光器件和用于制造发光器件的方法
JP6959536B2 (ja) 発光装置
CN111433922B (zh) 包括转换器约束的led封装
US20220190214A1 (en) Method of manufacturing light emitting device and method of manufacturing light emitting module
US11527686B2 (en) Light emitting device, method of manufacturing light emitting device, planar light source, and liquid crystal display device
JP2024090235A (ja) 発光装置及び発光装置の製造方法
KR20200040299A (ko) 광전자 반도체 부품을 제조하기 위한 방법, 및 광전자 반도체 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant