CN113541844A - 一种多节点时钟同步方法和时钟同步模块 - Google Patents

一种多节点时钟同步方法和时钟同步模块 Download PDF

Info

Publication number
CN113541844A
CN113541844A CN202110796792.8A CN202110796792A CN113541844A CN 113541844 A CN113541844 A CN 113541844A CN 202110796792 A CN202110796792 A CN 202110796792A CN 113541844 A CN113541844 A CN 113541844A
Authority
CN
China
Prior art keywords
clock
channel
channels
clock synchronization
logic processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110796792.8A
Other languages
English (en)
Other versions
CN113541844B (zh
Inventor
周宇恒
张立鹏
蒋建金
陈宜航
王建涛
张辉
夏伟
华晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casco Signal Ltd
Original Assignee
Casco Signal Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casco Signal Ltd filed Critical Casco Signal Ltd
Priority to CN202110796792.8A priority Critical patent/CN113541844B/zh
Publication of CN113541844A publication Critical patent/CN113541844A/zh
Application granted granted Critical
Publication of CN113541844B publication Critical patent/CN113541844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

一种多节点时钟同步方法和时钟同步模块，列车运行控制系统中所有逻辑处理通道中的独立时钟源分别生成本通道的时钟同步信号，每个逻辑处理通道向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号，每个逻辑处理通道根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟。本发明适用于具有任意数量逻辑处理通道的安全控制系统，通用性强，可配置性强，便于移植。

Description

一种多节点时钟同步方法和时钟同步模块
技术领域
本发明涉及一种用于列车运行控制系统中所有逻辑处理通道的多节点时钟同步方法和时钟同步模块。
背景技术
列车运行控制系统在正常运营过程中需要提供安全服务，比如列车速度的测量、列车定位、安全通信等。列车运行控制系统的每个逻辑处理通道都应提供这些安全服务，且每个通道的安全输出应该是一致的。所有通道的时钟同步是各通道有一致的安全输出的前提条件。
常见的安全控制系统架构有二乘二取二和三取二，不论是哪种系统架构，都需要确保各逻辑处理通道的时钟同步。二乘二取二架构的系统分为主机和备机，主机和备机有各自的时钟源，以主机的时钟为准，备机的时钟跟随主机的时钟进行调整。在三取二架构的系统中，三个通道的地位是相同的，三个通道有各自的时钟源，分别发送同步信号，经三取二表决，三个通道选择统一的同步信号作为各通道的时钟信号。
然而上述两种架构的系统的时钟同步的原理和实现方式截然不同，不具备通用性。
发明内容
本发明的目的在于提供一种多节点时钟同步方法和时钟同步模块，适用于具有任意数量逻辑处理通道的安全控制系统，通用性强，可配置性强，便于移植。
为了达到上述目的，本发明提供一种多节点时钟同步方法，包含以下步骤：
列车运行控制系统中所有逻辑处理通道中的独立时钟源分别生成本通道的时钟同步信号；
每个逻辑处理通道向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号；
每个逻辑处理通道根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟。
所述时钟同步信号至少包含：本通道的地址标识、运行状态和时钟值。
当列车运行控制系统中所有逻辑处理通道的运行状态为初始态时，以所有逻辑处理通道的时钟同步信号中的时钟值的中值作为统一的同步时钟；当列车运行控制系统中存在运行状态为正常态的逻辑处理通道时，以所有正常态的逻辑处理通道的时钟同步信号的时钟值的中值作为统一的同步时钟。
每个逻辑处理通道计算统一的同步时钟与自身的时钟同步信号中的时钟值之间的差值，如果所述差值大于设定阈值，则调整本通道的时钟直至本通道的时钟值与统一的同步时钟之间的差值小于等于设定阈值。
本发明还提供一种时钟同步模块，其设置在列车运行控制系统中的每个逻辑处理通道中，所述时钟同步模块包含：时钟生成模块、时钟传输模块、以及时钟计算调整模块；
所述时钟生成模块生成本通道的时钟同步信号；
所述时钟传输模块向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号；
所述时钟计算调整模块根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟。
本发明具有以下有益效果：
1、可适用于二乘二取二和三取二架构的控制系统，具有通用性，便于移植。
2、便于逻辑处理通道的加入，可实现二乘二取二架构到三取二架构的切换。
3、有助于按照需求选择逻辑处理通道的数量，增强了系统的可配置性。
附图说明
图1是本发明提供的一种多节点时钟同步方法的流程图。
图2是多通道信号示意图。
具体实施方式
以下根据图1～图2，具体说明本发明的较佳实施例。
如图1所示，本发明提供一种多节点时钟同步方法，包含以下步骤：
步骤S1、列车运行控制系统中所有逻辑处理通道中的独立时钟源分别生成本通道的时钟同步信号；所述时钟同步信号至少包含：本通道的地址标识、运行状态和时钟值；
步骤S2、每个逻辑处理通道向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号(如图2所示)；
步骤S3、每个逻辑处理通道根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟；
其中，当列车运行控制系统中所有逻辑处理通道的运行状态为初始态时，以所有逻辑处理通道的时钟同步信号中的时钟值的中值作为统一的同步时钟；
当列车运行控制系统中存在运行状态为正常态的逻辑处理通道时，以这些正常态的逻辑处理通道的时钟同步信号的时钟值的中值作为统一的同步时钟。
进一步，本发明还提供一种时钟同步模块，其设置在列车运行控制系统中的每个逻辑处理通道中，所述时钟同步模块包含：时钟生成模块、时钟传输模块、以及时钟计算调整模块。
所述时钟生成模块生成本通道的时钟同步信号。
所述时钟传输模块向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号。
所述时钟计算调整模块根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟。
在本发明的一个实施例中，列车运行控制系统中每个逻辑处理通道生成本通道的时钟同步信号，该信号中应含本通道的地址标识、运行状态和时钟值Tick_LOCAL。每个逻辑处理通道向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号。每个逻辑处理通道统计所有逻辑处理通道的时钟同步信号，根据所有通道的运行状态的不同选择不同的方法计算统一的同步时钟Tick_REF，当列车运行控制系统中所有逻辑处理通道的运行状态为初始态时，以所有逻辑处理通道的时钟同步信号中的时钟值Tick_LOCAL的中值作为统一的同步时钟Tick_REF，当列车运行控制系统中存在运行状态为正常态的逻辑处理通道时，以这些正常态的逻辑处理通道的时钟同步信号的时钟值Tick_LOCAL的中值作为统一的同步时钟Tick_REF。每个逻辑处理通道计算统一的同步时钟Tick_REF与自身的时钟同步信号中的时钟值Tick_LOCAL之间的差值ΔT，如果所述差值ΔT小于等于设定阈值(一般将该阈值设定为2个时钟计时单元Tick)，则该通道无需调整时钟值Tick_LOCAL，将该通道的时钟同步状态设置为已同步，如果所述差值ΔT大于设定阈值，则将该通道的时钟值Tick_LOCAL朝着统一的同步时钟Tick_REF方向调整，其中，每次调整的Tick值可配置，一般来说，每次调整的Tick值的数值范围是[1,2]，再次计算调整后的时钟值Tick_LOCAL与统一的同步时钟Tick_REF之间的差值ΔT，如果所述差值ΔT小于等于设定阈值，则将该通道的时钟同步状态设置为已同步，如果所述差值ΔT仍然大于设定阈值，则重复上述调整步骤，直至时钟值Tick_LOCAL与统一的同步时钟Tick_REF之间的差值ΔT小于等于设定阈值。
本发明具有以下有益效果：
1、可适用于二乘二取二和三取二架构的控制系统，具有通用性，便于移植。
2、便于逻辑处理通道的加入，可实现二乘二取二架构到三取二架构的切换。
3、有助于按照需求选择逻辑处理通道的数量，增强了系统的可配置性。
需要说明的是，在本发明的实施例中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述实施例，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (5)

1.一种多节点时钟同步方法，其特征在于，包含以下步骤：
列车运行控制系统中所有逻辑处理通道中的独立时钟源分别生成本通道的时钟同步信号；
每个逻辑处理通道向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号；
每个逻辑处理通道根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟。
2.如权利要求1所述的多节点时钟同步方法，其特征在于，所述时钟同步信号至少包含：本通道的地址标识、运行状态和时钟值。
3.如权利要求2所述的多节点时钟同步方法，其特征在于，当列车运行控制系统中所有逻辑处理通道的运行状态为初始态时，以所有逻辑处理通道的时钟同步信号中的时钟值的中值作为统一的同步时钟；当列车运行控制系统中存在运行状态为正常态的逻辑处理通道时，以所有正常态的逻辑处理通道的时钟同步信号的时钟值的中值作为统一的同步时钟。
4.如权利要求3所述的多节点时钟同步方法，其特征在于，每个逻辑处理通道计算统一的同步时钟与自身的时钟同步信号中的时钟值之间的差值，如果所述差值大于设定阈值，则调整本通道的时钟直至本通道的时钟值与统一的同步时钟之间的差值小于等于设定阈值。
5.一种时钟同步模块，其设置在列车运行控制系统中的每个逻辑处理通道中，其特征在于，所述时钟同步模块包含：时钟生成模块、时钟传输模块、以及时钟计算调整模块；
所述时钟生成模块生成本通道的时钟同步信号；
所述时钟传输模块向内部总线上广播本通道的时钟同步信号并从内部总线接收其它通道的时钟同步信号；
所述时钟计算调整模块根据所有通道的时钟同步信号计算统一的同步时钟，利用统一的同步时钟调整本通道的时钟。
CN202110796792.8A 2021-07-14 2021-07-14 一种多节点时钟同步方法和时钟同步模块 Active CN113541844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110796792.8A CN113541844B (zh) 2021-07-14 2021-07-14 一种多节点时钟同步方法和时钟同步模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110796792.8A CN113541844B (zh) 2021-07-14 2021-07-14 一种多节点时钟同步方法和时钟同步模块

Publications (2)

Publication Number Publication Date
CN113541844A true CN113541844A (zh) 2021-10-22
CN113541844B CN113541844B (zh) 2022-07-26

Family

ID=78099108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110796792.8A Active CN113541844B (zh) 2021-07-14 2021-07-14 一种多节点时钟同步方法和时钟同步模块

Country Status (1)

Country Link
CN (1) CN113541844B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190319793A1 (en) * 2019-06-28 2019-10-17 Eve M. Schooler Data offload and time synchronization for ubiquitous visual computing witness
CN111416785A (zh) * 2020-02-25 2020-07-14 重庆邮电大学 基于加权中值的一致性时钟同步相对频偏估计方法
CN111654419A (zh) * 2020-06-19 2020-09-11 西安微电子技术研究所 网络同步方法、系统、节点设备及可读存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190319793A1 (en) * 2019-06-28 2019-10-17 Eve M. Schooler Data offload and time synchronization for ubiquitous visual computing witness
CN112153099A (zh) * 2019-06-28 2020-12-29 英特尔公司 用于无处不在的视觉计算目击者的数据卸载和时间同步
CN111416785A (zh) * 2020-02-25 2020-07-14 重庆邮电大学 基于加权中值的一致性时钟同步相对频偏估计方法
CN111654419A (zh) * 2020-06-19 2020-09-11 西安微电子技术研究所 网络同步方法、系统、节点设备及可读存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈柳清: "随机时延下无线传感网一致性时钟同步方法研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 February 2021 (2021-02-15) *

Also Published As

Publication number Publication date
CN113541844B (zh) 2022-07-26

Similar Documents

Publication Publication Date Title
US11804919B2 (en) High speed embedded protocol for distributed control system
US9946679B2 (en) Distributed audio coordination over a two-wire communication bus
US8433836B2 (en) Centralized master-slave-communication control system and method with multi-channel communication on the same line
EP1262022B1 (en) Method and circuit for transmitting data between pseudo-synchronized channels
EP3149897B1 (en) High speed embedded protocol for distributed control system
CN105116830B (zh) 一种plc控制系统以及plc扩展总线实现方法
EP2573672B1 (en) System and method for generating a slot table entry address for a communications device
DE102019107810A1 (de) Dynamische hystereseschaltung
CN103684734A (zh) 一种热备份冗余计算机时间同步系统及方法
CN113541844B (zh) 一种多节点时钟同步方法和时钟同步模块
DE102015117673B4 (de) Diagnose und steuerung von peripherie-vorrichtungen über einen zweidraht-kommunikationsbus
CN110995537A (zh) 多芯片闭环通信延迟计算方法、通信同步方法及通信系统
US8995596B1 (en) Techniques for calibrating a clock signal
WO2007147437A1 (en) Method and apparatus for transmitting data in a flexray node
US7694176B2 (en) Fault-tolerant computer and method of controlling same
US20150139199A1 (en) Method and a system for hierarchical time synchronisation in an ad-hoc network
CN112511255B (zh) 一种时间同步方法及装置
CN113242167A (zh) 一种基于单比特位同步的半异步can总线控制方法及控制器
US6157217A (en) Method of synchronizing computing units connected to one another via a bus system
JP3288192B2 (ja) 同期クロック回路
US9621146B2 (en) Digital current equalization method and power supply module
CN210129122U (zh) 一种fpga加速卡在线时钟配置装置
US20210314132A1 (en) Method for Synchronizing Networks
CN117826936A (zh) 车载片上系统soc间时间同步方法及车载控制系统
Mahmud FlexRay: The New Time-Triggered Protocol for Drive-by-Wire Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant