CN113537502A - 量子电路的处理方法、装置、电子设备和存储介质 - Google Patents

Abstract

本公开提供了量子电路的处理方法、装置、电子设备和存储介质，涉及量子计算领域，尤其涉及量子电路编译领域。具体实现方案为：获取量子电路中的各逻辑比特的第一测量顺序；基于各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与第一测量顺序对应的物理比特顺序；其中，目标映射关系是基于各逻辑比特与各物理比特之间的初始映射关系进行更新得到的；基于物理比特顺序以及初始映射关系，确定量子电路的各逻辑比特的第二测量顺序；基于第二测量顺序对量子电路进行测量，得到测量结果。

Description

量子电路的处理方法、装置、电子设备和存储介质

技术领域

本公开涉及量子计算领域，尤其涉及量子电路测量领域。

背景技术

NISQ(Noisy Intermediate-Scale Quantum，有噪中等规模量子)设备，其受芯片拓扑逻辑的约束，限制作用于两个量子比特(qubit)的量子门操作只能在一些特殊选择的相邻的比特对上施加。为了使得量子电路描述的算法能够在量子设备上运行，需要对量子电路进行转换、优化，使得量子电路在满足物理设备限制的同时其基本的量子门的数目尽可能小。由于在量子电路转换过程中更新了量子比特映射(Qubit Mapping，即量子电路中各比特与物理设备中各比特的映射关系)，更新映射后的量子比特的顺序与原量子比特的顺序不同，使得对末态的测量结果获取成为一件极其困难的事情。

发明内容

本公开提供了一种量子电路的处理方法、装置、电子设备和存储介质。

根据本公开的一方面，提供了一种量子电路的处理方法，包括：

获取量子电路中的各逻辑比特的第一测量顺序；

基于各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与第一测量顺序对应的物理比特顺序；其中，目标映射关系是基于各逻辑比特与各物理比特之间的初始映射关系进行更新得到的；

基于物理比特顺序以及初始映射关系，确定量子电路的各逻辑比特的第二测量顺序；

基于第二测量顺序对量子电路进行测量，得到测量结果。

根据本公开的另一方面，提供了一种量子电路的处理装置，包括：

顺序获取模块，用于获取量子电路中的各逻辑比特的第一测量顺序；

顺序映射模块，用于基于各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与第一测量顺序对应的物理比特顺序；其中，目标映射关系是基于各逻辑比特与各物理比特之间的初始映射关系进行更新得到的；

顺序确定模块，用于基于物理比特顺序以及初始映射关系，确定量子电路的各逻辑比特的第二测量顺序；

电路测量模块，用于基于第二测量顺序对量子电路进行测量，得到测量结果。

根据本公开的另一方面，提供了一种电子设备，包括：

至少一个处理器；以及

与该至少一个处理器通信连接的存储器；其中，

该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开任一实施例中的方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行本公开任一实施例中的方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现本公开任一实施例中的方法。

根据本公开的技术，由于初始映射关系和更新得到的目标映射关系清楚刻画映射更新前后量子电路中逻辑比特与芯片耦合图中物理比特之间的映射关系，因此，基于初始映射关系和目标映射关系，实现了对量子比特映射后的量子电路进行末态测量。并且，可以基于获取的第一测量顺序输出测量结果，满足不同的量子程序对特定量子比特测量的需求，增加了量子电路的可用性。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开一个实施例的转换前量子电路的示意图；

图2是根据本公开一个实施例的转换后量子电路的示意图；

图3是本公开一个实施例提供的量子电路的处理方法的示意图；

图4是本公开一个实施例的芯片耦合图的示意图；

图5是本公开另一个实施例提供的量子电路的处理方法的第一示意图；

图6是本公开另一个实施例提供的量子电路的处理方法的第二示意图；

图7是本公开又一个实施例中逻辑电路的示意图；

图8是本公开又一个实施例中芯片耦合图的示意图；

图9是本公开又一个实施例中物理电路的示意图；

图10是本公开一个实施例提供的量子电路的处理装置的示意图；

图11是本公开另一个实施例提供的量子电路的处理装置的示意图；

图12是用来实现本公开实施例的量子电路的处理方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

为便于理解本公开实施例的技术方案，以下对本公开实施例的相关技术进行说明，以下相关技术作为可选方案与本公开实施例的技术方案可以进行任意结合，其均属于本公开实施例的保护范围。

在本公开实施例中，量子电路指作用于量子比特(qubit)的用于描述某些具体算法的电路。在不考虑物理限制的情况下，量子电路可以称为逻辑电路LC，其中的各量子比特称为逻辑比特(逻辑qubit)，记为q_i,i∈{0,1,2,...,n}，n表示逻辑电路中逻辑比特的数量。物理设备上的量子比特称为物理比特(物理qubit)，记为Q_i,i∈{0,1,2,...,m}，m表示物理比特的数量，m≥n。实际应用中，需要建立量子电路中的量子比特与物理设备中的量子比特之间的映射，以在物理设备中运行量子电路。然而，由于物理设备中芯片耦合的连通性约束，部分量子电路无法直接在物理设备中运行。为了使得量子电路描述的算法能够在量子设备上运行，需要对量子电路进行转换、优化并相应地更新量子比特映射。转换后得到的满足物理限制的量子电路，即可在物理设备上执行的量子电路，可以称为物理电路PC。

相关技术中，对量子电路进行分层，再对每一层寻找更新映射。层是量子电路中一部分量子门(以下可以简称“门”)的集合，一个量子电路中可以有多个层，且这些层之间存在顺序，每个层互不相交，所有层的并集是量子电路中所有门的集合。层的构造方式如下：

将量子电路中的所有门尽可能向输入端移动，在移动过程中，共用qubit的门不能互相跨越；

作用在同一比特上的门，从左(输入)到右(输出)的顺序要分到不同的层。

在量子电路转换中，我们需要将逻辑qubit一一对应到物理qubit,这种对应关系会随着转换过程中在量子电路插入的互换门(SWAP门)的引入产生变换或者说更新。这种对应关系也可以称为映射关系，记为τ。当q₁、q₂为不同的逻辑qubit时，对于某个映射关系τ，应满足τ(q₁)≠τ(q₂)。

一种较先进的集成式算法中，先基于深度对量子电路分层，再对每一层采用A*(Astar，A星)搜索算法寻找更新映射并对量子电路进行相应的转换、优化，其优化技巧采用前瞻性策略。此算法得到的输出电路具有较少的量子门和更小的电路深度。图1示出了一个示例性的量子电路在优化前的示意图，其包含多个作用于量子比特对上的量子门g₀、g₁、g₂、g₃和g₄，分布在三个层l₀、l₁、l₂中。采用A*搜索算法更新映射后，得到如图2示出的该量子电路在优化后的示意图。可见，对量子门较多的电路会极大减少电路中的门的个数，但是缺陷在于大大延长了电路转换的运行时间。

示例性地，确定量子比特映射的方式还包括：

(1)对量子电路转换问题进行转化，使用优化问题求解工具进行求解。

(2)基于启发式搜索算法确定。与A*的搜索算法类似，设计多层的启发式函数并且对输入电路中不同层的量子门定义了不同的权重。

在上述相关技术中，都需要寻找逻辑qubit到物理qubit的初始映射作为输入，然后搜索更新映射。不同的初始映射选取也会影响后续的求解结果。初始映射的确定方式包括基于贪心算法确定、基于最快子图同构的思想确定，基于模拟退火法确定等。这些初始映射方式普遍缺乏全局优化能力。

目前，针对上述映射方案输出的物理电路进行测量，以基于特定的量子比特顺序得到测量结果，并未有可行的方案。

本公开实施例提供的量子电路的处理方法，可用于解决上述问题中的至少一个。

图3示出了本公开一个实施例提供的量子电路的处理方法。如图3所示，该方法包括：

步骤S310，获取量子电路中的各逻辑比特的第一测量顺序；

步骤S320，基于各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与第一测量顺序对应的物理比特顺序；其中，目标映射关系是基于各逻辑比特与各物理比特之间的初始映射关系进行更新得到的；

步骤S330，基于物理比特顺序以及初始映射关系，确定量子电路的各逻辑比特的第二测量顺序；

步骤S340，基于第二测量顺序对量子电路进行测量，得到测量结果。

示例性地，在执行上述步骤之前，已基于量子电路中各逻辑比特与芯片耦合图中的各物理比特之间的初始映射关系，对量子电路进行电路转换同时执行相应的映射更新，得到目标映射关系。应理解，转换前后的量子电路，逻辑比特和物理比特之间的映射关系不同，因此电路结构不同，但是转换前后的量子电路为等效电路，用于描述相同的算法。

示例性地，芯片耦合图可以指物理设备例如量子计算机中的芯片架构耦合图，用于表示芯片上的各物理比特之间的耦合关系或者说连通关系。在一些应用场景中，作用在芯片耦合图中相邻的物理比特对的量子门可以被执行，作用在芯片耦合图中不相邻的物理比特对的量子门不可执行。基于各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，量子电路可以在芯片耦合图所对应的物理设备上执行。

示例性地，第一测量顺序可以包括预先设定的默认顺序或用户指定的测量顺序。具体地，在量子电路中包括逻辑比特q₀、q₁、q₂和q₃的情况下，第一测量顺序可以是q₁、q₂、q₃、q₀，或者q₀、q₁、q₃和q₂等。基于目标映射关系，可以得到第一测量顺序中各逻辑比特q_i对应的物理比特Q_j，因此，可以得到一个物理比特顺序，例如Q₁、Q₀、Q₃、Q₂。基于初始映射，可以得到物理比特顺序中各物理比特对应的逻辑比特，从而得到另一个逻辑比特的顺序，记为第二测量顺序。基于第二测量顺序对量子电路进行测量，得到的测量结果即第一测量顺序对应的测量结果。

可见，由于初始映射关系和更新得到的目标映射关系清楚刻画映射更新前后量子电路中逻辑比特与芯片耦合图中物理比特之间的映射关系，因此，基于初始映射关系和目标映射关系，实现了对量子比特映射后的量子电路进行末态测量。并且，可以基于获取的第一测量顺序输出测量结果，满足不同的量子程序对特定量子比特测量的需求，增加了量子电路的可用性。

示例性地，上述步骤基于物理比特顺序以及初始映射关系，确定量子电路的各逻辑比特的第二测量顺序，包括：

确定初始映射关系的逆映射关系；其中，逆映射关系为各物理比特与各逻辑比特之间的映射关系；

基于逆映射关系对物理比特顺序进行映射，得到各逻辑比特的第二测量顺序。

具体地，初始映射关系可以是逻辑比特与物理比特之间的映射关系，用于确定逻辑比特对应的物理比特。其逆映射关系为物理比特与逻辑比特之间的映射关系，用于确定物理比特对应的逻辑比特。通过确定逆映射，可以准确基于物理比特顺序得到对应的第二测量顺序，确保测量结果准确。

下面以一具体示例说明上述步骤的实施过程。

以量子电路中包括逻辑比特q₀、q₁、q₂和q₃为例，在映射更新之前，量子电路中各逻辑比特与芯片耦合图中各物理比特之间的映射关系为初始映射关系π_init：q₀→Q₁,q₁→Q₀,q₂→Q₃,q₃→Q₂。

初始映射关系π_init如下表所示：

逻辑比特	物理比特
		q<sub>0</sub>	Q<sub>1</sub>
q<sub>1</sub>	Q<sub>0</sub>
		q<sub>2</sub>	Q<sub>3</sub>
q<sub>3</sub>	Q<sub>2</sub>

表1

在映射更新之后，量子电路中各逻辑比特与芯片耦合图中各物理比特之间的映射关系为目标映射关系π_f：q₀→Q₃,q₁→Q₀,q₂→Q₂,q₃→Q₁。

目标映射关系π_f如下表：

逻辑比特	物理比特
		q<sub>0</sub>	Q<sub>3</sub>
q<sub>1</sub>	Q<sub>0</sub>
		q<sub>2</sub>	Q<sub>2</sub>
q<sub>3</sub>	Q<sub>1</sub>

表2

根据上述方法，首先按照步骤S310，获取第一测量顺序例如用户输入的顺序：q₁、q₂、q₃、q₀。

其次，按照步骤S320，基于表2所示的目标映射关系，可以得到第一测量顺序q₁、q₂、q₃、q₀对应的物理比特顺序为：Q₀、Q₂、Q₁、Q₃。

然后，按照步骤S330，基于表1所示的初始映射关系的逆映射

得到物理比特顺序Q₀、Q₂、Q₁、Q₃对应的第二测量顺序q₁、q₃、q₀、q₂。

最后，按照步骤S340，依次对逻辑比特q₁、q₃、q₀、q₂进行末态测量，得到的测量结果即用户想要的q₁、q₂、q₃、q₀的测量结果。

若用户没有输入第一测量顺序，则可以采用默认顺序作为第一测量顺序，例如将q₀、q₁、q₂、q₃作为第一测量顺序，按照上述方式输出测量结果。

可见，上述方法实现了对映射后的物理电路的末态测量，不仅可以做到按照原逻辑电路逻辑比特的顺序输出测量结果，而且创新性的实现了以任意比特顺序输出测量结果。满足各量子程序对特定量子比特测量的需求，而且大幅度增加固定量子比特电路的可用性。

本公开实施例还提供目标映射关系的一些示例性的获得方式，以减小更新映射时的搜索空间，缩短电路转换的时间。

示例性地，上述方法还包括目标映射关系的获得方式，目标映射关系的获得方式包括：

确定各逻辑比特与各物理比特之间的初始映射关系；

基于初始映射关系和芯片耦合图，确定量子电路中不可执行的目标量子门；

基于不可执行的目标量子门，在量子电路中插入互换门；

基于互换门对初始映射关系进行更新，得到目标映射关系。

示例性地，可以随机确定一个初始映射关系，也可以采用前述说明中的贪心算法、最快子图同构方法、模拟退火法等方式确定初始映射关系。

示例性地，目标量子门可以包括需要作用在芯片耦合图中特定的物理比特上的量子门。例如需要作用在相邻的两个物理比特上的量子门如CNOT门(Control-NOT gate，受控非门)。在本公开实施例中，被目标量子门施加作用的一对比特，可以称为比特对。例如上述两个物理比特可以称为物理比特对。

在量子电路中，若目标量子门没有作用于在特定的物理比特上，则目标量子门不可执行。例如当CNOT门作用于逻辑比特q₀、q₁，但q₀、q₁对应的物理比特在芯片耦合图中不相邻，则该CNOT门不可执行。

示例性地，芯片耦合图可以采用无向图表示。由于芯片耦合图中包含各物理比特的连通关系，因此，基于初始映射关系和芯片耦合图，可以确定量子电路中不可执行的目标量子门。

示例性地，互换门即Swap门，可以用于交换两个量子比特。SWAP一般由物理直接实现或者CNOT拼接，或者用iSWAP等门实现。通过在量子电路中插入互换门，并相应地更新逻辑比特和物理比特之间的映射关系，可以使目标量子门作用的逻辑比特对所对应的两个物理比特互相靠近，同时保证量子电路转换后的等效性，有利于转换得到能够在物理设备上实现的量子电路。

示例性地，上述基于初始映射关系和芯片耦合图，确定量子电路中不可执行的目标量子门的步骤，可以包括：

基于量子电路中的M个目标量子门，确定M个逻辑比特对，M为正整数；

基于初始映射关系，在芯片耦合图中确定与M个逻辑比特对分别对应的M个物理比特对；

基于芯片耦合图中各物理比特之间的连通关系，在M个物理比特对中确定出不相邻的物理比特对；

基于不相邻的物理比特对，确定M个目标量子门中的不可执行的目标量子门。

举例而言，M＝2，量子电路中包含第一CNOT门和第二CNOT门，其中，第一CNOT门作用在逻辑比特对(q₀,q₁)，第二CNOT门作用在逻辑比特对(q₀,q₂)上。基于初始映射关系，q₀、q₁、q₂对应的物理比特分别为Q₀、Q₁、Q₂，则M个物理比特对中第一物理比特对为(Q₀,Q₁)，第二物理比特对为(Q₀,Q₂)。若芯片耦合图中Q₀、Q₁、Q₂是串联的，则可基于芯片耦合图确定出不相邻的物理比特对(Q₀,Q₂)，对应的逻辑比特对为(q₀,q₂)，作用于(q₀,q₂)的第二CNOT门为不可执行的量子门。

根据上述方式，可以遍历到量子电路中的不可执行目标量子门，从而基于不可执行的目标量子门对电路进行处理和更新映射，有利于在物理设备上实现量子电路。

实际应用时，可以使用有向无环图(Directed Acyclic Graph，DAG)来表示量子电路中目标量子门之间的执行约束。由于单量子比特门总是可以在一个量子比特上执行，因此先不考虑单量子比特门。两量子比特门CNOT(q_i,q_j)只能在q_i或q_j上的所有之前的门(前继门)都被执行后才能执行，因此，遍历整个量子电路可构造一个DAG来表示复杂度为O(g)的目标量子门的执行依赖关系。也就是说，DAG为多个目标量子门g的有向图。

前层(记为F)定义为量子电路中所有没有未执行前继门的集合。对于一个目标量子门即两量子比特门CNOT(q_i,q_j)，当q_i或q_j上的所有之前的门(前继门)都被执行后，它可以放置在前层F中。通过检查量子电路的DAG图，我们可以选择图中所有入次数为0的顶点加入F，来初始化F。

可以通过对前层的更新确定所有不可执行的目标量子门。首先检查F中是否有目标量子门可以直接在芯片上执行。如果是，则执行F中可执行的目标量子门且将这些目标量子门从F中移除，然后检查后继门，将满足F要求的后继门添加进F。如若F中所有的目标量子门在芯片上都不可执行，则确定出所有不可执行的目标量子门，以基于不可执行的目标量子门在电路中插入Swap门，并更新映射。详细的确定不可执行的目标量子门的步骤如下：

步骤一：先检查F是否为空，如果是空，表明电路中所有的门都可在芯片上直接执行，算法结束。否则，初始化一个可执行列表，将F中在芯片上可直接被执行的门加入可执行列表。

步骤二：从F中删除可执行列表中的门。检查这些可执行门的后继门。将满足F条件的后继门加入。此时回到步骤一，直至可执行列表空，F中所有门在逻辑电路中可执行但在芯片上不可执行。

具体地，F中的门加入可执行列表的依据是：对于F中的门g，以其在量子电路中作用的逻辑比特对为(q_i,q_j)为例，利用此时的映射关系找到(qi,q_j)对应的芯片上的物理比特对(Q_m,Q_n)＝[π(q_i),π(q_j)]。如果Q_m和Q_n在芯片耦合图中由一条边相连，则作用在(q_i,q_j)上的目标量子门g在芯片上可直接被执行，因此可加入到可执行列表。

对于可执行门的后继门g，以g作用于(q_i,q_j)为例，它是否可加入到F中遵循的规则如下：检查F中每一个门，若所有门都不作用在q_i或q_j上，则g可加入到F中。

示例性地，在确定不可执行的目标量子门之后，基于不可执行的目标量子门，在量子电路中插入互换门，包括：

基于初始映射关系，在芯片耦合图中确定不可执行的目标量子门作用的第一逻辑比特所对应的第一物理比特；

在芯片耦合图中确定与第一物理比特相邻的K个第二物理比特，其中，K为正整数；

基于初始映射关系的逆映射关系，确定K个第二物理比特所对应的K个第二逻辑比特；

基于K个第二逻辑比特，得到K个互换门；

在量子电路中插入K个互换门中代价最小的互换门。

示例性地，第一逻辑比特为目标量子门作用的逻辑比特对中的一个逻辑比特。以不可执行的目标量子门作用于(q_i,q_j)为例，其中q_i为第一逻辑比特。假设基于初始映射关系，在芯片耦合图G中，q_i对应的物理比特Q_j＝π(q_i)，则在芯片耦合图选取与Q_j相邻的所有物理比特Q_j1,Q_j2,...,Q_jk。

利用逆映射找到对应的逻辑比特：q_i1,q_i2,...,q_ik＝π^-1(Q_j1),π^-1(Q_j2),...,π^-1(Q_jk)。基于逻辑比特q_i1,q_i2,...,q_ik，得到分别作用于逻辑比特对(q_i,q_i1),(q_i,q_i2),...,(q_i,q_ik)上的互换门Swap。由于这些互换门对应的物理比特在芯片耦合图G中有边相连，则作用在这些比特对上的互换门Swap是被支持的。可以将上述互换门加入到互换门候选列表(Swaps候选列表)。然后在互换门候选列表中确定插入量子电路中的互换门。

需要说明的是，上述K个互换门中各互换门的代价可以基于互换门作用的逻辑比特的优先级、该互换门导致的后续插入互换门的数量、插入互换门消耗的资源等信息确定。以在前层F包含CNOT(q₁,q₇)和CNOT(q₃,q₈)为例，其对应的物理比特对在图4所示的芯片耦合图中均不相连。由于q₃与q₇互换后，q₁与q₇相邻，q₃与q₈相邻，插入互换门的次数最低、消耗资源最低，且互换后CNOT门作用的比特也不是低优先级比特，因此，在互换门候选列表中选取作用于(q₃,q₇)的互换门插入量子电路。

可见，基于上述方法可以对插入量子电路中互换门进行综合效应评估，选择最优的变换，输出满足物理限制的电路。

实际应用中，可以基于启发式搜索、暴力搜索、随机搜索或基于梯度搜索等方式迭代F层，以完成对量子电路的转换。具体地，启发式搜索会迭代直到F层空，这意味着电路中门已全部被执行，算法停止。在每次迭代中，它会首先检查F中是否有门可以直接在芯片上执行。如果是，它将执行且将这些门从F中移除，然后检查后继门，将满足F要求的后继门添加进F。如若F中所有的门在芯片上都不可执行，需在电路中插入Swap，并更新映射。详细算法步骤如下:

步骤一：先检查F是否为空，如果是空，表明电路中所有的门都可在芯片上直接执行，算法结束。否则，初始化一个可执行列表，将F中在芯片上可直接被执行的门加入可执行列表。

步骤二：从F中删除可执行列表中的门。检查这些可执行门的后继门。将满足F条件的后继门加入。此时回到步骤一，直至可执行列表空，F中所有门在逻辑电路中可执行但在芯片上不可执行，跳转下一步。

步骤三：对F中的门g,在物理电路中插入Swap门，用于将g作用的逻辑比特移近彼此。按照插入Swap的方式，将可用于选择的Swap放入Swaps候选列表。

步骤四：对Swaps候选列表中的Swap，计算启发式代价，选择代价最低的swap用来更新映射π。

步骤五：更新映射后跳转到步骤一，直至F空，算法结束，输出完成转换的量子电路以及最终映射，即目标映射关系。

基于上述方式，在量子电路转换和映射更新过程中，需要额外插入的Swap门较少。

本公开实施例还提供一种示例性的可选的确定初始映射关系的方式。示例性地，确定各逻辑比特与各物理比特之间的初始映射关系，包括：

基于量子电路中的目标量子门，得到简化量子电路以及简化量子电路的反向电路；

基于简化量子电路和反向电路，进行N次迭代处理，得到N个映射关系；其中，N为大于等于2的整数；

在N个映射关系中确定初始映射关系。

示例性地，目标量子门为两比特量子门，可以去除量子电路中单量子比特门，只保留两比特量子门，得到简化量子电路。基于简化量子电路确定初始映射关系，可以提高效率。

由于初始映射关系会对量子电路的开销产生决定性的影响，全局考虑给出初始映射关系往往会得到理想的效果。与经典电路和程序不同，量子电路是可逆的，如果一个映射关系能够在某个量子电路和其反向电路上均具有较好的效果，则可以认为该映射关系为优选。基于此，上述实施方式中，基于简化量子电路和其反向电路进行迭代，得到多个映射关系并从中选取最优的，可以使得初始映射关系为全局最优，降低电路转换和映射更新的计算开销。

示例性地，N次迭代处理中的第i次迭代处理，包括：

在i为第一类数值的情况下，基于简化量子电路和预设的搜索算法，对N个映射关系中的第i-1个映射关系进行更新，得到N个映射关系中的第i个映射关系；

和/或，

在i为第二类数值的情况下，基于反向电路和搜索算法，对第i-1个映射关系进行更新，得到第i个映射关系。

示例性地，第一类数值可以为奇数，第二类数值可以为偶数；或者，第一类数值可以为偶数，第二类数值可以为奇数。

根据上述方式，对映射关系进行迭代更新，每次迭代更新均以上一次确定的映射关系为基础，并相对上一次迭代执行反向迭代。如此，可以得到在正反向效果均较好的映射关系。

示例性地，上述预设的搜索算法可以是前述启发式搜索、A*搜索等算法。

示例性地，在进行迭代之前，可以随机生成或按默认方式生成第0个映射关系，以便于第一次迭代的执行。

示例性地，在N个映射关系中确定初始映射关系，包括：

将N个映射关系中代价最小的映射关系确定为初始映射关系。

通过选择代价最小的映射作为初始映射关系，可以有效降低电路转换和映射更新的计算开销。

一个具体的应用示例如下：

步骤一：去除电路中的单量子比特门，只保留两比特量子门的电路，记为简化量子电路LC。并确定LC的反向电路,记为RE_LC，并画出LC和RE_LC的DAG图。

步骤二：随机生成一个初始映射，调用基于Swap的启发式搜索算法遍历LC,得到一个终映射。

步骤三：将步骤二得到的终映射作为RE_LC的初始映射，调用基于SWAP的启发式搜索遍历反向电路RE_LC,得到终映射。

步骤四：将步骤三得到的终映射作为LC的初始映射，迭代K(K＝10)次并从得到多个终映射中确定最终的初始映射关系。这里，由于步骤一至四中执行了两次获取映射关系的迭代过程，因此K＝2N，N为前述迭代处理的次数。

最终得到的初始映射有更好的质量，因为全局考虑了电路中的两比特量子门。需要说明的是，步骤四中的迭代次数预设为10次，对规模小的电路迭代10次足够，但是当电路较大时，应相应的调高迭代次数以获得高质量的初始映射。

图5示出了本公开实施例的一个完整示例的示意图。如图5所示，该方法包括：

S51，输入量子电路和第一测量顺序，并选择用QPU(Quantum Processing Unit，量子处理单元)运行量子电路。

S52，判断输入的电路是否为物理设备可运行电路，若是，则跳转到S46。否则执行下一步。

S53，调用映射模块。

S54，更新映射，并依据映射和互换门将量子电路从逻辑电路转换为物理电路，得到目标映射关系。

S55，基于初始映射关系、目标映射关系、第一测量顺序，确定第二测量顺序，使测量结果与第一测量顺序对应。

S56，运行电路，输出运行结果。

其中，调用映射模块后执行的S54的具体过程可参考图6所示，包括：

S601，输入迭代次数K、前层F、初始映射π、距离矩阵AD、量子电路的DAG、芯片逻辑图G、简化量子电路LC。

S602，生成反向电路RE-LC以及反向电路的DAG，获取反向电路的前层RE-F。

S603，判断是否循环K次。若是则跳转至S608，否则执行S604。

S604，基于前层F、初始映射π、距离矩阵AD、量子电路的DAG、芯片逻辑图G执行基于Swap的启发式搜索算法S(F,π，AD，DAG，G)，得到终映射。

S605，用得到的终映射更新反向映射RE-π。

S606，基于反向电路的前层F、反向映射RE-π、距离矩阵AD、反向电路的DAG、芯片逻辑图G执行基于Swap的启发式搜索算法S(RE-F,RE-π，AD，RE-DAG，G)，得到终映射。

S607，用得到的终映射更新π，并返回S603。

S608，从循环K次得到的2K个映射中找到插入Swap门最少的映射作为初始映射π。

S609，基于前层F、初始映射π、距离矩阵AD、量子电路的DAG、芯片逻辑图G执行基于Swap的启发式搜索算法S(F,π，AD，DAG，G)。

S610，输出初始映射、目标映射和插入Swap门后的量子电路。结束映射过程。

下面以具体的应用示例描述上述量子电路的映射更新和电路转换过程。图7示出了该实例中转换前的量子电路，该量子电路为无法在物理设备上执行的逻辑电路。

为表述方便，我们将图7中的从左至右的7个CNOT门分别记为g₁,g₂,...,g₇。

假设芯片耦合布局呈线性，芯片耦合图如图8所示。基于图7的电路和反向电路，反向遍历确定初始映射为π_init：q₀→Q_i0,q₁→Q_i1,q₂→Q_i2,q₃→Q_i3，其中，下标i0、i1、i2和i3是{0,1,2,3}的某个排列。本示例中，初始映射为π_init：q₀→Q₁,q₁→Q₀,q₂→Q₃,q₃→Q₂。

下面分析图7中逻辑电路中的每个门在物理电路中的呈现：

g₁作用于q₁、q₀，在初始映射下，对应于Q₀、Q₁。在芯片耦合图中，Q₀、Q₁相邻，可以作用两比特门(目标量子门)。

g₂、g₃的情况同g₁。

g₄作用于q₂、q₀，在初始映射下，对应于Q₃、Q₁。在芯片耦合图中，Q₃、Q₁不相邻，不能作用两比特门。因此需要插入Swap门，根据搜索算法，在q₀、q₃上作用Swap门，相应地，更新映射关系，记为π₁：q₀→Q₂,q₁→Q₀,q₂→Q₃,q₃→Q₁,此时，g₄作用于q₂、q₀，对应的物理比特为Q₃、Q₂，它们在芯片耦合图G中相邻，可以作用两比特门。

由于在映射π₁下，g₄、g₅、g₆都满足物理限制，因此都可以直接作用。

g₇作用于q₂、q₃，在映射π₁下，对应于Q₃、Q₁。在芯片耦合图中，Q₃、Q₁不相邻，不能作用两比特门。因此需要插入Swap门，根据搜索算法，在q₀、q₂上作用Swap门，相应地，更新映射关系，记为π₂：q₀→Q₃,q₁→Q₀,q₂→Q₂,q₃→Q₁，此时，g₇作用于q₂、q₃，对应的物理比特为Q₂、Q₁，它们在芯片耦合图G中相邻，可以作用两比特门。

基于上述转换，得到如图9所示的转换完成的量子电路，该电路可以在物理设备上执行的物理电路。对该物理电路的测量，可以参考前述实施例实现。

可见，根据本公开的方法，由于初始映射关系和更新得到的目标映射关系清楚刻画映射更新前后量子电路中逻辑比特与芯片耦合图中物理比特之间的映射关系，因此，基于初始映射关系和目标映射关系，实现了对量子比特映射后的量子电路进行末态测量。并且，可以基于获取的第一测量顺序输出测量结果，满足不同的量子程序对特定量子比特测量的需求，增加了量子电路的可用性。

作为上述各方法的实现，本公开实施例还提供一种量子电路的处理装置，如图10所示，该装置包括：

顺序获取模块1010，用于获取量子电路中的各逻辑比特的第一测量顺序；

顺序映射模块1020，用于基于各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与第一测量顺序对应的物理比特顺序；其中，目标映射关系是基于各逻辑比特与各物理比特之间的初始映射关系进行更新得到的；

顺序确定模块1030，用于基于物理比特顺序以及初始映射关系，确定量子电路的各逻辑比特的第二测量顺序；

电路测量模块1040，用于基于第二测量顺序对量子电路进行测量，得到测量结果。

示例性地，如图11所示，顺序确定模块1030包括：

逆映射确定单元1031，用于确定初始映射关系的逆映射关系；其中，逆映射关系为各物理比特与各逻辑比特之间的映射关系；

映射处理单元1032，用于基于逆映射关系对物理比特顺序进行映射，得到各逻辑比特的第二测量顺序。

示例性地，如图11所示，量子电路的处理装置还包括：

初始映射模块1150，用于确定各逻辑比特与各物理比特之间的初始映射关系；

量子门确定模块1160，用于基于初始映射关系和芯片耦合图，确定量子电路中不可执行的目标量子门；

电路转换模块1170，用于基于不可执行的目标量子门，在量子电路中插入互换门；

映射更新模块1180，用于基于互换门对初始映射关系进行更新，得到目标映射关系。

其中，如图11所示，初始映射模块1150包括：

电路简化单元1151，用于基于量子电路中的目标量子门，得到简化量子电路以及简化量子电路的反向电路；

迭代处理单元1152，用于基于简化量子电路和反向电路，进行N次迭代处理，得到N个映射关系；其中，N为大于等于2的整数；

映射确定单元1153，用于在N个映射关系中确定初始映射关系。

其中，N次迭代处理中的第i次迭代处理，包括：

在i为第一类数值的情况下，基于简化量子电路和预设的搜索算法，对N个映射关系中的第i-1个映射关系进行更新，得到N个映射关系中的第i个映射关系；

和/或，

在i为第二类数值的情况下，基于反向电路和搜索算法，对第i-1个映射关系进行更新，得到第i个映射关系。

示例性地，映射确定单元1153具体用于：

将N个映射关系中代价最小的映射关系确定为初始映射关系。

其中，如图11所示，量子门确定模块1160包括：

逻辑比特对单元1161，用于基于量子电路中的M个目标量子门，确定M个逻辑比特对，M为正整数；

物理比特对单元1162，用于基于初始映射关系，在芯片耦合图中确定与M个逻辑比特对分别对应的M个物理比特对；

物理选取单元1163，用于基于芯片耦合图中各物理比特之间的连通关系，在M个物理比特对中确定出不相邻的物理比特对；

逻辑选取单元1164，用于基于不相邻的物理比特对，确定M个目标量子门中的不可执行的目标量子门。

其中，如图11所示，电路转换模块1170包括：

第一比特确定单元1171，用于基于初始映射关系，在芯片耦合图中确定不可执行的目标量子门作用的第一逻辑比特所对应的第一物理比特；

第二比特确定单元1172，用于在芯片逻辑图中确定与第一物理比特相邻的K个第二物理比特，并基于初始映射关系的逆映射关系，确定K个第二物理比特所对应的K个第二逻辑比特；其中，K为正整数；

互换门确定单元1173，用于基于K个第二逻辑比特，得到K个互换门；

互换门插入单元1174，用于在量子电路中插入K个互换门中代价最小的互换门。

本公开实施例各装置中的各单元、模块或子模块的功能可以参见上述方法实施例中的对应描述，在此不再赘述。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图12示出了可以用来实施本公开的实施例的示例电子设备1200的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或要求的本公开的实现。

如图12所示，电子设备1200包括计算单元1201，其可以根据存储在只读存储器(ROM)1202中的计算机程序或者从存储单元1208加载到随机访问存储器(RAM)1203中的计算机程序来执行各种适当的动作和处理。在RAM 1203中，还可存储电子设备1200操作所需的各种程序和数据。计算单元1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入输出(I/O)接口1205也连接至总线1204。

电子设备1200中的多个部件连接至I/O接口1205，包括：输入单元1206，例如键盘、鼠标等；输出单元1207，例如各种类型的显示器、扬声器等；存储单元1208，例如磁盘、光盘等；以及通信单元1209，例如网卡、调制解调器、无线通信收发机等。通信单元1209允许电子设备1200通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元1201可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1201的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1201执行上文所描述的各个方法和处理，例如量子电路的处理方法。例如，在一些实施例中，量子电路的处理方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1208。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1202和/或通信单元1209而被载入和/或安装到电子设备1200上。当计算机程序加载到RAM 1203并由计算单元1201执行时，可以执行上文描述的量子电路的处理方法的一个或多个步骤。备选地，在其他实施例中，计算单元1201可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行量子电路的处理方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入、或者触觉输入来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (19)

1.一种量子电路的处理方法，包括：

获取量子电路中的各逻辑比特的第一测量顺序；

基于所述各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与所述第一测量顺序对应的物理比特顺序；其中，所述目标映射关系是基于所述各逻辑比特与所述各物理比特之间的初始映射关系进行更新得到的；

基于所述物理比特顺序以及所述初始映射关系，确定所述量子电路的各逻辑比特的第二测量顺序；

基于所述第二测量顺序对所述量子电路进行测量，得到测量结果。

2.根据权利要求1所述的方法，其中，所述基于所述物理比特顺序以及所述初始映射关系，确定所述量子电路的各逻辑比特的第二测量顺序，包括：

确定所述初始映射关系的逆映射关系；其中，所述逆映射关系为所述各物理比特与所述各逻辑比特之间的映射关系；

基于所述逆映射关系对所述物理比特顺序进行映射，得到所述各逻辑比特的第二测量顺序。

3.根据权利要求1或2所述的方法，还包括：

确定所述各逻辑比特与所述各物理比特之间的初始映射关系；

基于所述初始映射关系和所述芯片耦合图，确定所述量子电路中不可执行的目标量子门；

基于所述不可执行的目标量子门，在所述量子电路中插入互换门；

基于所述互换门对所述初始映射关系进行更新，得到所述目标映射关系。

4.根据权利要求3所述的方法，其中，所述确定所述各逻辑比特与所述各物理比特之间的初始映射关系，包括：

基于所述量子电路中的目标量子门，得到简化量子电路以及所述简化量子电路的反向电路；

基于所述简化量子电路和所述反向电路，进行N次迭代处理，得到N个映射关系；其中，N为大于等于2的整数；

在所述N个映射关系中确定所述初始映射关系。

5.根据权利要求4所述的方法，其中，所述N次迭代处理中的第i次迭代处理，包括：

在i为第一类数值的情况下，基于所述简化量子电路和预设的搜索算法，对所述N个映射关系中的第i-1个映射关系进行更新，得到所述N个映射关系中的第i个映射关系；

和/或，

在i为第二类数值的情况下，基于所述反向电路和所述搜索算法，对所述第i-1个映射关系进行更新，得到所述第i个映射关系。

6.根据权利要求4或5所述的方法，其中，所述在所述N个映射关系中确定所述初始映射关系，包括：

将所述N个映射关系中代价最小的映射关系确定为所述初始映射关系。

7.根据权利要求3-6中任一项所述的方法，其中，所述基于所述初始映射关系和所述芯片耦合图，确定所述量子电路中不可执行的目标量子门，包括：

基于所述量子电路中的M个目标量子门，确定M个逻辑比特对，M为正整数；

基于所述初始映射关系，在所述芯片耦合图中确定与所述M个逻辑比特对分别对应的M个物理比特对；

基于所述芯片耦合图中各物理比特之间的连通关系，在所述M个物理比特对中确定出不相邻的物理比特对；

基于所述不相邻的物理比特对，确定所述M个目标量子门中的不可执行的目标量子门。

8.根据权利要求3-7中任一项所述的方法，其中，所述基于所述不可执行的目标量子门，在所述量子电路中插入互换门，包括：

基于所述初始映射关系，在所述芯片耦合图中确定所述不可执行的目标量子门作用的第一逻辑比特所对应的第一物理比特；

在所述芯片耦合图中确定与所述第一物理比特相邻的K个第二物理比特，其中，K为正整数；

基于所述初始映射关系的逆映射关系，确定所述K个第二物理比特所对应的K个第二逻辑比特；

基于所述K个第二逻辑比特，得到K个互换门；

在所述量子电路中插入所述K个互换门中代价最小的互换门。

9.一种量子电路的处理装置，包括：

顺序获取模块，用于获取量子电路中的各逻辑比特的第一测量顺序；

顺序映射模块，用于基于所述各逻辑比特与芯片耦合图中的各物理比特之间的目标映射关系，确定与所述第一测量顺序对应的物理比特顺序；其中，所述目标映射关系是基于所述各逻辑比特与所述各物理比特之间的初始映射关系进行更新得到的；

顺序确定模块，用于基于所述物理比特顺序以及所述初始映射关系，确定所述量子电路的各逻辑比特的第二测量顺序；

电路测量模块，用于基于所述第二测量顺序对所述量子电路进行测量，得到测量结果。

10.根据权利要求9所述的装置，其中，所述顺序确定模块包括：

逆映射确定单元，用于确定所述初始映射关系的逆映射关系；其中，所述逆映射关系为所述各物理比特与所述各逻辑比特之间的映射关系；

映射处理单元，用于基于所述逆映射关系对所述物理比特顺序进行映射，得到所述各逻辑比特的第二测量顺序。

11.根据权利要求9或10所述的装置，还包括：

初始映射模块，用于确定所述各逻辑比特与所述各物理比特之间的初始映射关系；

量子门确定模块，用于基于所述初始映射关系和所述芯片耦合图，确定所述量子电路中不可执行的目标量子门；

电路转换模块，用于基于所述不可执行的目标量子门，在所述量子电路中插入互换门；

映射更新模块，用于基于所述互换门对所述初始映射关系进行更新，得到所述目标映射关系。

12.根据权利要求11所述的装置，其中，所述初始映射模块包括：

电路简化单元，用于基于所述量子电路中的目标量子门，得到简化量子电路以及所述简化量子电路的反向电路；

迭代处理单元，用于基于所述简化量子电路和所述反向电路，进行N次迭代处理，得到N个映射关系；其中，N为大于等于2的整数；

映射确定单元，用于在所述N个映射关系中确定所述初始映射关系。

13.根据权利要求12所述的装置，其中，所述N次迭代处理中的第i次迭代处理，包括：

在i为第一类数值的情况下，基于所述简化量子电路和预设的搜索算法，对所述N个映射关系中的第i-1个映射关系进行更新，得到所述N个映射关系中的第i个映射关系；

和/或，

在i为第二类数值的情况下，基于所述反向电路和所述搜索算法，对所述第i-1个映射关系进行更新，得到所述第i个映射关系。

14.根据权利要求12或13所述的装置，其中，所述映射确定单元用于：

将所述N个映射关系中代价最小的映射关系确定为所述初始映射关系。

15.根据权利要求11-14中任一项所述的装置，其中，所述量子门确定模块包括：

逻辑比特对单元，用于基于所述量子电路中的M个目标量子门，确定M个逻辑比特对，M为正整数；

物理比特对单元，用于基于所述初始映射关系，在所述芯片耦合图中确定与所述M个逻辑比特对分别对应的M个物理比特对；

物理选取单元，用于基于所述芯片耦合图中各物理比特之间的连通关系，在所述M个物理比特对中确定出不相邻的物理比特对；

逻辑选取单元，用于基于所述不相邻的物理比特对，确定所述M个目标量子门中的不可执行的目标量子门。

16.根据权利要求11-15中任一项所述的装置，其中，所述电路转换模块包括：

第一比特确定单元，用于基于所述初始映射关系，在所述芯片耦合图中确定所述不可执行的目标量子门作用的第一逻辑比特所对应的第一物理比特；

第二比特确定单元，用于在所述芯片耦合图中确定与所述第一物理比特相邻的K个第二物理比特，并基于所述初始映射关系的逆映射关系，确定所述K个第二物理比特所对应的K个第二逻辑比特；其中，K为正整数；

互换门确定单元，用于基于所述K个第二逻辑比特，得到K个互换门；

互换门插入单元，用于在所述量子电路中插入所述K个互换门中代价最小的互换门。

17.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-8中任一项所述的方法。

18.一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行权利要求1-8中任一项所述的方法。

19.一种计算机程序产品，包括计算机程序，该计算机程序在被处理器执行时实现根据权利要求1-8中任一项所述的方法。

Images