CN113536280B - 认证设备、方法和系统 - Google Patents

认证设备、方法和系统 Download PDF

Info

Publication number
CN113536280B
CN113536280B CN202110378498.5A CN202110378498A CN113536280B CN 113536280 B CN113536280 B CN 113536280B CN 202110378498 A CN202110378498 A CN 202110378498A CN 113536280 B CN113536280 B CN 113536280B
Authority
CN
China
Prior art keywords
processor
data
authentication
memory
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110378498.5A
Other languages
English (en)
Other versions
CN113536280A (zh
Inventor
J-L·莫达沃
M·皮特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proton World International NV
Original Assignee
Proton World International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Proton World International NV filed Critical Proton World International NV
Publication of CN113536280A publication Critical patent/CN113536280A/zh
Application granted granted Critical
Publication of CN113536280B publication Critical patent/CN113536280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44Program or device authentication
    • G06F21/445Program or device authentication by mutual authentication, e.g. between devices or programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44Program or device authentication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45Structures or tools for the administration of authentication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/51Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Abstract

本公开的实施例涉及认证设备、方法和系统。本公开涉及由第二设备认证第一设备的方法,每个第一设备、第二设备具有处理器、至少一个存储器和认证电路装置,其中认证电路装置被配置为禁止处理器对存储在所述存储器的至少一部分中的数据的读取。认证包括生成第一数据和第二数据。第二设备验证第一数据和第二数据是否匹配。

Description

认证设备、方法和系统
技术领域
本公开一般地涉及电子设备或电路。本描述应用于例如在两个设备或电路之间的认证方法,例如在这两个电子设备或电路之间的在主通信方法之前的认证方法。
背景技术
在两个电子设备或电路之间的通信通常由认证阶段在先进行。在此阶段期间,由两个设备实施的认证方法使得验证两个设备是否被授权彼此通信成为可能。认证方法是防止恶意设备尝试访问其他设备的数据和/或功能的第一措施。
所使用的一种示例性认证方法是在验证器与证明器之间的验证器/证明器类型或质询/响应类型的认证方法。在这种类型的认证中,证明器向验证器发送秘密数据,例如密码,以对其自身进行认证。验证器能够验证秘密数据是否符合,以便授予认证。例如,验证器知道秘密数据,其利用验证器从证明器接收到的数据执行简单的比较。
发明内容
需要更可靠的认证方法。
在验证器与证明器之间更具体地需要更可靠的质询/响应类型的认证方法。
一个实施例有助于解决已知认证方法的全部或部分缺点,更具体地,解决验证器与证明器之间的质询/响应类型的已知认证方法的全部或部分缺点。
一个实施例提供了通过第二设备对第一设备进行认证方法,该第二设备至少部分地与第一设备相同,每个第一设备、第二设备包括处理器、至少一个存储器和认证模块,其中认证模块包括第一电路,第一电路被配置为禁止处理器对存储在所述存储器的至少部分中的数据的读取,方法包括以下步骤:
第一设备生成第一数据,并且第二设备生成第二数据。
第二设备验证第一数据与第二数据匹配。
根据一个实施例,认证模块包括第二电路,第二电路被配置为每当对存储在所述存储器中的至少部分中的数据的读取被禁止时,向处理器提供数据。
根据一个实施例,认证方法是验证器/证明器类型。
根据一个实施例,每个第一设备、第二设备包括至少一个易失性存储器和至少一个非易失性存储器。
根据一个实施例,第一电路被配置为禁止处理器对存储在所述非易失性存储器的至少一部分和所述易失性存储器中的数据的读取。
根据一个实施例,所述存储器的所述至少一部分是仅存储数据的部分。
根据一个实施例,第一电路被配置为禁止处理器在所述至少一个存储器的部分中写入数据。
根据一个实施例,第一电路被配置为禁止处理器在所述至少一个存储器中的所有存储器中写入数据。
根据一个实施例,第一电路被配置为禁止处理器执行存储在所述至少一个存储器的部分中的指令。
根据一个实施例,第一电路被配置为禁止处理器执行存储在所述易失性存储器和所述非易失性存储器的至少一部分中的指令。
根据一个实施例,方法包括用于保存每个第一设备和第二设备的处理器的状态的初始步骤。
根据一个实施例,方法包括状态共享步骤,其中第二设备的处理器与第一设备的处理器共享其状态。
根据一个实施例,认证模块在状态共享步骤期间生成共享状态。
根据一个实施例,第一设备和第二设备的处理器通过执行相同的指令生成第一数据和第二数据。
根据一个实施例,认证模块包括第三电路,第三电路被配置为生成所述认证方法的中断信号。
另一实施例提供了一种电子设备,电子设备被配置为执行上述方法。
在一个实施例中,一种方法包括:由第一设备认证第二设备;在第二设备的认证期间,并且在第一设备的认证电路装置的控制下,限制第一设备的处理器对第一设备的一个或多个存储器区域的访问,该限制包括响应于处理器尝试访问第一设备的一个或多个存储器区域的第一区域而中断认证;以及在第二设备的认证期间,并且在第二设备的认证电路装置的控制下,限制第二设备的处理器对第二设备的一个或多个存储器区域的访问,该限制包括响应于处理器尝试访问第二设备的一个或多个存储器区域的第一区域而中断认证,其中认证包括:使用第一设备生成第一数据;使用第二设备生成第二数据;以及由第一设备并且基于第一数据和第二数据来认证第二设备。在实施例中,方法包括:由第一设备的认证电路装置,通过向第一设备的处理器提供虚拟数据,来响应第一设备的处理器读取第一设备的一个或多个存储器区域的第二区域的尝试;以及由第二设备的认证电路装置,通过向第二设备的处理器提供虚拟数据,来响应第二设备的处理器读取第二设备的一个或多个存储器区域的第二区域的尝试。在一个实施例中,认证是验证器/证明器类型。在一个实施例中,第一设备的一个或多个存储器区域包括至少一个易失性存储器区域和至少一个非易失性存储器区域;并且第二设备的一个或多个存储器区域包括至少一个易失性存储器区域和至少一个非易失性存储器区域。在一个实施例中,第一设备的认证电路装置限制由第一设备的处理器对存储在所述至少一个非易失性存储器区域的至少一部分和所述至少一个易失性存储器区域中的数据的读取。在一个实施例中,所述至少一个非易失性存储器区域的所述至少一部分是仅存储数据的部分。在一个实施例中,第一设备的认证电路装置限制第一设备的处理器在第一设备的一个或多个存储器区域的至少一个存储器区域中写入数据。在一个实施例中,第一设备的认证电路装置限制第一设备的处理器在第一设备的所有一个或多个存储器区域中写入数据。在一个实施例中,第一设备的认证电路装置限制第一设备的处理器执行存储在第一设备的一个或多个存储器区域的至少一个存储器区域中的指令。在一个实施例中,第一设备的认证电路装置限制第一设备的处理器执行存储在所述至少一个易失性存储器区域和所述至少一个非易失性存储器区域的至少一部分中的指令。在一个实施例中,认证包括:保存第一设备的处理器的状态以及保存第二设备的处理器的状态。在一个实施例中,认证包括与第一设备的处理器共享第二设备的状态信息。在一个实施例中,第一设备的认证电路装置生成共享状态信息。在一个实施例中,第一设备的处理器通过执行指令来生成第一数据;并且第二设备的处理器通过执行相同的指令来生成第二数据。在一个实施例中,第一设备的认证电路装置包括被配置为生成认证方法的中断信号的电路。
在一个实施例中,一种系统包括:第一设备,具有处理器、存储器和耦合在处理器与存储器之间的认证电路装置;以及第二设备,具有处理器、存储器和耦合在处理器与存储器之间的认证电路装置,其中第一设备和第二设备在操作中同时执行认证过程,认证过程包括:在第一设备的认证电路装置的控制下,限制第一设备的处理器对第一设备的存储器的访问,限制包括响应于第一设备的处理器尝试访问第一设备的存储器的第一区域而中断认证过程;以及在第二设备的认证电路装置的控制下,限制第二设备的处理器访问第二设备的存储器,限制包括响应于第二设备的处理器尝试访问第二设备的存储器的第一区域而中断认证过程;使用第一设备生成第一数据;使用第二设备生成第二数据;以及基于第一数据和第二数据,由第一设备和第二设备中的一个设备认证第一设备和第二设备中的另一个设备。在一个实施例中,认证包括:由第一设备的认证电路装置,通过向第一设备的处理器提供虚拟数据,来响应第一设备的处理器读取第一设备的一个或多个存储器区域的第二区域的尝试;以及由第二设备的认证电路装置,通过向第二设备的处理器提供虚拟数据,来响应第二设备的处理器读取第二设备的一个或多个存储器区域的第二区域的尝试。在一个实施例中,第一设备的存储器包括至少一个易失性存储器区域和至少一个非易失性存储器区域;并且第二设备的存储器包括至少一个易失性存储器区域和至少一个非易失性存储器区域。在一个实施例中,第一设备的认证电路装置限制由第一设备的处理器对存储在所述至少一个非易失性存储器区域的所述至少一部分和所述至少一个易失性存储器区域中的数据的读取。在一个实施例中,认证包括:保存第一设备的处理器的状态以及保存第二设备的处理器的状态。在一个实施例中,认证包括与第一设备的处理器共享第二设备的状态信息。
在一个实施例中,设备包括:处理器;存储器;以及耦合在处理器与存储器之间的认证电路装置,其中在操作中,设备当前使用镜像设备执行认证过程,认证过程包括:在认证电路装置的控制下,限制处理器对存储器的访问,限制包括响应于处理器尝试访问存储器的第一区域而中断认证过程;以及生成第一数据,其中认证基于第一数据和镜像设备生成的第二数据。在一个实施例中,在操作中,设备基于第一数据和第二数据认证镜像设备。在一个实施例中,在操作中,设备在认证过程期间向镜像设备提供第一数据。在一个实施例中,设备以加密的形式向镜像设备提供第一数据。在一个实施例中,认证包括:由设备的认证电路装置,通过向处理器提供虚拟数据,来响应处理器读取存储器的第二区域的尝试。在一个实施例中,设备的存储器包括至少一个易失性存储器区域和至少一个非易失性存储器区域。在一个实施例中,认证包括:保存处理器的状态。在一个实施例中,认证包括与镜像设备共享设备的状态信息。
附图说明
上述特征和优点以及其它特征和优点将在以下以图示方式给出的具体实施例的描述中详细描述,而不限于参考附图,其中:
图1以框图形式示意性地示出了电子电路的实施例;
图2以框图形式更详细地示意性地示出了图1的电路的一部分;以及
图3以框图形式示出了图示认证方法的一个实施例的流程图。
具体实施方式
除非文意另有所指,否则相似特征已在各种附图中以相似附图标记来指定。特别地,在各种实施例中共同的结构和/或功能特征可以具有相同附图标记,并且可以配置同一的结构、尺寸和材料特性。
为了清楚起见,仅对有助于理解本文所描述的实施例的操作和元件进行了详细说明和描述。
除非另有说明,当参考连接在一起的两个元件时,这表示除导体外没有任何中间元件的直接连接,当参考耦合在一起的两个元件时,这意味着这两个元件可以通过一个或多个其他元件连接或耦合。
在以下公开中,除非另有说明,否则当提及绝对位置限定词,例如术语“前”、“后”、“上”、“下”、“左”、“右”等,或相对位置限定词,例如术语“在…上方”、“在…下方”、“更高”、“更低”等,或限定词时对于方向,如“水平”、“竖直”等,参考图中所示的方向。
除另有规定外,“约”、“近似的”、“基本上”和“大约”表示在10%以内,5%以内。
图1以框图形式示意性地示出了电子设备100的一个实施例的架构。
设备100包括处理器101(CPU),该处理器被配置为执行指令和命令,以及处理存储在不同存储器中的数据。关于图2更详细地描述处理器101。
设备100还包括易失性存储器102(RAM),该易失性存储器被配置为在设备100的实施期间存储数据,例如执行数据。
设备100还包括只读存储器103(ROM),该只读存储器被配置为永久存储数据。例如,只读存储器103存储设备100的初始化数据(基本数据)。
设备100还包括非易失性存储器104(NVM)(在图1中以虚线表示),该非易失性存储器被配置为在设备100的数个连续实施件上存储数据。非易失性存储器104被配置为存储不同类型的信息。更特别地,存储器104的部分104C(NVM码)被配置为存储软件指令,并且第二部分104D(NVM数据)被配置为存储数据。
设备100还包括总线105,该总线被配置为在设备100的不同组件之间传输数据。
设备100还包括外围模块或电路106(PERIPH/IO),其被配置为实施设备100的功能和/或用作与其他电路交换数据和/或指令的接口。模块106可以通过数个不同的电路组成,每个电路被配置为实施一个或多个特定功能。
根据一个实施例,设备100还包括认证模块或电路107(AUT)。认证模块107被布置在总线105与处理器101之间,以便在总线105与处理器101之间进行连接。结合图2更详细地描述模块107。
图2以框图形式更详细地示意性地示出了结合图1描述的设备100的处理器101(CPU)和认证模块107。
处理器101除其他之外,包括至少一个寄存器列表1011(寄存器列表),该寄存器列表被配置为存储数据和/或指令。
处理器101被配置为接收由总线105传送的来自存储器102、103和104的数据和/或指令。如上所述,认证模块107被布置在处理器101与总线105之间。因此,由总线105传送的数据和/或指令首先被传送到模块107(在图2中由箭头DATA1表示的传送)。其次,这些数据和/或指令通过模块107传送到处理器101(在图2中由箭头数据2表示的传送)。
处理器101还被配置为接收由模块107发送的中断信号IT-AUT,以及由设备100的其他组件(例如,外围模块106)发送的中断信号IT-EXT。中断信号是指示处理器101停止或暂停正在进行的计算以便例如实施新指令的指令。
认证模块107包括有限状态机1071(FSM)。有限状态机1071被配置为利用数据总线105和处理器101接收和/或发送数据。更特别地,有限状态机1071被配置为充当在处理器101与数据总线105之间的中介。
认证模块107还包括数据生成电路1072(种子)。例如,数据生成电路1072使得能够生成随机数据,或者使得能够提供存储在寄存器列表中的数据。数据生成模块1072被配置为与有限状态机1071交换数据。
认证模块107还包括中断电路1073(定时器)。中断电路1073被配置为通过向处理器101发送中断信号IT-AUT来结束设备100的认证方法。中断电路1073被配置为与有限状态机1071交换数据和/或指令。
例如,中断电路1073是计数器,该计数器被配置为当达到阈值迭代次数时发送中断信号。根据另一示例,中断电路1073被配置为在接收到特定指令时发送中断信号。
根据变型实施例,可以从存储在非易失性存储器104的部分104C中的代码或指令生成中断信号。该指令可以是在执行设备100的认证方法期间由处理器实现的最后一条指令。该变型的一个优点是,这样的指令使得能够在非易失性存储器中存储的与认证方法无关的指令被非自愿读取之前停止认证方法。
认证模块107还包括控制电路1074(MMY映射),该控制电路被配置为控制在处理器101与总线105之间的数据和/或指令的交换。为此,控制电路1074被配置为与有限状态机1071交换数据和/或指令。根据一个实施例,控制电路1074被配置为例如基于其性质和/或其来源来控制,例如过滤,在处理器101与总线105之间交换的数据和/或指令。
根据一个实施例,控制电路1074被更特别地被配置为过滤在设备100的认证方法的实施期间来自总线105的数据和/或指令。这种方法如图3所示。更具体地,在设备100的所述认证方法的实施期间,控制电路1074被配置为确定处理器可以读取哪些数据、处理器可以写入哪些数据以及处理器可以实现哪些指令。
根据一个实施例,在认证方法期间,处理器101被授权从只读存储器103和非易失性存储器104存储命令和指令的部分104C读取数据,但是禁止从设备100的其他存储器读取数据,也就是说,禁止从易失性存储器102、非易失性存储器104存储数据的部分104D以及外围模块106读取数据。例如,当处理器101从存储器或存储器的一部分接收到其不能读取的数据时,数据生成电路1072提供替换数据。
根据一个实施例,在认证方法期间,处理器101不可以在设备100的任何存储器中写入数据。因此,存储在存储器102、103和104中的数据不被仅用于认证方法的数据损坏,或者秘密认证数据不存储在存储器102、103和104中。根据一个变型实施例,处理器101可以被授权将数据写入设备100的一个存储器的一部分中,例如,写入易失性存储器102的一部分中。
根据一个实施例,在认证方法期间,处理器101被授权接收和实施来自只读存储器104和存储非易失性存储器104的命令和指令的部分104C的指令,但是处理器101被禁止接收和实施来自易失性存储器102、非易失性存储器104的部分104D和外围模块106的指令。作为示例,控制电路1074进一步防止来自易失性存储器102、非易失性存储器104的部分104D和外围模块106的所有中断信号被考虑。
认证模块107的操作如下。在验证器/证明器类型的认证方法的实现期间,设备100的处理器101执行允许其产生秘密数据的一系列指令。在设备100用作验证器时,秘密数据使得能够验证来自证明器设备的秘密数据。当设备100用作证明器时,该产生的秘密数据被发送到验证器设备。认证模块107使得能够在这些指令的执行期间选择处理器101可以实施的指令,以及处理器101可以读取和/或写入的数据。当指令请求读取处理器101无权访问的存储器部分中的数据时,数据生成电路1072用另一个数据(例如随机数据)替换要读取的数据。认证模块还使得能够通过向处理器101发送中断信号来结束认证消息。
图3是一个流程图,图示了通过设备V对设备的消息进行认证的一个实施例的步骤,该设备的认证消息的类型是关于图1和2描述的设备100,设备V也是关于图1和2描述的设备100的类型。
两个设备V和P通常可以是至少部分相同的设备,也就是说,它们由至少一组共同的电子组件组成,以相同的方式连接和布置,并且它们中的至少一些电子组件实施一个或多个类似或相同的软件组件。例如,设备V和P是相同的。例如,设备V和P是来自相同生产链的电路。
这里被实施的认证方法是验证器/证明器类型的方法,其中设备V充当验证器,并且设备P充当证明器。设备V和P在功能上是相同的,验证器和证明器的角色可以在认证方法的每次新实现时反转。
由设备V对设备P进行认证方法的实现如下。
在同时进行的步骤201和202中,由块保存状态图示,设备V和P记录或保存其处理器的状态。更具体地,正在执行的过程中的指令以及分别由设备V和设备P的处理器处理的数据,被分别存储在设备V和设备P的存储器的一部分中,例如,存储在其易失性存储器中。
在步骤203中,由块新状态图示,设备V初始化其处理器的状态,并且与设备P共享该状态,使得两个设备V和P处于相同的状态。
为此,设备V的认证模块使用其数据生成模块来生成数据S。认证模块还使用其中断电路来定义使用数据N的认证方法的结束时刻。例如,当中断电路是计数器时,认证模块定义了迭代次数,其中N是最大迭代次数。反过来,设备V的处理器生成背景数据或一系列背景数据C。处理器还定义要在认证方法期间开始执行的指令的地址A。
设备V向设备P传送数据S、N和C,以及地址A。因此,设备P可以修改其处理器的状态,使其与设备V的处理器处于相同的状态。
在同时进行的步骤204和205中,由块开始图示,设备V和P各自启动其认证模块,以指示其处理器开始指令的实现。然后,每个处理器通过使用数据S和背景数据或背景数据系列C在地址A处启动指令。更具体地,每个处理器开始执行存储在地址A处的一系列指令,并且将这些指令或计算应用到数据S和C。这些计算的结果是要验证的数据。
在同时进行的步骤206和207中,由块AUT图示,设备V和P的处理器执行一系列指令,直到认证模块的中断电路发送中断为止。根据一个示例,处理器可以在数个迭代中执行相同的指令,并且,如果设备V和P的中断模块是计数器,则一旦迭代次数超过由数据N定义的阈值,就发送这些模块的中断信号。
在这些步骤期间,设备V和P的处理器未被配置为考虑由设备V和P的其他组件发送的中断信号IT-EXT。
在步骤208和209中,由块收集R图示,设备V和P恢复由其相应的处理器在实施指令期间所进行的计算获得的、被表示为R的最后结果数据。
设备P接着将其结果数据发送给设备V。
根据变型实施例,设备P可以实施用于对数据R进行加密的中间步骤,使得能够向设备V发送加密的数据。在这种情况下,设备V可以在从设备P接收到数据R之后实施解密步骤。
在步骤210(验证)中,设备V验证从设备P接收的数据R是否与其获得的数据R相同。为此,设备V使用验证功能。验证功能使用由设备V获得的数据R和由设备P获得的数据R作为输入,并且提供表示认证结果的信息作为输出,例如,包括真状态和假状态的标志。真状态表示验证起作用,假状态表示验证相反。
方法的最后一步(图3中未示出)可以是用于恢复在步骤201和202中保存的设备P和V的处理器的状态的步骤,允许设备P和V拾取它们在认证方法之前的状态。
已经描述了各种实施例和变型。本领域技术人员将理解,可以组合这些实施例的某些特征,并且本领域技术人员将容易想到其他变型。
最后,基于上文提供的功能描述,本文所述实施例和变型的实际实现方式在本领域技术人员的能力范围内。
一些实施例可以采取计算机程序产品的形式或包括计算机程序产品。例如,根据一个实施例,提供了一种计算机可读介质,其包括适于执行上述方法或功能中的一个或多个的计算机程序。介质可以是物理存储介质,例如只读存储器(ROM)芯片,或诸如数字多功能磁盘(DVD-ROM)、压缩磁盘(CD-ROM)、硬盘、存储器、网络或便携式介质物品的磁盘,以便通过适当的驱动器或经通过适当的连接来读取,包括编码在一个或多个条形码中或者存储在一个或多个这样的计算机可读介质上并且通过适当的读取器设备可读的其他相关代码。
此外,在一些实施例中,一些或所有方法和/或功能可以以其他方式实现或提供,例如至少部分地以固件和/或硬件实现或提供,包括但不限于一个或多个特定集成电路(ASIC)、数字信号处理器、离散电路、逻辑门,标准集成电路、控制器(例如,通过执行适当的指令,包括微控制器和/或嵌入式控制器)、现场可编程门阵列(FPGAs)、复杂可编程逻辑器件(CPLD)等,以及采用RFID技术的器件及其各种组合。
可以组合上述各种实施例以提供进一步的实施例。如有必要,可以修改实施例的方面以利用各种专利、申请和出版物的概念来提供进一步的实施例。
根据上述详细描述,可以对实施例进行这些和其他改变。一般而言,在以下权利要求中,所使用的术语不应被解释为将权利要求限定于说明书和权利要求中公开的特定实施例,而应被解释为包括所有可能的实施例以及这些权利要求有权获得的等同物的全部范围。因此,权利要求不受本公开的限制。

Claims (30)

1.一种方法,包括:
由第一设备认证第二设备;
在所述第二设备的所述认证期间、并且在所述第一设备的认证电路装置的控制下,限制所述第一设备的处理器对所述第一设备的一个或多个存储器区域的访问,所述限制包括响应于所述处理器尝试访问所述第一设备的所述一个或多个所述存储器区域的第一区域而中断所述认证;以及
在所述第二设备的所述认证期间、并且在所述第二设备的认证电路装置的控制下,限制所述第二设备的处理器对所述第二设备的一个或多个存储器区域的访问,所述限制包括响应于所述处理器尝试访问所述第二设备的所述一个或多个所述存储器区域的第一区域而中断所述认证,其中所述认证包括:
使用所述第一设备生成第一数据;
使用所述第二设备生成第二数据;以及
由所述第一设备并且基于所述第一数据和所述第二数据,认证所述第二设备。
2.根据权利要求1所述的方法,包括:
由所述第一设备的所述认证电路装置,通过向所述第一设备的所述处理器提供虚拟数据,来响应所述第一设备的所述处理器读取所述第一设备的所述一个或多个存储器区域的第二区域的尝试;以及
由所述第二设备的所述认证电路装置,通过向所述第二设备的所述处理器提供虚拟数据,来响应所述第二设备的所述处理器读取所述第二设备的所述一个或多个存储器区域的第二区域的尝试。
3.根据权利要求1所述的方法,其中所述认证是验证器/证明器类型。
4.根据权利要求1所述的方法,其中:
所述第一设备的所述一个或多个存储器区域包括至少一个易失性存储器区域和至少一个非易失性存储器区域;以及
所述第二设备的所述一个或多个存储器区域包括至少一个易失性存储器区域和至少一个非易失性存储器区域。
5.根据权利要求4所述的方法,其中所述第一设备的所述认证电路装置限制由所述第一设备的所述处理器对存储在所述至少一个非易失性存储器区域的至少一部分和所述至少一个易失性存储器区域中的数据的读取。
6.根据权利要求5所述的方法,其中所述至少一个非易失性存储器区域的所述至少一部分是仅存储数据的部分。
7.根据权利要求1所述的方法,其中所述第一设备的所述认证电路装置限制所述第一设备的所述处理器在所述第一设备的所述一个或多个存储器区域的至少一个存储器区域中写入数据。
8.根据权利要求1所述的方法,其中所述第一设备的所述认证电路装置限制所述处理器在所述第一设备的所述一个或多个存储器区域中的所有存储器区域中写入数据。
9.根据权利要求1所述的方法,其中所述第一设备的所述认证电路装置限制所述处理器执行存储在所述第一设备的所述一个或多个存储器区域的至少一个存储器区域中的指令。
10.根据权利要求4所述的方法,其中所述第一设备的所述认证电路装置限制所述处理器执行存储在所述至少一个非易失性存储器区域的至少一部分和所述至少一个易失性存储器区域中的指令。
11.根据权利要求1所述的方法,其中所述认证包括:
保存所述第一设备的所述处理器的状态,以及保存所述第二设备的所述处理器的状态。
12.根据权利要求1所述的方法,其中所述认证包括与所述第一设备的所述处理器共享所述第二设备的状态信息。
13.根据权利要求12所述的方法,其中所述第一设备的所述认证电路装置生成共享的所述状态信息。
14.根据权利要求1所述的方法,其中:
所述第一设备的所述处理器通过执行指令生成所述第一数据;以及
所述第二设备的所述处理器通过执行相同的所述指令生成所述第二数据。
15.根据权利要求1所述的方法,其中所述第一设备的所述认证电路装置包括被配置为生成所述认证方法的中断信号的电路。
16.一种系统,包括:
第一设备,具有处理器、存储器和耦合在所述处理器与所述存储器之间的认证电路装置;以及
第二设备,具有处理器、存储器和耦合在所述处理器与所述存储器之间的认证电路装置,其中所述第一设备和所述第二设备在操作中同时执行认证过程,所述认证过程包括:
在所述第一设备的所述认证电路装置的控制下,限制所述第一设备的所述处理器对所述第一设备的所述存储器的访问,所述限制包括响应于所述第一设备的所述处理器尝试访问所述第一设备的所述存储器的第一区域而中断所述认证过程;以及
在所述第二设备的所述认证电路装置的控制下,限制所述第二设备的所述处理器对所述第二设备的所述存储器的访问,所述限制包括响应于所述第二设备的所述处理器尝试访问所述第二设备的所述存储器的第一区域而中断所述认证过程;
使用所述第一设备生成第一数据;
使用所述第二设备生成第二数据;以及
由所述第一设备和所述第二设备中的一个设备基于所述第一数据和所述第二数据,认证所述第一设备和所述第二设备中的另一个设备。
17.根据权利要求16所述的系统,其中所述认证包括:
由所述第一设备的所述认证电路装置,通过向所述第一设备的所述处理器提供虚拟数据,来响应所述第一设备的所述处理器读取所述第一设备的所述存储器的第二区域的尝试;以及
由所述第二设备的所述认证电路装置,通过向所述第二设备的所述处理器提供虚拟数据,来响应所述第二设备的所述处理器读取所述第二设备的所述存储器的第二区域的尝试。
18.根据权利要求16所述的系统,其中:
所述第一设备的所述存储器包括至少一个易失性存储器区域和至少一个非易失性存储器区域;以及
所述第二设备的所述存储器包括至少一个易失性存储器区域和至少一个非易失性存储器区域。
19.根据权利要求18所述的系统,其中所述第一设备的所述认证电路装置限制由所述第一设备的所述处理器对存储在所述至少一个非易失性存储器区域的至少一部分和所述至少一个易失性存储器区域中的数据的读取。
20.根据权利要求16所述的系统,其中所述认证包括:
保存所述第一设备的所述处理器的状态,以及保存所述第二设备的所述处理器的状态。
21.根据权利要求16所述的系统,其中所述认证包括与所述第一设备的所述处理器共享所述第二设备的状态信息。
22.一种设备,包括:
处理器;
存储器;以及
耦合在所述处理器与所述存储器之间的认证电路装置,其中在操作中,所述设备当前使用镜像设备执行认证过程,所述认证过程包括:
在所述认证电路装置的控制下,限制所述处理器对所述存储器的访问,所述限制包括响应于所述处理器尝试访问所述存储器的第一区域而中断所述认证过程;以及
生成第一数据,其中所述认证基于所述第一数据和由所述镜像设备生成的第二数据。
23.根据权利要求22所述的设备,其中在操作中,所述设备基于所述第一数据和所述第二数据认证所述镜像设备。
24.根据权利要求22所述的设备,其中在操作中,所述设备在所述认证过程期间向所述镜像设备提供所述第一数据。
25.根据权利要求22所述的设备,其中在操作中,所述设备以加密形式向所述镜像设备提供所述第一数据。
26.根据权利要求22所述的设备,其中所述认证包括:
由所述设备的所述认证电路装置,通过向所述处理器提供虚拟数据,来响应所述处理器读取所述存储器的第二区域的尝试。
27.根据权利要求22所述的设备,其中:
所述设备的所述存储器包括至少一个易失性存储器区域和至少一个非易失性存储器区域。
28.根据权利要求22所述的设备,其中所述认证包括:
保存所述处理器的状态。
29.根据权利要求22所述的设备,其中所述认证包括与所述镜像设备共享所述设备的状态信息。
30.一种方法,包括:
由第一设备认证第二设备;
在所述第二设备的所述认证期间、并且在所述第一设备的认证电路装置的控制下,限制所述第一设备的处理器对所述第一设备的一个或多个存储器区域的访问;以及
在所述第二设备的所述认证期间、并且在所述第二设备的认证电路装置的控制下,限制所述第二设备的处理器对所述第二设备的一个或多个存储器区域的访问,其中:
所述认证包括:
使用所述第一设备生成第一数据;
使用所述第二设备生成第二数据;以及
由所述第一设备并且基于所述第一数据和所述第二数据,认证所述第二设备;以及
所述限制包括:
由所述第一设备的所述认证电路装置,通过向所述第一设备的所述处理器提供虚拟数据,来响应所述第一设备的所述处理器读取所述第一设备的所述一个或多个存储器区域的第二区域的尝试;以及
由所述第二设备的所述认证电路装置,通过向所述第二设备的所述处理器提供虚拟数据,来响应所述第二设备的所述处理器读取所述第二设备的所述一个或多个存储器区域的第二区域的尝试。
CN202110378498.5A 2020-04-09 2021-04-08 认证设备、方法和系统 Active CN113536280B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2003585 2020-04-09
FR2003585A FR3109229B1 (fr) 2020-04-09 2020-04-09 Procédé d'authentification
US17/224,013 2021-04-06
US17/224,013 US11669610B2 (en) 2020-04-09 2021-04-06 Authentication device, method and system

Publications (2)

Publication Number Publication Date
CN113536280A CN113536280A (zh) 2021-10-22
CN113536280B true CN113536280B (zh) 2024-06-14

Family

ID=71662042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110378498.5A Active CN113536280B (zh) 2020-04-09 2021-04-08 认证设备、方法和系统

Country Status (4)

Country Link
US (2) US11669610B2 (zh)
EP (1) EP3893135A1 (zh)
CN (1) CN113536280B (zh)
FR (1) FR3109229B1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172822A1 (en) * 2000-06-15 2002-01-16 Sharp Kabushiki Kaisha Semiconductor device and control device for use therewith
CN1665181A (zh) * 2004-02-24 2005-09-07 英特赛尔美国股份有限公司 用于验证的系统和方法
CN109815046A (zh) * 2017-11-21 2019-05-28 瑞萨电子株式会社 半导体器件、认证系统和认证方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003676B1 (en) * 2001-05-10 2006-02-21 Advanced Micro Devices, Inc. Locking mechanism override and disable for personal computer ROM access protection
JP5402498B2 (ja) * 2009-10-14 2014-01-29 富士通株式会社 情報記憶装置、情報記憶プログラム、そのプログラムを記録した記録媒体及び情報記憶方法
FR2963455B1 (fr) * 2010-07-27 2013-01-18 St Microelectronics Rousset Protection de cles secretes
JP6740161B2 (ja) * 2017-03-24 2020-08-12 キオクシア株式会社 不揮発性メモリを備える記憶装置
JP2020042341A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 プロセッシングデバイス及びソフトウェア実行制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172822A1 (en) * 2000-06-15 2002-01-16 Sharp Kabushiki Kaisha Semiconductor device and control device for use therewith
CN1665181A (zh) * 2004-02-24 2005-09-07 英特赛尔美国股份有限公司 用于验证的系统和方法
CN109815046A (zh) * 2017-11-21 2019-05-28 瑞萨电子株式会社 半导体器件、认证系统和认证方法

Also Published As

Publication number Publication date
US11669610B2 (en) 2023-06-06
FR3109229A1 (fr) 2021-10-15
CN113536280A (zh) 2021-10-22
FR3109229B1 (fr) 2023-08-25
EP3893135A1 (fr) 2021-10-13
US20230259607A1 (en) 2023-08-17
US20210319089A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US11809335B2 (en) Apparatuses and methods for securing an access protection scheme
TWI740409B (zh) 使用密鑰之身份驗證
JP2022527757A (ja) 物理複製困難関数を使用したコンピューティングデバイスのidの生成
US20230188366A1 (en) Identity Validation for Proof of Space
CN110781532B (zh) 开卡装置及利用开卡装置验证并启用数据储存装置的方法
US12015706B2 (en) Combined cryptographic key management services for access control and proof of space
US20230186289A1 (en) Solid State Drives with Autonomous Control of Proof of Space Activities
US20230185483A1 (en) Solid State Drives with Hardware Accelerators for Proof of Space Computations
KR20210134054A (ko) 보안 전자 제어 유닛 업데이트를 위한 로컬 원장 블록 체인
US20200313871A1 (en) Secure sensor communication
CN113841129A (zh) 存储器中的数据证明
CN113748698A (zh) 存取网络时的安全通信
CN113536280B (zh) 认证设备、方法和系统
KR20210134053A (ko) 오버-디-에어 업데이트 유효성 확인 방법
JP2022526934A (ja) ブロックチェーンを基にしたメモリコマンドの正当性確認
US9652232B2 (en) Data processing arrangement and method for data processing
US11768968B2 (en) Secure starting of an electronic circuit
EP2985724B1 (en) Remote load and update card emulation support
US20240201873A1 (en) Protection of an authentication method
US20240211579A1 (en) Protection of an electronic device
WO2013004537A1 (en) Method of managing the loading of data in a secure device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant