CN113535614B - 一种解码biss-c协议的通信系统 - Google Patents

一种解码biss-c协议的通信系统 Download PDF

Info

Publication number
CN113535614B
CN113535614B CN202111068577.2A CN202111068577A CN113535614B CN 113535614 B CN113535614 B CN 113535614B CN 202111068577 A CN202111068577 A CN 202111068577A CN 113535614 B CN113535614 B CN 113535614B
Authority
CN
China
Prior art keywords
data
slave station
module
signal
biss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111068577.2A
Other languages
English (en)
Other versions
CN113535614A (zh
Inventor
姚运昌
华强
周伟刚
孔令雨
谢安桓
张丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202111068577.2A priority Critical patent/CN113535614B/zh
Publication of CN113535614A publication Critical patent/CN113535614A/zh
Application granted granted Critical
Publication of CN113535614B publication Critical patent/CN113535614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种解码BISS‑C协议的通信系统，该系统包括主站芯片，差分和单端信号转换芯片和从站设备。主站芯片通过DMA功能控制PWM输出发送方波信号，模拟从站的时钟和控制信号，控制从站发送数据；通过DMA功能控制PWM输出向从站发送预设逻辑电平，配置从站的数据准备时间或执行器通信功能；通过边沿检测功能控制主站芯片采集从站数据信号的时间节点；通过SPI通信功能接收从站发出的数据信号，并对数据信息进行处理和校验。本发明解决了BISS‑C协议通信过程中应答时间变化和线路传输延迟对数据采集的影响，提高采集数据精度，低成本、高可靠地实现BISS‑C协议传输。

Description

一种解码BISS-C协议的通信系统
技术领域
本发明属于编码器通信和机器人控制技术领域，尤其涉及一种解码BISS-C协议的通信系统。
背景技术
BISS-C协议是一种双向同步通信，主要应用于高精度位置控制的绝对式编码器中，实时、连续、安全的数据传输能力满足机器人关节对高速度、高精度和高动态响应的需求，因此广泛应用于机器人控制领域。BISS-C协议进行数据传输过程中包含主站和从站两个部分，主站负责向从站发送时钟信号和控制信号，从站响应的向主站输出数据信号，其中从站可以是传感器或执行器，主从通信包含传感器通信和寄存器通信，传输模式又包含点对点传输和总线传输，实现编码器位置信息的采集，具体传输协议如图1所示。
现有技术BISS-C协议通信主要有三种方式：
1、采用具有BISS-C解码能力的集成芯片，比如IC-HUAS推出的IC-MB4等，主站通过串行或者并行接口控制芯片采集数据信息，导致额外控制成本增加；同时存在内置BISS-C外设接口的DSP芯片，但限制了主站选择且成本较高。
2、通过现场可编程逻辑门阵列(FPGA)将BISS-C数据解码后通过高速接口传输给主站，通过硬件描述语言（VHDL）可灵活配置从站设备，导致设计复杂度和成本增加。
3、基于单片机的输入输出（IO）口模拟BISS-C通信的时钟传输（MA）信号等，这样的模拟效果性能较差，且数据误码率较高。
目前，针对上述问题，现有专利提出使用单片机的SPI通信模块进行BISS-C协议通信的方式，利用SPI通信模块的SCK接口模拟BISS-C协议中的时钟传输接口，MISO的接口模拟BISS-C协议中的数据输出接口，提高通信效果且减少了单片机资源占用。但是，SPI通信模块是常用于电路板内芯片之间的通信，SPI通信模块的时钟信号与数据信号是严格同步的，在BISS-C协议帧中，每一帧都会有应答时间（ACK）保证从站数据准备完毕，因此每一帧的ACK是不固定的，采用SPI直接读取无法消除ACK变化对数据采样的影响。同时，在高速率信号传输过程中，考虑时效、温度和传输距离等因素，主站SPI通信模块发出的时钟信号和接收的数据信号产生线路延迟，如图1所示，此时以主站SPI通信模块时钟信号作为采集数据的参考会造成数据错位的问题，导致数据通信可靠性降低，因此单独使用单片机的SPI通信模块模拟BISS-C协议通信的时钟和数据传输，无法对每个通信帧内进行线路延迟补偿修正。
发明内容
本发明的目的在于针对现有技术的不足，提供一种解码BISS-C协议的通信系统。
本发明的目的是通过以下技术方案来实现的：一种解码BISS-C协议的通信系统，包括主站芯片、差分和单端信号转换芯片和从站设备；所述主站芯片包括直接存储器访问控制功能、脉冲宽度调制输出功能、边沿检测功能和串行外设接口通信功能，对应地，由DMA控制模块、PWM1输出模块和PWM2输出模块、边沿检测模块和SPI通信模块实现；从站设备包括首端从站设备和末端从站设备；
其中，DMA控制模块的第一数组数据关联到PWM1输出模块，DMA控制模块的第二数组数据关联到PWM2输出模块；PWM1输出模块的输出端口通过信号转换芯片连接至从站设备的时钟信号输入端口；PWM2输出模块的输出端口通过信号转换芯片连接至末端从站设备的预设逻辑输入端口；首端从站设备的数据输出端口通过信号转换芯片连接至边沿检测模块端口和SPI通信模块的MISO端口；边沿检测模块的触发信号控制SPI通信模块的开启和关闭。
进一步地，在确定主站和从站之间的通信时钟频率和控制数据后，配置DMA控制模块的数据流和通道，数据传输为存储区到外设，配置DMA控制模块第一数组数据，将第一数组关联到PWM1输出模块，控制PWM1输出模块输出方波信号，信号转换后发送至从站的时钟输入接口，模拟从站的时钟和控制信号，控制从站发送数据信号。
进一步地，在确定从站类型和从站数据准备时间后，配置DMA控制模块第二数组数据，将第二数组关联到PWM2输出模块，控制PWM2输出模块输出指定变化的电平信号，信号转换后发送至从站的数据输入接口，配置从站数据准备时间或执行器通信功能。
进一步地，所述指定变化的电平信号是对待发送的数据进行转换后获得。
进一步地，主站使用边沿检测功能确定主控芯片数据采集节点，在检测到数据信息的第一个上升沿时主控芯片开始采集数据，解决BISS-C协议传输过程中应答时间变化和线路延迟对数据采集准确度的影响。
进一步地，主站使用SPI通信模块的MISO端口接收从站发出的数据信号；SPI通信模块配置为主站模式，工作模式配置为空闲时为高电平，时钟下降沿采集数据；在检测到数据起始位开启SPI通信模块，确保时钟信号与数据信号保持同步。
进一步地，在确定传感器数据长度后，计算出需要采集的数据字节个数来配置SPI通信模块的读取次数，SPI通信模块采集总的数据长度应不小于传感器数据长度，多出的数据位为无效数据。
进一步地，在数据读取结束后，主站芯片通过分析起始位和CRC校验位是否正确来检查数据，数据正确后可截取到所需数据信息。
进一步地，所需数据信息包括位置信息。
本发明的有益效果是：本发明能够实时确定数据采集起始时刻，解决了BISS-C协议通信过程中应答时间变化和线路传输延迟对数据采集的影响，提高采集数据精度，能够低成本、高可靠地实现BISS-C协议传输，并且适用于现有的绝大多数单片机芯片，通用性强，可移植性高。
附图说明
图1是BISS-C协议通信过程中数据采样延迟示意图；
图2是本发明提供的一种解码BISS-C协议的通信系统示意图；
图3是基于本发明的主站芯片的控制方法流程图；
图4是基于本发明的主站和从站数据传输流程图。
具体实施方式
下面根据附图和优选实施例详细描述本发明，本发明的目的和效果将变得更加明白，应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明一种解码BISS-C协议的通信系统，如图2所示。该系统包括用于信号转换的主站芯片，差分和单端信号转换芯片，以及用于发送数据和接受指令的从站设备。其中，主站芯片具有DMA控制、PWM输出、边沿检测和SPI通信功能。主站芯片通过DMA功能控制PWM输出发送方波信号，模拟从站的时钟和控制信号，控制从站发送数据；通过DMA功能控制PWM输出向从站发送预设逻辑电平，配置从站的数据准备时间或执行器通信功能；通过边沿检测功能控制主站芯片采集从站数据信号的时间节点，在检测到数据信息的第一个上升沿时主控芯片开始采集数据；通过SPI通信功能接收从站发出的数据信号，并对数据信息进行处理和校验。
具体地，主站芯片包括直接存储器访问DMA控制模块1、脉冲宽度调制的PWM1输出模块2和PWM2输出模块3、边沿检测模块4和串行外设接口SPI通信模块5。从站设备包括首端从站设备和末端从站设备。使用主站芯片的PWM输出时钟和控制数据，使用SPI通信模块的MISO端口作为数据接收，其中，PWM1输出对应时钟信号输入（MA）功能，PWM2输出对应预设逻辑输入（MO）功能，SPI的MISO对应数据输出（SL）功能。
其中，主站芯片的DMA控制模块第一数组数据关联到PWM1输出模块，第二数组数据关联到PWM2输出模块。PWM1输出模块端口连接至信号转换芯片的MA时钟信号输入端口，信号转换芯片的时钟信号输出端口连接至所有从站设备的时钟输入接口；PWM2输出模块端口连接至信号转换芯片的MO预设逻辑输入端口，信号转换芯片的预设逻辑输出端口连接至末端从站设备的数据输入接口；首端从站设备的数据输出接口连接至信号转换芯片的数据输入端口，信号转换芯片的数据输出SL端口连接边沿检测模块端口和SPI通信模块的MISO端口；边沿检测模块的触发信号控制SPI通信模块功能的开启和关闭。
主站通过预设的DMA控制模块控制PWM1输出模块发送方波信号，信号转换后传输至从站的时钟输入接口，模拟从站的时钟信号和控制信号，控制从站发送数据信号。在确定主站和从站之间的通信时钟频率和控制数据后，配置DMA控制模块数据流和通道，数据传输为存储区到外设，配置DMA控制模块第一数组数据，将DMA控制模块的第一数组关联到PWM1输出模块，控制PWM1输出模块传输方波信号到从站时钟输入端口。当只执行传感器模式时，DMA控制模块只需控制PWM1输出模块输出频率固定且占空比为50%的方波信号，模拟从站的时钟信号，控制从站传感器数据传输。当执行寄存器模式时，DMA控制模块控制PWM1输出模块输出时钟信号后需要增加主控器控制数据（CDM）位，模拟从站的时钟信号和控制信号。
主站通过预设的DMA控制模块控制PWM2输出模块输出控制逻辑电平，信号转换后发送至从站的数据输入接口，实现从站传输数据准备时间和执行器通信功能。在确定传输模式和参数准备时间后，配置DMA控制模块第二数组数据，将DMA控制模块的第二数组关联到PWM2输出模块，控制PWM2输出模块输出指定变化的电平信号到从站数据输入端口。所述指定变化的电平信号是对待发送的数据进行转换后获得。在进行传感器通信时：点对点传输模式下，PWM2输出模块输出持续的低电平信号；总线传输模式下，PWM2输出模块的输出数据可以配置从机开始输出数据的时间，提供参数配置准备时间。在进行执行器通信时，PWM2输出模块输出指定变化的电平信号，控制执行器动作。
主站使用边沿检测功能监测从站发出的数据信号电平变化，确定主控芯片数据采集节点。当从站设备发生变化时，比如从站设备数量、型号以及传输距离等，此时从站数据准备时间变化，导致主站接收数据应答时间可变，即每个通信帧的应答时间不一定相同，主站需要具有在每一个通信帧处理可变ACK长度的能力。在BISS-C协议帧中应答数据位结束后为数据起始标志位，因此在数据采集过程中可以检测主站数据接收端接收数据的边沿状态变化，以第一个上升沿开始采集数据，则不需要考虑ACK长度变化对数据传输的影响，使得主站具有处理可变应答时间的能力。同时，在高速率数据传输中，考虑时效、温度和传输距离等因素，主站发出的时钟信号和主站接收的数据信号产生线路延迟，此时以主站时钟信号作为采集数据的参考会造成数据错位的问题，导致数据通信可靠性降低，因此单纯的使用主站发出时钟作为数据信号采集参考是不可靠的。在数据采集过程中以第一个上升沿为数据采集起始位，同时也是BISS-C协议中规定的数据起始位，可以有效避免数据延迟造成的通信不可靠问题，实现数据信号采集的线路延迟补偿。
主站使用SPI功能接收从站发出的数据信号，SPI通信模块配置为主站模式，工作模式配置为：空闲时为高电平，时钟下降沿采集数据。在检测到数据起始位时开启SPI功能，确保时钟信号与数据信号保持同步。SPI通信模块每次采集数据以字节为基准单位，因此在确定SCD长度后，可以计算出需要采集的数据字节个数，来配置SPI通信模块的读取次数；SPI通信模块采集总的数据长度应不小于传感器数据长度（SCD），多出的数据位为无效数据，可截取。在读取数据后，主站芯片通过分析起始位和CRC循环冗余校验位是否正确来检查数据，数据正确后，可截取到所需数据信息。
本发明一种实施例中，主站芯片的控制方法如图3所示，具体实施步骤如下：
步骤一，初始化通信系统参数，首先，确定传输模式和主从站通信时钟频率；然后，确认是否进行寄存器通信，寄存器模式下确定CDM数据，进而确认MA传输数据；接着，确认从站是传感器设备还是执行器设备，同时确认从站传输数据准备时间，从而确认MO传输数据；最后，确认SCD数据长度，从而确认SPI读取字节的次数。
步骤二，在确定MA传输时数据后，配置PWM输出功能，配置DMA控制模块数据流和通道，数据传输为存储区到外设，配置第一数组数据，将DMA控制模块的第一数组关联到PWM1输出，控制PWM1输出方波信号到从站时钟输入端口。
当仅执行传感器模式时，DMA控制模块只需控制PWM1输出频率固定且占空比为50%的方波信号，模拟从站的时钟信号，控制从站传感器数据传输。当执行寄存器模式时，DMA控制模块控制PWM1输出时钟信号后需要增加CDM数据，模拟从站的时钟信号和控制信号。
步骤三，在确定MO后，配置第二数组数据，将DMA控制模块的第二数组关联到PWM2输出，配置DMA控制模块第二数组数据，控制PWM2输出指定变化的电平信号到从站数据输入端口。
在进行传感器通信时，点对点传输模式下，PWM2输出持续的低电平信号；总线传输模式下，PWM2输出数据可以配置从机开始输出数据的时间，提供从站数据准备时间。在进行执行器通信时，PWM2输出指定变化的电平信号，控制执行器动作。
步骤四，配置边沿检测功能，配置SPI通信模块为主站模式，空闲状态为高电平，下降沿开始采样。检测从站发出的数据信号电平变化，在检测到第一个上升沿时开启SPI功能开始采集数据，如图4所示，实现在可变应答时长的场景应用和数据信号采集的线路延迟补偿。
步骤五，SPI进行数据转换后，主控芯片进行数据分析，通过分析起始位和CRC循环冗余校验位是否正确来检查数据，数据正确后可截取到所需数据信息。
本领域普通技术人员可以理解，以上所述仅为发明的优选实例而已，并不用于限制发明，尽管参照前述实例对发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在发明的精神和原则之内，所做的修改、等同替换等均应包含在发明的保护范围之内。

Claims (7)

1.一种解码BISS-C协议的通信系统，其特征在于，包括主站芯片、差分和单端信号转换芯片和从站设备；所述主站芯片包括直接存储器访问控制功能、脉冲宽度调制输出功能、边沿检测功能和串行外设接口通信功能，对应地，由DMA控制模块、PWM1输出模块和PWM2输出模块、边沿检测模块和SPI通信模块实现；从站设备包括首端从站设备和末端从站设备；
其中，DMA控制模块的第一数组数据关联到PWM1输出模块，DMA控制模块的第二数组数据关联到PWM2输出模块；PWM1输出模块的输出端口通过信号转换芯片连接至从站设备的时钟信号输入端口；PWM2输出模块的输出端口通过信号转换芯片连接至末端从站设备的预设逻辑输入端口；首端从站设备的数据输出端口通过信号转换芯片连接至边沿检测模块端口和SPI通信模块的MISO端口；边沿检测模块的触发信号控制SPI通信模块的开启和关闭；
主站使用SPI通信模块的MISO端口接收从站发出的数据信号；主站使用边沿检测功能确定主站芯片数据采集节点：SPI通信模块配置为主站模式，工作模式配置为空闲时为高电平，时钟下降沿采集数据，检测从站发出的数据信号电平变化，在检测到数据信号的第一个上升沿时开启SPI功能开始采集数据，即主站芯片开始采集数据，确保时钟信号与数据信号保持同步。
2.根据权利要求1所述解码BISS-C协议的通信系统，其特征在于，在确定主站和从站之间的通信时钟频率和控制数据后，配置DMA控制模块的数据流和通道，数据传输为存储区到外设，配置DMA控制模块第一数组数据，将第一数组关联到PWM1输出模块，控制PWM1输出模块输出方波信号，信号转换后发送至从站的时钟输入接口，模拟从站的时钟和控制信号，控制从站发送数据信号。
3.根据权利要求1所述解码BISS-C协议的通信系统，其特征在于，在确定从站类型和从站数据准备时间后，配置DMA控制模块第二数组数据，将第二数组关联到PWM2输出模块，控制PWM2输出模块输出指定变化的电平信号，信号转换后发送至从站的数据输入接口，配置从站数据准备时间或执行器通信功能。
4.根据权利要求3所述解码BISS-C协议的通信系统，其特征在于，所述指定变化的电平信号是对待发送的数据进行转换后获得。
5.根据权利要求1所述解码BISS-C协议的通信系统，其特征在于，在确定传感器数据长度后，计算出需要采集的数据字节个数来配置SPI通信模块的读取次数，SPI通信模块采集总的数据长度应不小于传感器数据长度，多出的数据位为无效数据。
6.根据权利要求5所述解码BISS-C协议的通信系统，其特征在于，在数据读取结束后，主站芯片通过分析起始位和CRC校验位是否正确来检查数据，数据正确后截取到所需数据信息。
7.根据权利要求6所述解码BISS-C协议的通信系统，其特征在于，所需数据信息包括位置信息。
CN202111068577.2A 2021-09-13 2021-09-13 一种解码biss-c协议的通信系统 Active CN113535614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111068577.2A CN113535614B (zh) 2021-09-13 2021-09-13 一种解码biss-c协议的通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111068577.2A CN113535614B (zh) 2021-09-13 2021-09-13 一种解码biss-c协议的通信系统

Publications (2)

Publication Number Publication Date
CN113535614A CN113535614A (zh) 2021-10-22
CN113535614B true CN113535614B (zh) 2022-01-11

Family

ID=78093163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111068577.2A Active CN113535614B (zh) 2021-09-13 2021-09-13 一种解码biss-c协议的通信系统

Country Status (1)

Country Link
CN (1) CN113535614B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116684221B (zh) * 2023-08-02 2023-10-17 佛山冠湾智能科技有限公司 一种控驱一体硬件模块化的分时io总线

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105119907A (zh) * 2015-07-22 2015-12-02 哈尔滨工业大学 一种基于FPGA的BiSS-C通信协议方法
CN107124412A (zh) * 2017-04-27 2017-09-01 广东工业大学 一种biss协议数据解码方法及接口系统
CN111078612A (zh) * 2019-11-08 2020-04-28 中国计量科学研究院 基于FPGA的biss-c协议的译码系统
CN111162984B (zh) * 2019-12-27 2022-02-01 常州节卡智能装备有限公司 一种基于biss-c的控制方法、装置及通信系统
CN112947163B (zh) * 2021-02-01 2022-08-05 贵州航天林泉电机有限公司 一种基于dsp的biss-c协议传感器数据解析与提取方法

Also Published As

Publication number Publication date
CN113535614A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
Fang et al. Design and simulation of UART serial communication module based on VHDL
CN108063799B (zh) 一种串行分布式模拟量机载采集系统
CN103117900B (zh) 一种可配置式工业以太网数据解析系统及解析方法
CN210781101U (zh) 数据采集装置及数据采集系统
CN103714029A (zh) 新型二线同步通信协议及应用
CN107272663A (zh) 一种1553b总线式伺服系统测试设备的快速校验装置
Sun et al. Design of FPGA-based multimedia node for WSN
CN113535614B (zh) 一种解码biss-c协议的通信系统
CN112584092B (zh) 数据采集装置及数据采集系统
CN104133795A (zh) 多通道高速同步采集及正交调制系统
CN101893695B (zh) 一种模拟采样与规约生成装置
CN203260219U (zh) 一种模拟合并单元仿真设备
CN204376929U (zh) 基于以太网总线的多异步数据口并行测试卡
Xiang-Dong et al. Design of dual redundancy CAN-bus controller based on FPGA
CN110445569B (zh) 一种具有定时与指令同步功能的集成系统
CN203522776U (zh) 一种可配置式工业以太网数据解析系统
Chen et al. FPGA-based Train Onboard PCIe Board Design and Implementation
Tittelbach-Helmrich et al. Hardware implementation of a medium access control layer for industrial wireless LAN
CN111934965A (zh) 基于spi协议的多路1553b总线扩展装置
Zhou et al. Research on wireless MIL-STD-1553B bus based on infrared technology
Zhuang Comparison And Selection of Commonly Used Communication Protocols in Measurement and Control Instruments
Liu et al. Design and verification of UART circuit of SoC based on AMBA bus
CN114116552B (zh) 一种多路Biss-C数据到通用串口的数据采集传输装置
CN204009872U (zh) 多通道同步采集及正交调制系统
Guo et al. Research on Automated Testing of In-Vehicle Time-Sensitive Network Time Synchronization Mechanism

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant