CN113518001A - 一种s2ml流的建模与验证方法 - Google Patents

一种s2ml流的建模与验证方法 Download PDF

Info

Publication number
CN113518001A
CN113518001A CN202110527960.3A CN202110527960A CN113518001A CN 113518001 A CN113518001 A CN 113518001A CN 202110527960 A CN202110527960 A CN 202110527960A CN 113518001 A CN113518001 A CN 113518001A
Authority
CN
China
Prior art keywords
flow
modeling
port
model
time delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110527960.3A
Other languages
English (en)
Inventor
刘静
丁郭欢
孙海英
康介祥
尹伟
高杰
王辉
吴志伟
杨琛琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
East China Normal University
Original Assignee
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by East China Normal University filed Critical East China Normal University
Priority to CN202110527960.3A priority Critical patent/CN113518001A/zh
Publication of CN113518001A publication Critical patent/CN113518001A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14Network analysis or design
    • H04L41/145Network analysis or design involving simulating, designing, planning or modelling of a network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852Delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种S2ML流的建模与验证方法,其特点是采用S2ML流模型的分析框架对实时系统进行时延分析和验证,具体包括:S2ML流的图形化建模、S2ML流模型保存为文本格式、S2ML流模型映射为AADL模型和对S2ML流模型进行时延分析,以验证其时延属性是否满足系统设计需求。本发明与现有技术相比具有对实时系统中的流进行建模,并验证其时延属性,方法简便,成本低廉且安全可靠,较好的解决了实时系统时延建模与验证问题,为安全攸关系统的验证奠定了基础。

Description

一种S2ML流的建模与验证方法
技术领域
本发明涉及计算机软件验证技术领域,尤其是一种S2ML流的建模与验证方法。
背景技术
航空领域中使用的物理网络系统对实时性有严格的要求,与时间相关的问题可能会产生重要影响,由于这些系统变得极其依赖软件,验证和执行时序约束变得越来越困难。流模型所代表的嵌入式实时系统中,信息(包含数据信息和控制信号)从信息采集设备通过进程等中间组件处理后传递到控制设备具备一定的时效性,即信息的传递在模型中需有一定的时间约束,若信息传递的时延不满足系统的时间约束,则有可能影响整个嵌入式系统的实时性。连接信息采集设备和控制设备的数据通道用流模型表示,通过对流模型时延分析来探讨模型的时间约束问题。影响流模型时延的因素中主要有以下四点:1)端到端数据流任务的处理时间,任务指的是进程或设备,任务的处理时间指的是进程或设备运行所花费的时间消耗;2)由于采样或队列导致的处理延迟,数据流组件间可以通过队列端口或非队列端口进行通信,由于队列端口通信引起的处理延迟受到队列中等待的元素数量决定,而由于非队列端口数据采样引起的处理延迟则是受采样信息的速率影响;3)任务间信息的传输延迟,任务之间的传输可以发生在同一处理器上,或在不同处理器上的任务之间,或在任务和设备之间,传输时间受传输的数据量和连接绑定的总线的影响;4)由于传输协议而导致的传输延迟,排队引起的传输延迟受传输队列中的元素数量的影响,传输协议对队列处理方式的不同而导致传输延迟。
综上所述,现有技术的控制系统组件对信号数据的端到端延迟和时间敏感的问题,由于不同的运行时配置,它们还受到延迟和期限值变化的影响。
发明内容
本发明的目的是针对现有技术的不足而设计的一种S2ML流的建模与验证方法,采用S2ML流模型的分析框架对实时系统进行时延分析和验证的方法,以满足实时系统的延迟要求,该方法借助Modelio开源工具平台对实时系统进行流建模,利用S2ML流模型分析框架在计算信号流数据的端到端延迟和时间以及其抖动,获得系统功能及其相关的延迟要求,并将此功能体系结构部署在执行平台上验证端到端延时,该方法可以从高级规范提供延迟分析,而无需实施系统,从而节省了潜在的重新设计工作,帮助工程师选择合适的执行平台组件或更改系统功能的部署策略,以确保在实施系统时满足延迟要求,方法简便,成本低廉且安全可靠,较好的解决了实时系统时延建模与验证问题,为安全攸关系统的验证奠定了基础。
本发明的目的是这样实现的:一种S2ML流的建模与验证方法,其特点是采用S2ML流模型的分析框架对实时系统进行时延分析和验证,其流建模及验证具体包括以下步骤:
A1:基于Modelio开源工具平台进行S2ML流的图形化建模;
A2:将S2ML流模型保存为文本格式;
A3:将S2ML流模型映射为AADL模型;
A4:对S2ML流模型进行时延分析。
所述S2ML流模型的语法定义为一个10-元组Flow=(T,P,B,W,D,Po,Fs,Fd,Fp,Co),其中:P为组件周期属性的集合;B为组件执行最好时间属性的集合;W为组件执行的最坏时间属性的集合;D为组件的截止时间属性的集合;Po为组件端口的集合,其中Po={dataport,event port,data event port}分别表示数据端口、事件端口和数据事件端口;Fp为flow path,组件内部的流路径,其中F={Po×Po};Fs:代表flow source为流的起点;Fd代表flow sink为流的终点;T为组件集合,其中T={P,B,W,D,Po,F};Co为不同组件端口连接的集合,其中Co={T×T}。
所述基于Modelio开源工具平台进行S2ML流的图形化建模,具体步骤包括:
A1-1:在建模元面板中,选择模块,拖拽到模型编辑窗口,并添加值属性;
A1-2:在建模元面板中,选择端口,添加到模块中,并设置端口方向;
A1-3:在建模元面板中,选择行为,添加到端口上,并添加时延属性;
A1-4:在建模元面板中,选择连接,连接端口和端口;
A1-5:声明端到端的流。
所述将S2ML流模型保存为文本格式,具体步骤包括:
A2-1:读取图像文件数据;
A2-2:在根节点下添加<Classifiers>节点,将模块保存到该节点下;
A2-3:在每个组件节点下添加<Features>节点,保存组件的属性;
A2-4:在每个组件节点下添加<Ports>节点,保存端口属性;
A2-5:在每个组件节点下添加<Flows>节点,保存流属性;
A2-6:在根节点下添加<Connections>节点,保存模块之间的连接;
A2-7:在根节点下添加<E2E>节点,保存端到端之间的流。
所述将S2ML流模型映射为AADL模型,其具体映射关系如下表1:
表1 S2ML流模型与AADL模型映射关系
Figure BDA0003066987840000031
Figure BDA0003066987840000041
上述映射关系中的名词解释如下:
1)模块是S2ML中的基本单元,其对应于系统中的任意实体,以使用模块对系统中的实体进行建模,组件是AADL中的基本单元,包括软件组件、硬件组件和执行平台组件。本发明用S2ML中的模块来表示AADL中的组件,AADL中组件的属性用值属性表示,AADL中组件包含的子组件用引用属性表示,AADL中组件包含的端口用端口表示。
2)映射关系中的操作是一种调用事件触发的行为,具有返回值和输入及输出参数,S2M中对此不做同步和异步行为的区分,都可以通过操作进行表述;接收是一种信号事件触发的行为,参数只有输入,用操作和接收分别表示数据流,事件流或数据事件流的发送和接收。
3)映射关系中的泛化表达的是一种继承关系,子类型继承超类型的特性,并对超类型特性进行扩展或重定义。泛化是可传递的,从广义上讲,泛化对应于面向对象思想中的继承,泛化有利于设计者面向抽象进行设计。设计者可以基于继承方式扩展出新的子类型,利用依赖倒置的原则实现便捷的扩展,因此这种设计方式有利于提高系统的可扩展性。用泛化管理来表示AADL中的组件实现。
4)依赖表述的是两个模块间一方依赖于另一方,当另一方改变时,则依赖房可能也需要改变。这也是模型间跟踪性的体现。用依赖来表示AADL中组件的部署。
所述对S2ML流模型进行时延分析,具体步骤包括:
A4-1:分析端到端流中组件的周期、执行时间和截至时间产生的时延;
A4-2:分析由于排队或采样而导致的处理延迟;
A4-3:分析沿连接的组件之间的信息传输时间,以及组件之间的传输可能发生在同一处理器或不同处理器上而产生的时延;
A4-4:分析由于排队或等待传输协议中的时隙而产生的时延;
A4-5:将上述产生的时延与系统要求的时延进行比较,得到时延分析结果。
本发明与现有技术相比具有从高级规范提供延迟分析,而无需实施系统,从而节省了潜在的重新设计工作。它还可以帮助工程师选择合适的执行平台组件或更改系统功能的部署策略,以确保在实施系统时满足延迟要求,对实时系统中的流进行建模,并验证其时延属性,为安全攸关系统的验证奠定了基础,方法简便,成本低廉且安全可靠,较好的解决了实时系统时延建模与验证问题,为安全攸关系统的验证奠定了基础。
附图说明
图1为本发明流程示意图;
图2为图形化建模工具界面示意图;
图3为S2ML流的建模结果示意图;
图4为流模型转换为AADL模型的结果示意图;
图5为S2ML流验证界面示意图;
图6为S2ML流验证结果示意图。
具体实施方式
以下结合附图和具体实施方式对本发明作进一步的详细说明。
实施例1
参阅附图1,本发明采用S2ML流模型的分析框架对实时系统进行时延分析和验证,其流建模及验证具体包括以下步骤:
A1:基于Modelio开源工具平台进行S2ML流的图形化建模;
A2:将S2ML流模型保存为文本格式;
A3:将S2ML流模型映射为AADL模型;
A4:对S2ML流模型进行时延分析,并根据时延分析结果修改模型。
其中,A1步骤所创建的S2ML流模型中的信息需要符合下述定义的S2ML流的语法:
元素(Elements)
S2ML流模型定义为一个10-元组Flow=(T,P,B,W,D,Po,Fs,Fd,Fp,Co),其中:P为组件周期属性的集合;B为组件执行最好时间属性的集合;W为组件执行的最坏时间属性的集合;D为组件的截止时间属性的集合;Po为组件端口的集合,其中:Po={data port,eventport,data event port},表示数据端口、事件端口和数据事件端口;Fp代表flow path,组件内部的流路径,其中:F={Po×Po};Fs代表flow source,是流的起点;Fd代表flow sink,是流的终点;
T为组件集合,其中:T={P,B,W,D,Po,F};Co为不同组件端口连接的集合,其中:Co={T×T}。
参阅附图2,所述A1步骤基于Modelio开源工具平台进行S2ML流的图形化建模。
参阅附图3,所述A1步骤所创建的S2ML流模型过程如下:
A1-1:定义实时系统所包含的组件,定义组件属性,包括:周期、最好执行时间、最坏实行时间和截至时间,同时定义组件所包含的端口。
A1-2:在组件的端口上声明流,包括:流起点、流终点和流路径。
A1-3:使用连接将不同组件的端口连接。
A1-4:通过组件与组件的串联,形成从输入端口到输出端口的序列,用来描述组件内部的数据流向。
其中,A3步骤中将S2ML流模型映射为AADL模型的规则如下:
Figure BDA0003066987840000061
Figure BDA0003066987840000071
其中,A3步骤中将S2ML流模型映射为AADL模型的具体过程如下:
A3-1:打开S2ML流模型;
A3-2:依次读取S2ML流模型中的组件,根据映射关系将其转换为AADL模型中的组件;
A3-3:将映射的AADL模型保存为.aadl格式文件;
参阅附图4,S2ML流模型映射为AADL模型,其结果为符合AADL规范的AADL代码。
参阅附图5,A4步骤中对建好的S2ML流进行时延分析,其验证过程如下:
A4-1:导入AADL模型.aadl格式文件;
A4-2:设置系统类型,分区输出策略,最坏运行时间,最好队列时延,是否考虑队列时延,进行时延分析;
A4-3:进行时延分析,依次分析组件,排队或采样,组件间连接,传输协议导致的时延。
A4-4:将实际时延与系统要求的时延进行比较,得到时延分析结果。
A4-5:将时延分析结果写入文件中并保存到本地。
参阅附图6,从时延分析结果可以看到,系统要求的时延为20~30ms,实际时延为9~14ms,最小时延比预期的最小时延小,最大时延比预期的最大时延小。
以上只是对本发明作进一步的说明,并非用以限制本专利,凡为本发明等效实施,均应包含于本专利的权利要求范围之内。

Claims (6)

1.一种S2ML流的建模与验证方法,其特征在于采用S2ML流模型的分析框架对实时系统进行时延分析和验证,其流建模及验证具体包括以下步骤:
A1:基于Modelio开源工具平台进行S2ML流的图形化建模;
A2:将S2ML流模型保存为文本格式;
A3:将S2ML流模型映射为AADL模型;
A4:对S2ML流模型进行时延分析。
2.根据权利要求1所述S2ML流的建模与验证方法,其特征在于所述S2ML流模型的语法定义为一个10-元组Flow=(T,P,B,W,D,Po,Fs,Fd,Fp,Co),
其中:P为组件周期属性的集合;B为组件执行最好时间属性的集合;W为组件执行的最坏时间属性的集合;D为组件的截止时间属性的集合;Po为组件端口的集合,其中Po={dataport,event port,data event port}分别表示数据端口、事件端口和数据事件端口;Fp为flow path,组件内部的流路径,其中F={Po×Po};Fs:代表flow source为流的起点;Fd代表flow sink为流的终点;T为组件集合,其中T={P,B,W,D,Po,F};Co为不同组件端口连接的集合,其中Co={T×T}。
3.根据权利要求1所述S2ML流的建模与验证方法,其特征在于所述基于Modelio开源工具平台进行S2ML流的图形化建模,具体步骤包括:
A1-1:在建模元面板中,选择模块,拖拽到模型编辑窗口,并添加值属性;
A1-2:在建模元面板中,选择端口,添加到模块中,并设置端口方向;
A1-3:在建模元面板中,选择行为,添加到端口上,并添加时延属性;
A1-4:在建模元面板中,选择连接,连接端口和端口;
A1-5:声明端到端的流。
4.根据权利要求1所述S2ML流的建模与验证方法,其特征在于所述将S2ML 流模型保存为文本格式,具体步骤包括:
A2-1:读取图像文件数据;
A2-2:在根节点下添加<Classifiers>节点,将模块保存到该节点下;
A2-3:在每个组件节点下添加<Features>节点,保存组件的属性;
A2-4:在每个组件节点下添加<Ports>节点,保存端口属性;
A2-5:在每个组件节点下添加<Flows>节点,保存流属性;
A2-6:在根节点下添加<Connections>节点,保存模块之间的连接;
A2-7:在根节点下添加<E2E>节点,保存端到端之间的流。
5.根据权利要求1所述S2ML流的建模与验证方法,其特征在于所述将S2ML流模型映射为AADL模型,其具体映射关系如下表1:
表1 S2ML流模型与AADL模型映射关系
Figure FDA0003066987830000021
6.根据权利要求1所述S2ML流的建模与验证方法,其特征在于所述对S2ML流模型进行时延分析,具体步骤包括:
A4-1:分析端到端流中组件的周期、执行时间和截至时间产生的时延;
A4-2:分析由于排队或采样而导致的处理延迟;
A4-3:分析沿连接的组件之间的信息传输时间,以及组件之间的传输可能发生在同一处理器或不同处理器上而产生的时延;
A4-4:分析由于排队或等待传输协议中的时隙而产生的时延;
A4-5:将上述产生的时延与系统要求的时延进行比较,得到时延分析结果。
CN202110527960.3A 2021-05-14 2021-05-14 一种s2ml流的建模与验证方法 Pending CN113518001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110527960.3A CN113518001A (zh) 2021-05-14 2021-05-14 一种s2ml流的建模与验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110527960.3A CN113518001A (zh) 2021-05-14 2021-05-14 一种s2ml流的建模与验证方法

Publications (1)

Publication Number Publication Date
CN113518001A true CN113518001A (zh) 2021-10-19

Family

ID=78064462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110527960.3A Pending CN113518001A (zh) 2021-05-14 2021-05-14 一种s2ml流的建模与验证方法

Country Status (1)

Country Link
CN (1) CN113518001A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111176639A (zh) * 2019-12-30 2020-05-19 南京航空航天大学 一种从SysML到AltaRica的自动化模型转换方法
CN112559359A (zh) * 2020-12-22 2021-03-26 华东师范大学 一种基于s2ml的安全攸关系统分析与验证方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111176639A (zh) * 2019-12-30 2020-05-19 南京航空航天大学 一种从SysML到AltaRica的自动化模型转换方法
CN112559359A (zh) * 2020-12-22 2021-03-26 华东师范大学 一种基于s2ml的安全攸关系统分析与验证方法

Similar Documents

Publication Publication Date Title
Richter et al. Event model interfaces for heterogeneous system analysis
US9172589B2 (en) Method for configuring a distributed avionics control system
Tripakis Bridging the semantic gap between heterogeneous modeling formalisms and FMI
Richter et al. Model composition for scheduling analysis in platform design
Zhang et al. Co-simulation framework for design of time-triggered cyber physical systems
Rox et al. Compositional performance analysis with improved analysis techniques for obtaining viable end-to-end latencies in distributed embedded systems
CN114035785A (zh) 一种基于自然语言需求的aadl模型组合验证性质自动生成方法
Thiele et al. Performance analysis of distributed embedded systems
Wandeler et al. Performance analysis of greedy shapers in real-time systems
Glonina et al. On the correctness of real-time modular computer systems modeling with stopwatch automata networks
CN113518001A (zh) 一种s2ml流的建模与验证方法
Simalatsar et al. Enabling parametric feasibility analysis in real-time calculus driven performance evaluation
Anssi et al. AUTOSAR vs. MARTE for enabling timing analysis of automotive applications
Chabrol et al. Deterministic Distributed Safety-Critical Real-Time Systems within the Oasis Approach.
Bodenstein et al. Executable specifications for model-based development of automotive software
Gioulekas et al. Correct-by-construction model-based design of reactive streaming software for multi-core embedded systems
Saar de Moraes et al. A model-based approach for analysing network communication timeliness in IMA systems at concept level
Gezgin et al. Impact analysis for timing requirements on real-time systems
Seifert et al. Reverse Engineering the Timing Parameters of the I/O-System in Microcontrollers
Aybek et al. From the Synchronous Data Flow Model of Computation to an Automotive Component Model
Apvrille et al. Verifying service continuity in a dynamic reconfiguration procedure: Application to a satellite system
Bapty et al. Uniform execution environment for dynamic reconfiguration
Racu et al. Automotive system optimization using sensitivity analysis
Dierks et al. Efficient model-checking for real-time task networks
Park et al. Integration of collaborative analyses for development of embedded control software

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211019