CN113468837A - 一种芯片供电网络凸快电流的估算方法及系统 - Google Patents
一种芯片供电网络凸快电流的估算方法及系统 Download PDFInfo
- Publication number
- CN113468837A CN113468837A CN202110505684.0A CN202110505684A CN113468837A CN 113468837 A CN113468837 A CN 113468837A CN 202110505684 A CN202110505684 A CN 202110505684A CN 113468837 A CN113468837 A CN 113468837A
- Authority
- CN
- China
- Prior art keywords
- current
- bump
- matrix
- file
- parameter matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000011159 matrix material Substances 0.000 claims abstract description 78
- 238000013461 design Methods 0.000 claims abstract description 33
- 238000004364 calculation method Methods 0.000 claims abstract description 21
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 230000003068 static effect Effects 0.000 claims abstract description 6
- 230000005284 excitation Effects 0.000 claims description 32
- 238000004088 simulation Methods 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 13
- 238000007781 pre-processing Methods 0.000 claims description 12
- 238000000605 extraction Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 10
- 230000009466 transformation Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 5
- 101100083492 Fritillaria agrestis PETE gene Proteins 0.000 claims 2
- 239000000284 extract Substances 0.000 claims 1
- 238000012216 screening Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种芯片供电网络凸快电流的估算方法及系统，包括：从设计交换格式文件提取Bump和电流源位置并进行筛选和分组；生成以散射参数矩阵表达的芯片等效功耗模型；将散射参数矩阵转换为阻抗参数矩阵；利用端口条件转换模块求得静态条件下的转移矩阵，并根据转移参数和所确定阈值获得有效半径；通过零极点拟合方式完成转移矩阵的时频域转换，结果与输入信号一起进行Laplace反变换计算Bump端的时域电流信号。本发明通过提取电流源作用的有效半径，大幅减少了电流的计算量，从而能够快速计算出Bump电流分布，对电路在工程变更顺序(ECO)阶段的查看每次变换结果具有重要意义。
Description
技术领域
本发明设计电路验证、电源完整性分析、电路功耗分析等工程技术领域，特别涉及用于ECO阶段Bump电流分布的快速评估方法。
背景技术
随着超大规模集成电路工艺的发展，芯片工作电压越来越低，但是电流密度却越来越高。这导致系统的噪声容限越来越低，从而对电源系统在整个工作频段内的稳定性提出了更高的要求。电源完整性对系统可靠性、信噪比与误码率、EMI/EMC等电路设计中重要指标有着越来越重要的影响。因此，先进工艺的集成电路设计通常对电源完整性具有很严格的指标以确保电路的稳定性。在电源完整性设计中，设计者通常需要对设计缺陷进行迭代式的修改来保证最终设计能够满足所有的设计指标，这促使了ECO设计流程的出现。
ECO是近年来兴起的一种新型超大规模集成电路的设计流程。设计者仅对产品进行局部修改(5％-10％)，以纠正功能性错误或满足非功能性设计要求(例如时序和功率)。这种对当前设计进行最小化改变的思想，可以尽可能节省设计成本和设计时间，因此被广泛地运用于降低设计复杂性和缩短设计周期的工作中。
当底层IP设计改变时，设计者希望在产品迭代过程中快速确定这种改变对顶层造成影响的分布情况，所以在物理设计阶段需要对电路进行多次仿真，导致此阶段是整个电路设计流程中最耗时的部分。因此，提升ECO阶段对每个修改版本的仿真速度对缩短整个设计周期具有至关重要的作用。ECO设计流程中产生的修改版本与原始版本具有较大的相似性，所以通过引入原始版本的仿真信息，可以降低每个修改版本的仿真时间，提升设计效率。
然而目前主流EDA工具并没有考虑到ECO版本之间的相似性而进行优化。主流EDA软件仍将修改版本看作一个新的设计，从零开始进行一次新的仿真。显然，尽管这种方法能保证仿真的准确性，却忽视了仿真的时间成本。产品设计者更希望在他们迭代设计期间，EDA软件能尽可能的利用ECO设计确定的不变信息，针对产品的局部改变，以略微降低仿真精度作为代价，换取仿真时间大幅减少作为回报，确定设计改变所造成的变化。
综上，提供一种芯片供电网络凸快电流的估算方法及系统，充分利用ECO原始版本与修改版之间的相似性，是提高仿真速度，缩短设计周期的关键。
发明内容
本发明的目的在于针对目前EDA软件在ECO阶段仿真速度的现有技术的不足，提供一种于阻抗参数矩阵的Bump电流分布的快速评估方法。在进行电源完整性测试时，本方法可以快速且准确地对ECO阶段的每个修改版本进行仿真，得到在Bump端口对于当前输入电流源的响应。
本发明的目的是通过以下技术方案来实现的：一种芯片供电网络凸快电流的估算方法，该方法包括以下步骤：
(1)从电路仿真软件获取得到的设计交换文件中提取电流源和电源网顶层Bump的位置并根据频率范围要求生成芯片功耗模型(CPM)及其过程中仿真所需文件。
(2)将以散射参数矩阵形式表示的CPM参数转换为以阻抗参数矩阵表示的参数矩阵。
(3)将阻抗参数矩阵的端口条件转换为测试Bump电流时的端口条件，即在阻抗参数矩阵中，计算Zij时，除了端口i,j以外的所有端口断路。而在计算Bump电流分布时，Bump端对于交流电流短路，电流源端断路。为了合理利用阻抗参数矩阵，设计者需要将阻抗参数矩阵的端口条件迁移到测试Bump电流的使用场景中。通过求解线性方程组可得静态条件下Bump电流为：
式中，1～M表示为bump端口，M+1～M+N为激励端口，Ibump表示Bump端的电流大小，ZA表示大小为M×M的矩阵，ZB表示大小为M×N的矩阵，ZC表示大小为N×M的矩阵，ZD表示大小为N×N的矩阵。
表示矩阵ZA的逆，ZB,n表示取ZB的第n列元素。Un表示大小为N×1的矩阵，且只有第n行为1其余为0。
(4)根据步骤(1)提取出的电流源的位置，计算不同位置的电流源所影响的Bump范围，从而得出每个位置的电流源激励的有效半径。具体为：先对顶层Bump电流按数值排序，然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于需包含的总电流来确定有效半径大小。
(5)计算动态场景下Bump的时域电流响应，具体为：计算在任一时刻，激励端电流形式确定的条件下，处于步骤(4)计算得到的有效半径内的Bump端的电流大小。
进一步地，步骤(1)中，提取Bump和电流源的位置后进行按照电流源位置平均分组，并自动去除每组中超过阈值数量的端口，所述阈值根据需求的计算速度和硬件处理能力选取。
进一步地，步骤(1)中，根据频率范围条件编写用于生成CPM的所需文件，包括顶层约束文件(GSR)、命令行执行文件(TCL)、各模块动态电流和电容的配置文件、电流源和Bump的位置文件(PLOC)、区域功耗分配文件(BPA)、CPM配置文件等。
进一步地，步骤(5)包括以下三个步骤：
(1)将阻抗参数转换为零极点对的形式；
(2)根据V(s)＝Z(s)×I(s)确定Bump端频域电压；其中V(s)表示电压在频域的表现形式，Z(s)时阻抗在频域的表现形式，I(s)表示电流在频域的表现形式；
(3)确定时间间隔Δt，根据Laplace反变换确定Bump端时域电压。
本发明还提供了一种芯片供电网络凸快电流的估算系统，其特征在于，该系统包含数据预处理模块、数据类型转换模块、端口条件转换模块、有效半径提取模块和Bump电流计算模块。
所述数据预处理模块，用于从电路仿真软件获取得到的设计交换文件中提取电流源和电源网顶层Bump的位置并根据频率范围要求生成芯片功耗模型(CPM)及其过程中仿真所需文件。
所述数据类型转换模块，用于将以散射参数矩阵形式表示的CPM参数转换为以阻抗参数矩阵表示的参数矩阵。
所述端口条件转换模块，用于将阻抗参数矩阵的端口条件转换为测试Bump电流时的端口条件，即在阻抗参数矩阵中，计算Zij时，除了端口i,j以外的所有端口断路。而在计算Bump电流分布时，Bump端对于交流电流短路，电流源端断路。为了合理利用阻抗参数矩阵，设计者需要将阻抗参数矩阵的端口条件迁移到测试Bump电流的使用场景中。通过求解线性方程组可得静态条件下Bump电流为：
式中，1～M表示为bump端口，M+1～M+N为激励端口，Ibump表示Bump端的电流大小，ZA表示大小为M×M的矩阵，ZB表示大小为M×N的矩阵，ZC表示大小为N×M的矩阵，ZD表示大小为N×N的矩阵。
表示矩阵ZA的逆，ZB,n表示取ZB的第n列元素。Un表示大小为N×1的矩阵，且只有第n行为1其余为0。
所述有效半径提取模块，用于根据数据预处理模块提取出的电流源的位置，计算不同位置的电流源所影响的Bump范围，从而得出每个位置的电流源激励的有效半径。具体为：先对顶层Bump电流按数值排序，然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于需包含的总电流来确定有效半径大小。
所述Bump电流计算模块，用于计算动态场景下Bump的时域电流响应，具体为：计算在任一时刻，激励端电流形式确定的条件下，处于有效半径提取模块计算得到的有效半径内的Bump端的电流大小。
进一步地，数据预处理模块提取Bump和电流源的位置后进行按照电流源位置平均分组，并自动去除每组中超过阈值数量的端口，所述阈值根据需求的计算速度和硬件处理能力选取。
进一步地，数据预处理模块可以根据频率范围条件编写用于生成CPM的所需文件，包括顶层约束文件(GSR)、命令行执行文件(TCL)、各模块动态电流和电容的配置文件、电流源和Bump的位置文件(PLOC)、区域功耗分配文件(BPA)、CPM配置文件等。
进一步地，所述Bump电流计算模块计算动态场景下Bump的时域电流响应包括以下三个步骤：
(1)将阻抗参数转换为零极点对的形式；
(2)根据V(s)＝Z(s)×I(s)确定Bump端频域电压；其中V(s)表示电压在频域的表现形式，Z(s)时阻抗在频域的表现形式，I(s)表示电流在频域的表现形式；
(3)确定时间间隔Δt，根据Laplace反变换确定Bump端时域电压。
本发明的有益效果：
1)能有效判断电源网底层IP设计改变后，对顶层Bump的影响范围。
2)在ECO场景下，能有效降低仿真的计算时间且保证较高的准确率。
附图说明
图1是本发明一个实施例的芯片供电网络凸快电流的估算方法的结构框图；
图2是本发明一个实施例的数据类型转换模块电路图；
图3是本发明一个实施例的有效半径提取模块的实现流程图；
图4是本发明一个实施例的实验准确率结果比较图。
具体实现方式
下面结合附图和具体实施例对本发明作进一步详细说明。
本发明提供了一种芯片供电网络凸快电流的估算方法，该方法包括以下步骤：
(1)从电路仿真软件获取得到的设计交换文件中提取电流源和电源网顶层Bump的位置并根据频率范围要求生成芯片功耗模型(CPM)及其过程中仿真所需文件。根据频率范围条件编写用于生成CPM的所需文件，包括顶层约束文件(GSR)、命令行执行文件(TCL)、各模块动态电流和电容的配置文件、电流源和Bump的位置文件(PLOC)、区域功耗分配文件(BPA)、CPM配置文件等。提取Bump和电流源的位置后进行按照电流源位置平均分组，并自动去除每组中超过阈值数量的端口，所述阈值根据需求的计算速度和硬件处理能力选取。
(2)将以散射参数矩阵形式表示的CPM参数转换为以阻抗参数矩阵表示的参数矩阵。
(3)将阻抗参数矩阵的端口条件转换为测试Bump电流时的端口条件，即在阻抗参数矩阵中，计算Zij时，除了端口i,j以外的所有端口断路。而在计算Bump电流分布时，Bump端对于交流电流短路，电流源端断路。为了合理利用阻抗参数矩阵，设计者需要将阻抗参数矩阵的端口条件迁移到测试Bump电流的使用场景中。通过求解线性方程组可得静态条件下Bump电流为：
式中，1～M表示为bump端口，M+1～M+N为激励端口，Ibump表示Bump端的电流大小，ZA表示大小为M×M的矩阵，ZB表示大小为M×N的矩阵，ZC表示大小为N×M的矩阵，ZD表示大小为N×N的矩阵。
表示矩阵ZA的逆，ZB,n表示取ZB的第n列元素。Un表示大小为N×1的矩阵，且只有第n行为1其余为0。
(4)根据步骤(1)提取出的电流源的位置，计算不同位置的电流源所影响的Bump范围，从而得出每个位置的电流源激励的有效半径。具体为：先对顶层Bump电流按数值排序，然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于需包含的总电流来确定有效半径大小。
(5)计算动态场景下Bump的时域电流响应，具体为：计算在任一时刻，激励端电流形式确定的条件下，处于步骤(4)计算得到的有效半径内的Bump端的电流大小。具体包括以下三个步骤：
(1)将阻抗参数转换为零极点对的形式；
(2)根据V(s)＝Z(s)×I(s)确定Bump端频域电压；其中V(s)表示电压在频域的表现形式，Z(s)时阻抗在频域的表现形式，I(s)表示电流在频域的表现形式；
(3)确定时间间隔Δt，根据Laplace反变换确定Bump端时域电压。
如图1所示，本发明还提供了一种芯片供电网络凸快电流的估算系统，该系统包含数据预处理模块、数据类型转换模块、端口条件转换模块、有效半径提取模块和Bump电流计算模块。
所述数据预处理模块用于从设计交换文件中提取电流源和顶层Bump的位置并根据要求自动化生成芯片功耗模型(CPM)及其过程中所需文件，包括自动化生成顶层约束文件(GSR)、命令行执行文件(TCL)、各模块动态电流和电容的配置文件、电流源和Bump的位置文件(PLOC)、区域功耗分配文件(BPA)、CPM配置文件等。
顶层约束文件指定了生成CPM所需的工艺库交换文件(LEF)、物理工艺文件(DEF)、工艺库文件(LIB)、端口位置描述文件(PLOC)、区域功耗分配文件(BPA)、模块电流描述文件(spiprof)和电容描述文件(cdev)等的路径的同时，还根据设计者的需要，规定了CPM的配置信息。
命令行执行文件规定了EDA软件提取CPM时所需的计算流程。
各模块动态电流和电容的配置文件指明了每个模块的负载电容、特征阻抗、各状态电流响应等信息，以便于EDA软件生成对应的电流模块。
电流源和Bump位置文件提取于设计交换文件。由于计算能力的限制，CPM的端口数量不能过多。提取时须先将电流源及Bump分组，每组合并为一对CPM端口。此外，电流源的数目依然过多，直接计算会导致生成CPM时计算量过大。通过指定每组最大端口数量，筛选出每组中代表性的端口，可以有效减少CPM计算时间。
区域功耗分配文件是将用户定义的各电流模块、去耦电容模块实际分配到电路的对应位置。
CPM配置文件中指定了CPM的特征阻抗、频率范围、频率内插点数等重要特征。
所述数据类型转换模块，用于将以散射参数矩阵等其他形式表示的CPM参数转换为以阻抗参数矩阵表示的参数矩阵。CPM模型具有较高的准确性，但针对不同形式的激励电流，则每次都需要对整个电路进行仿真求解。随着电路规模的不断提升，计算复杂度呈指数级别增长。阻抗参数模型通过计算不同频率下的端口之间的输入输出关系，能有效降低计算复杂度和减少计算时间。设计者只需提取一次阻抗参数模型，即可针对不同的激励电流计算对应的有效半径范围内的电流分布情况。
对于任意CPM模型，其阻抗参数模型建立的流程如图2所示：定义散射参数对应的端口为电流源和Bump的正负电源端，为了能提升模型的准确性，定义特征阻抗为0.1Ω。电流源端口的正负电源全部断路。Bump端的正负电源全部通过1GΩ的大电阻接地，以提升生成散射参数的稳定性。同时，正负电源分别通过0.1Ω电阻与1V的直流电压源正负两极相连，用以模拟芯片的真实情况。先通过spice仿真得到散射参数模型，然后利用数学变换，将散射参数模型转换为阻抗参数模型。
所述端口条件转换模块，用于将阻抗特征参数矩阵的端口条件迁移到实际测试Bump电流场景的端口条件。具体来说，在阻抗参数矩阵中，计算Zij时，除了端口i,j以外的所有端口断路。而在计算Bump电流分布时，Bump端对于交流电流短路，电流源端断路。为了合理利用阻抗参数矩阵，设计者需要将阻抗参数矩阵的端口条件迁移到测试Bump电流的使用场景中。
设1～M为bump端口，M+1～M+N为激励端口。当所有bump端口短路，除激励端口n外、所有其它激励端口开路，有：
其中，ISource＝[0n-1 1 0N-n]T，即激励端口n有电流，对应U的第n个元素为1，所有其它元素为0。ZA，ZB，ZC，ZD分别表示对应Z参数内部的子矩阵，IBump表示对应的Bump端电流。所以：
[0]M×1＝ZAIBump+ZBISource
由此可得端口频域电压和Bump频域电流分别为：
Vn＝ZC,nIBump+ZD,nISource＝ZC,nIBump+Znn
所述有效半径提取模块，用于计算不同位置的电流源所影响的Bump范围，从而得出每组电流源的有效半径。有效半径的大小跟设计者希望该区域内包含的总电流有关。因此，有效半径阈值的定义为有效半径内Bump的总电流与电源网总Bump电流的比值。将顶层Bump电流按数值排序，然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于有效半径的阈值。此时，被选中的Bump就在此电流源的有效半径之内。
有效半径范围大小依据Bump端电流大小计算，而当激励电流为直流时，对应的有效半径范围是最大的。由于电源网可认为是电阻和电容组成的复杂网络模型，当激励电流为交流电流时，则此时电容会对有效半径造成影响。随着频率的升高，Bump端的一部分电流需求将由电容提供，这使得Bump的输出电流略微减小，使电流呈现“聚集”效应，从而使有效半径略微缩小。同理可知，当去耦电容密度增加，去耦电容对Bump端的电流需求供给能力也相应提升，也使有效半径略微缩小。
对于直流情况，有效半径可以直接由端口条件转换模块得到。通过设计者定义的阈值即可确定在该激励情况下有效半径大小，具体流程如图3所示。首先，对顶层Bump电流按值排序并根据阈值确定有效半径内需包含的总电流；然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于需包含的总电流；最终确定有效半径大小。
所述Bump电流计算模块，用于计算动态场景下Bump的时域电流响应，主要包含三个步骤：(1)将阻抗特征参数转换为零极点对的形式(2)根据V(s)＝Z(s)×I(s)确定Bump端频域电压(3)确定时间间隔Δt，根据Laplace反变换确定Bump端时域电压。
针对Z参数中每一个Zij，利用有理式近似算法确定Zij的零极点对形式：
式中i,j表示电源网的不同端口，rk和pk分别表示为第K对零点和极点，n表示零极点对数量。实验表明，当n为12时，以零极点对表示的Z参数所造成的最大误差为0.3％。
首先在频域角度计算Sourcej处的激励电流对Bumpi产生的影响为：
则对应的时域表达式为：
其中Vij(s)表示在激励电流Ij(s)下的Bump端频域电压，Vij(t)表示在激励电流Ij(s)下的Bump端时域电压，L-1表示LapLace反变换。同时，令
为xij,k(t)，确定时间间隔Δt，则xij,k(t)在第m个时间间隔(mΔt)的表达式为：
其中
根据记忆化计算的思想，在计算xij,k(mΔt)前，我们已经计算得到xij,k((m-1)Δt)，所以我们可以用前一时刻的值来近似表达当前时刻，则对xij,k(mΔt)化简可得：
xij,k(mΔt)＝exp(pkΔt)xij,k((m-1)Δt)+
其中αk＝exp(pkt)，βk＝(αk-1)/pk。同时，当Δt很小时，Ij(τ)可近似为定值，则xij,k(mΔt)可表示为：
xij,k(mΔt)＝αkxij,k((m-1)Δt)+βkIj(mΔt)
则对应的Bumpi处的电压为：
由于电源网是线性时不变系统，所以各个Source端对Bump端的影响满足叠加性。当每个Source端口的激励电流确定时，对应的Bumpi端口的电压就确定了：
式中：Vi(mΔt)表示在各个Source端激励电流条件下的Bumpi端的时域电压。
针对预定义的Δt，αk等参数可根据Z参数矩阵进行预校准。与传统方案相比，我们提出的记忆化时域计算模型计算成本更低。电源网的设计者仅需提取一次特征，即可根据不同的激励电流计算各个端口处的电压。
通过之前阻抗参数模型提取可知，外接在Bump端的DC电压源在AC条件下可等效为导线。同时，Bump与地之间连接的1GΩ电阻可默认为断路，则Bump端电流可近似为时域模型计算得到Bump端电压除外接的小电阻：
式中：IBump表示在Bump端的时域电流，VBump表示在Bump端的时域电压，r表示在小电阻对各个Bump端的电压进行如上转化，则可得到对应的电流值。最终，将各个激励所对应的有效半径范围内的电流相加，即是该种激励情况下的有效半径电流分布情况。
图4表示不同的芯片供电网络结构下，当输入不同频率的激励电流，Bump端电流模型与EDA软件仿真结果的百分比误差示意图。这个误差主要由阻抗特征参数转换为零极点对过程引入的。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。
Claims (8)
1.一种芯片供电网络凸快电流的估算方法，其特征在于，该方法包括以下步骤：
(1)从电路仿真软件获取得到的设计交换文件中提取电流源和电源网顶层Bump的位置并根据频率范围要求生成芯片功耗模型(CPM)及其过程中仿真所需文件。
(2)将以散射参数矩阵形式表示的CPM参数转换为以阻抗参数矩阵表示的参数矩阵。
(3)将阻抗参数矩阵的端口条件转换为测试Bump电流时的端口条件，即在阻抗参数矩阵中，计算Zij时，除了端口i，j以外的所有端口断路。而在计算Bump电流分布时，Bump端对于交流电流短路，电流源端断路。为了合理利用阻抗参数矩阵，设计者需要将阻抗参数矩阵的端口条件迁移到测试Bump电流的使用场景中。通过求解线性方程组可得静态条件下Bump电流为：
式中，1～M表示为bump端口，M+1～M+N为激励端口，Ibump表示Bump端的电流大小，ZA表示大小为M×M的矩阵，ZB表示大小为M×N的矩阵，ZC表示大小为N×M的矩阵，ZD表示大小为N×N的矩阵。
表示矩阵ZA的逆，ZB，n表示取ZB的第n列元素。Un表示大小为N×1的矩阵，且只有第n行为1其余为0。
(4)根据步骤(1)提取出的电流源的位置，计算不同位置的电流源所影响的Bump范围，从而得出每个位置的电流源激励的有效半径。具体为：先对顶层Bump电流按数值排序，然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于需包含的总电流来确定有效半径大小。
(5)计算动态场景下Bump的时域电流响应，具体为：计算在任一时刻，激励端电流形式确定的条件下，处于步骤(4)计算得到的有效半径内的Bump端的电流大小。
2.根据权利要求1所述的一种芯片供电网络凸快电流的估算方法，其特征在于，步骤(1)中，提取Bump和电流源的位置后进行按照电流源位置平均分组，并自动去除每组中超过阈值数量的端口，所述阈值根据需求的计算速度和硬件处理能力选取。
3.根据权利要求1所述的一种芯片供电网络凸快电流的估算方法，其特征在于，步骤(1)中，根据频率范围条件编写用于生成CPM的所需文件，包括顶层约束文件(GSR)、命令行执行文件(TCL)、各模块动态电流和电容的配置文件、电流源和Bump的位置文件(PLOC)、区域功耗分配文件(BPA)、CPM配置文件等。
4.根据权利要求1所述的一种芯片供电网络凸快电流的估算方法，其特征在于，步骤(5)包括以下三个步骤：
(1)将阻抗参数转换为零极点对的形式；
(2)根据V(s)＝Z(s)×I(s)确定Bump端频域电压；其中V(s)表示电压在频域的表现形式，Z(s)时阻抗在频域的表现形式，I(s)表示电流在频域的表现形式；
(3)确定时间间隔Δt，根据Laplace反变换确定Bump端时域电压。
5.一种芯片供电网络凸快电流的估算系统，其特征在于，该系统包含数据预处理模块、数据类型转换模块、端口条件转换模块、有效半径提取模块和Bump电流计算模块。
所述数据预处理模块，用于从电路仿真软件获取得到的设计交换文件中提取电流源和电源网顶层Bump的位置并根据频率范围要求生成芯片功耗模型(CPM)及其过程中仿真所需文件。
所述数据类型转换模块，用于将以散射参数矩阵形式表示的CPM参数转换为以阻抗参数矩阵表示的参数矩阵。
所述端口条件转换模块，用于将阻抗参数矩阵的端口条件转换为测试Bump电流时的端口条件，即在阻抗参数矩阵中，计算Zij时，除了端口i，j以外的所有端口断路。而在计算Bump电流分布时，Bump端对于交流电流短路，电流源端断路。为了合理利用阻抗参数矩阵，设计者需要将阻抗参数矩阵的端口条件迁移到测试Bump电流的使用场景中。通过求解线性方程组可得静态条件下Bump电流为：
式中，1～M表示为bump端口，M+1～M+N为激励端口，Ibump表示Bump端的电流大小，ZA表示大小为M×M的矩阵，ZB表示大小为M×N的矩阵，ZC表示大小为N×M的矩阵，ZD表示大小为N×N的矩阵。
表示矩阵ZA的逆，ZB，n表示取ZB的第n列元素。Un表示大小为N×1的矩阵，且只有第n行为1其余为0。
所述有效半径提取模块，用于根据数据预处理模块提取出的电流源的位置，计算不同位置的电流源所影响的Bump范围，从而得出每个位置的电流源激励的有效半径。具体为：先对顶层Bump电流按数值排序，然后将排序后的电流值按从大到小的顺序依次累加，直至大于等于需包含的总电流来确定有效半径大小。
所述Bump电流计算模块，用于计算动态场景下Bump的时域电流响应，具体为：计算在任一时刻，激励端电流形式确定的条件下，处于有效半径提取模块计算得到的有效半径内的Bump端的电流大小。
6.根据权利要求5所述的一种芯片供电网络凸快电流的估算系统，其特征在于，数据预处理模块提取Bump和电流源的位置后进行按照电流源位置平均分组，并自动去除每组中超过阈值数量的端口，所述阈值根据需求的计算速度和硬件处理能力选取。
7.根据权利要求5所述的一种芯片供电网络凸快电流的估算系统，其特征在于，数据预处理模块可以根据频率范围条件编写用于生成CPM的所需文件，包括顶层约束文件(GSR)、命令行执行文件(TCL)、各模块动态电流和电容的配置文件、电流源和Bump的位置文件(PLOC)、区域功耗分配文件(BPA)、CPM配置文件等。
8.根据权利要求5所述的一种芯片供电网络凸快电流的估算系统，其特征在于，所述Bump电流计算模块计算动态场景下Bump的时域电流响应包括以下三个步骤：
(1)将阻抗参数转换为零极点对的形式；
(2)根据V(s)＝Z(s)×I(s)确定Bump端频域电压；其中V(s)表示电压在频域的表现形式，Z(s)时阻抗在频域的表现形式，I(s)表示电流在频域的表现形式；
(3)确定时间间隔Δt，根据Laplace反变换确定Bump端时域电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110505684.0A CN113468837B (zh) | 2021-05-10 | 2021-05-10 | 一种芯片供电网络凸块电流的估算方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110505684.0A CN113468837B (zh) | 2021-05-10 | 2021-05-10 | 一种芯片供电网络凸块电流的估算方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113468837A true CN113468837A (zh) | 2021-10-01 |
| CN113468837B CN113468837B (zh) | 2023-11-03 |
Family
ID=77870637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110505684.0A Active CN113468837B (zh) | 2021-05-10 | 2021-05-10 | 一种芯片供电网络凸块电流的估算方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113468837B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103310070A (zh) * | 2013-06-26 | 2013-09-18 | 清华大学 | 用于三维芯片电源地网络的分层仿真方法 |
| CN106886636A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | 一种高速电路系统最坏电源噪声的精确预测方法 |
| CN109709428A (zh) * | 2019-01-04 | 2019-05-03 | 广东电网有限责任公司 | 一种波形幅频分离实时控制的高频电流源 |
| CN112100952A (zh) * | 2020-09-14 | 2020-12-18 | 海光信息技术股份有限公司 | 一种集成电路后仿真方法、装置、电子设备及存储介质 |
| US20210132148A1 (en) * | 2017-07-12 | 2021-05-06 | Mayo Foundation For Medical Education And Research | Systems and methods for non-invasive current estimation |
-
2021
- 2021-05-10 CN CN202110505684.0A patent/CN113468837B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103310070A (zh) * | 2013-06-26 | 2013-09-18 | 清华大学 | 用于三维芯片电源地网络的分层仿真方法 |
| CN106886636A (zh) * | 2017-01-23 | 2017-06-23 | 西安电子科技大学 | 一种高速电路系统最坏电源噪声的精确预测方法 |
| US20210132148A1 (en) * | 2017-07-12 | 2021-05-06 | Mayo Foundation For Medical Education And Research | Systems and methods for non-invasive current estimation |
| CN109709428A (zh) * | 2019-01-04 | 2019-05-03 | 广东电网有限责任公司 | 一种波形幅频分离实时控制的高频电流源 |
| CN112100952A (zh) * | 2020-09-14 | 2020-12-18 | 海光信息技术股份有限公司 | 一种集成电路后仿真方法、装置、电子设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 顾君;卓成;钱江华;周金芳;陈抗生;: "基于行迭代法的不规则电源网瞬态分析", 浙江大学学报(工学版), no. 01, pages 92 - 98 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113468837B (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sheehan | TICER: Realizable reduction of extracted RC circuits | |
| Shook et al. | MLParest: Machine learning based parasitic estimation for custom circuit design | |
| US8527257B2 (en) | Transition-based macro-models for analog simulation | |
| EP2122517A1 (en) | Moment-based method and system for evaluation of the reliability of a metal layer in an integrated circuit | |
| CN102314522A (zh) | 一种模拟集成电路设计优化方法 | |
| US9098660B2 (en) | Metal interconnect modeling | |
| CN113408226B (zh) | 一种基于深度学习的芯片供电网络凸快电流估算方法及系统 | |
| US7454719B2 (en) | System and method for calculating effective capacitance for timing analysis | |
| US20080250369A1 (en) | Method of estimating the signal delay in a VLSI circuit | |
| US7036096B1 (en) | Estimating capacitances using information including feature sizes extracted from a netlist | |
| CN113468837A (zh) | 一种芯片供电网络凸快电流的估算方法及系统 | |
| US8200470B2 (en) | Systems and methods for current analysis of circuits including relatively large RC networks | |
| CN111414724B (zh) | 电路仿真优化的方法 | |
| CN102364482B (zh) | 一种冗余哑金属的填充方法及填充系统 | |
| Pan et al. | Transient analysis of on-chip power distribution networks using equivalent circuit modeling | |
| Knoth et al. | Fast and waveform independent characterization of current source models | |
| Mezhiba et al. | Computer-Aided Design and Analysis | |
| CN116861782B (zh) | 基于机器学习和节点有效电容的线延时预测方法 | |
| US20050010881A1 (en) | Estimating current density parameters on signal leads of an integrated circuit | |
| US20240311539A1 (en) | Integrated circuit dynamic capacitance matching method, simulation equipment, and storage medium | |
| Guan et al. | An efficient and accurate algorithm for computing RC current response with applications to EM reliability evaluation | |
| Hao et al. | Symbolic techniques for statistical timing analysis of RCL mesh networks with resistor loops | |
| Ding et al. | Efficient crosstalk noise modeling using aggressor and tree reductions | |
| Popovich et al. | Computer-Aided Design and Analysis | |
| CN116757138A (zh) | 一种基于fdtd的带电容低频拟合算法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |